专利名称：生产半导体器件的方法以及采用这种方法获得的半导体器件的制作方法
技术领域：
本发明涉及一种制造半导体器件的方法，该半导体器件包括场 效应管，在该方法中，在具有衬底的硅半导体主体的表面上对其提供 了第一导电类型的源极区域和漏极区域，所述源极和漏极区域位于掩 埋隔离区域上；并且在源极和漏极区域之间提供了与第一导电类型相
反的第二导电类型的沟道区域；还提供了通过栅极电介质与半导体主
体的表面分离并位于沟道区域上的栅极区域，以及其中，在其中形成
了沟道区域的半导体主体中形成台面，以及其中，在利用外延生长形 成的半导体区域中的台面的两侧上形成源极和漏极区域，源极和漏极
区域从而接触沟道区域。
背景技术：
在美国专利申请US2005/0173735 Al中可以知道在开篇中提到 的方法。其中描述了一种方法，在这种方法中，形成了耗尽阻挡层， 该层覆盖了集成电路衬底的表面，该集成电路衬底与栅极图案的相对 侧邻接，并沿MOSFET的沟道区域的侧面的一部分延伸。源极/漏极 层被布置在该耗尽阻挡层上，并与没有被耗尽阻挡层覆盖的区域中的 沟道区域的侧面电接触。沟道区域从衬底的表面突出出来。耗尽阻挡 层是L形的，另一器件隔离层可能出现，其通过源极/漏极层和耗尽 阻挡层被布置在衬底的预定部分。该耗尽阻挡层可以包括被去除的 SiGe，随后，用热氧化之类的绝缘材料对腔进行填充。
这种方法的缺点是， 一方面，所获得的FET不太适于高频应用， 特别是对于RF (Radio Fr叫uency，射频)应用，另一方面，该方法 自身不够通用。
发明内容
因此，本发明的目的是避免上述的缺点，并提供一种产生适于
RF应用的FET器件而且通用的方法。
为了实现这个目的，在开篇中所描述的类型的方法的特征在于 形成了在基本上半导体区域的整个厚度上与台面接触的半导体区域， 并且该半导体区域是在栅极电介质的水平面下形成的。通过在栅极电 介质的水平面下形成半导体区域，充分减小了源极/漏极区域和栅极 区域之间的电容耦合。以这种方式，显著地改善了所获得的FET的高 频性能。通过保持该半导体区域与台面的侧面在该半导体区域的整个 厚度上接触，由于从台面的结晶侧面开始的整个生长过程中现在还将 出现外延生长，所以改善了半导体区域的结晶度。特别是在晶体管的 沟道区域和源极/漏极区域之间的过渡区域中的更好的结晶度改善了 器件性能，还使根据本发明的方法更加通用。后者是由从台面的侧面 开始的外延生长允许在形成隔离区域顶部上的半导体区域之前己经 形成隔离区域而引起的。
在优选实施例中，源极和漏极区域被提供了延伸部分，并且是 利用沿台面的两次离子注入在半导体区域中形成的，在这些离子注入 中的一次离子注入过程中，在台面的侧面上出现了间隔层。这提供了 获得具有想要的特性的晶体管的有效方式。
优选地，具有延伸部分的源极和漏极区域被提供了叉指式梳状 结构。以这种方式获得的晶体管具有非常良好的高频性能。
在该实施例的优选变型中，晶体管被沉陷的隔离区域所包围，' 该隔离区域延伸进入半导体主体的深度比掩埋的隔离区域的更深。以 这种方式，将相邻的晶体管之间的隔离与沉陷的隔离区域中的最优设 计结合起来。本发明实现了在半导体区域包括SiGe的情况下，后者 可以从互相垂直的方向上被刻蚀掉。从而，可以从其中要形成沉陷隔 离的沉陷区域开始对在源极和漏极区域的指状结构下面要被形成的 SiGe区域进行刻蚀。以这种方式，这种沉陷隔离区域不需要出现在 源极/漏极区域的指状结构之间，这意味着晶体管可以占用最小的面 积，并可以具有极好的高频特性。
在与此相关的另一个实施例中，通过形成包括硅和锗的混合晶
体(在形成半导体区域后，通过选择性刻蚀去除该混合晶体)的另一 个半导体区域，来形成该掩埋隔离区域。
根据本发明的通用性的其他重要实施例的特征在于，在通过绝 缘层的全部沉积形成半导体区域之前(其后是去除绝缘层的一部分)， 形成该掩埋隔离区域。
在另一个实施例中，优选地，在处理过程中，临时间隔层保护 至少部分台面的侧面。这种保护或者针对特别用于去除均匀沉积的绝 缘层的刻蚀或针对局部氧化。类似氮化硅之类的材料是用于形成这种 临时间隔层的适当材料。
最后，应当注意的是，本发明还包括一种半导体器件，其包括 根据本发明的方法所获得的场效应晶体管。
参照结合附图来阅读下文描述的实施例，本发明的这些和其他 方面将变得清楚，并得到解释，其中 '
图l到图13是在通过根据本发明方法的第一实施例来生产具有
场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面图。
图14到图20是在通过根据本发明方法的第二实施例来生产具 有场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面 图。
图21到图26是在通过根据本发明方法的第三实施例来生产具 有场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面 图。
具体实施例方式
附图是图解性的，并没有按照比例绘制，清楚起见，特地放大 了厚度方向上的尺寸。在不同的图中，相应的部分通常被给予了相同 的参考标号和相同的阴影线。
图l到图13是在通过根据本发明方法的第一实施例来生产具有 场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面图。
在该示例中，用以形成器件10的方法以衬底11开始(见图1)，在 这种情况下，该衬底11 (但不必然)包括硅并从而还形成了硅半导 体主体12的一部分，在该例中，该衬底11是p型导电性。在这里应 当注意的是，衬底11还可以具有相反的导电性。而且，区域ll还可
以是(例如)相反导电性(例如，分别是P型和n型导电性)的硅衬 底中的n阱(或对于那种情况的p阱)。要被形成的器件10 (在这 种情况下是丽0S)包含邻近它的边缘的隔离区域(诸如所谓的(浅/ 深)沟槽或LOCOS (Local Oxidation of Silicon,硅局部氧化)隔 离)，这种隔离在生产的早期阶段形成，但在这里没有在附图中示出， 也不做单独讨论。实际上，器件10 (例如在CMOS器件10中)可以 包括很多丽0S和PM0S类型的晶体管。
例如通过沉积技术，但在该示例中通过热氧化在半导体主体12 的表面形成栅极氧化层7 (见图2)。在这个示例中，栅极电介质层 7 (这里包含二氧化硅)的厚度为1.5nm。
在该栅极氧化层7上沉积形成层6的栅极区域(见图3)，在这 个示例中，该栅极区域层包括多晶硅层，其厚度大约为120nm。
然后(见图4)，在该结构上沉积硬掩模层13 (例如75nm厚的 氮氧化硅)，并采用光刻技术和刻蚀形成该硬掩模层13的图案，以 形成栅极区域6的指状结构。
接下来(见图5)，通过刻蚀(例如干法/等离子刻蚀)形成指 状栅极区域6。
然后(见图6)，形成间隔层20 (例如氮化硅)，这种间隔层 是通过保形沉积、之后进行回蚀/去除所述沉积的水平部分而形成的。
此后(见图7)，(例如)通过利用干法/等离子刻蚀工艺对半 导体主体12进行刻蚀，在栅极区域6的每个指状结构下面形成台面 M。台面M的高度(即在半导体主体12中形成的部分)是(例如)100mn。
接下来(见图8)，用绝缘层32填充台面M和指状栅极区域6 之间的空隙，在这个示例中，绝缘层32是二氧化硅，是通过类似CVD (Chemical Vapor Deposition,化学气相沉积)的沉积工艺形成的。
随后(见图9)，在这个示例中利用CMP (Chemical Mechanical
Polishing,化学机械抛光)技术对结构10进行平坦化处理。
此后(见图IO)，通过刻蚀(回蚀)去除绝缘层32的一部分， 在这个示例中采用干法/等离子刻蚀工艺。产生的隔离区域3、 4(例 如)大约25mn厚，并被定位在要形成的晶体管的源极和漏极区域要 被定位的区域的下面。预定时间内的刻蚀可以执行这个步骤。如果(例 如不同绝缘材料的)刻蚀停止层被合并到绝缘层32中，这个回蚀将 不那么关键。
然后(见图ll)，通过外延生长(这里是VPE(Vapor Phase Epitaxy: 气相外延生长))形成半导体区域8。由于部分去除绝缘层32而再 次暴露的台面M的侧面在这里起用于外延生长工艺的起点的作用，在 这个示例中，这个外延生长工艺是横向进行的。以这种方式，该掩埋 隔离区域3、 4是被从相邻的两个边缘台面M开始的半导体区域8掩 埋的，该半导体区域8是在生长硅区域之后形成的。半导体区域8 具有与沟道区域5相邻的过渡区域，该过渡区域要被形成在具有高结 晶质量的栅极区域6的下面。在该示例中，半导体区域8是非有意掺 杂的，或只是中度掺杂的。
随后(见图12)，例如通过选择性湿法刻蚀工艺步骤去除临时 间隔层20和硬掩模层13。
此后(见图13)，采用两个适当掺杂离子的离子注入来形成具 有延伸部分1A、 2A的源极和漏极1、 2。在邻近栅极区域6并如上所 述形成的以及在这里包括二氧化硅的间隔层9出现的情况下执行一 个注入。以这种方式，形成源极和漏极l、 2的高掺杂部分。在没有 间隔层9的地方形成延伸部分1A、 2A。
最后，通过沉积金属前电介质(例如二氧化硅)、此后对其进 行图案成形、沉积接触金属层(例如铝)、此后再次形成接触区域的 图案，进一步完成M0SFET的制造。在图中没有示出这些步骤。还可 以使用一种(自对准)硅化物工艺来对源极和漏极区域1、 2以及栅 极区域6进行接触。可以通过实施类似锯切的分割技术来获得单个器 件10。
图14到图20是在通过根据本发明方法的第二实施例生产具有
场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面图。 这个示例的方法以与之前的示例的方法以及图l到图7所示方式相同 的方式开始。从而，这里我们参照第一个示例中的相应部分的讨论。 在第一个不同的步骤中(见图14)，邻近台面M形成其他的临
时间隔层21。在临时间隔层20包括二氧化硅的情况下，对于这些间 隔层21，选择不同的材料(例如氮化硅)。
接下来(见图15)，通过局部外延生长工艺来形成另一个半导 体区域31。该区域31包括硅和锗的混合晶体，其中，锗含量大概是 20%，厚度大概是25nm。在这个示例中，区域31还包括在SiGe区域 顶部的一个薄的(例如5mn厚)纯硅的保护/覆盖区域。
随后(见图16),再次通过刻蚀去除临时间隔层21。在这个示 例中，由于这些间隔层21包括氮化硅而间隔层20和硬掩模层13包 括二氧化硅，所以可以选择性地采用热磷酸来完成这个目的。
此后(见图17)，通过外延生长来形成半导体区域8。在这个 示例中；由于去除间隔层21而再次暴露的台面M的侧面与半导体区 域31的上表面一起在这里起外延生长工艺的起点的作用。
然后(见图18)，半导体区域31被转化为隔离区域3、 4，隔 离区域3、 4位于要被形成的晶体管的源极/漏极区域的下面。在这个 示例中，通过对半导体区域31的SiGe进行选择性刻蚀来完成这个目 的。可以采用形成在半导体主体中的腔来完成这个目的，在稍后的步 骤中，该腔用来形成更深的器件10隔离。尽管由于从垂直于表面的 方向可以抵达位于中间位置上的器件10的源极/漏极的指状结构，在 该表面上，还出现了环绕器件10的腔/沉陷隔离区域，所述腔/沉陷 的隔离区域(图中未示出)不需要出现在器件10的单个源极/漏极指 状结构之间，但是可以对SiGe区域31进行刻蚀。出现在隔离区域3、 4中的空气可以形成足够的隔离。如果需要，例如，可以通过CVD或 热氧化工艺，用绝缘材料填充空区域3、 4。
随后(见图19)，通过(例如)选择性湿法刻蚀工艺步骤去除 临时间隔层20和硬掩模层13。
此后(见图20)，形成具有延伸部分1A、 2A的源极和漏极区域
1、 2。这个示例的最后阶段与第一示例的最后阶段相同。
图21到图26是在通过根据本发明方法的第三实施例来生产具 有场效应晶体管的半导体器件的过程中，该器件在不同阶段的截面 图。这个示例的方法以与之前的示例的方法以及图1到图7所示方式 相同的方式开始。从而，这里我们参照第一个示例中的相应部分的讨 论。
在第一个不同的步骤中(见图21)，邻近栅极区域6和硬掩模 层13的指状结构，形成了临时间隔层20。对于这些间隔层20，选择 了双间隔层结构，包括L形部分20A以及条形部分20B， L形部分20A 包括氮化硅，条形部分20B包括二氧化硅。这样构造的间隔层20具 有以下优点 一方面，它们保护栅极区域6不被热氧化，另一方面， 它们允许在其他地方以选择方式对氮化硅进行选择性刻蚀。
接下来(见图22)，以与前两个示例类似的方式形成台面M。 此后(见图23)，台面M的侧面由其他的临时间隔层21保护， 在这个示例中，其他的临时间隔层21包括氮化硅。:
随后(见图24)，通过局部热氧化形成掩埋隔离区域3、 4。 然后(见图25)，通过利用热磷酸的选择性刻蚀，去除临时间 隔层21。
此后(见图26)，通过局部外延生长工艺形成包括硅的另一个 半导体区域31。和在第一个示例中一样，通过从台面M的侧面开始 的横向外延生长形成这个区域。
这个示例的生产的最后阶段与前两个示例的生产的最后阶段 (例如)是相同的，这里就不进行分别讨论了。出于这种原因，参照 这些示例的描述的对应部分。
应当注意的是，上述实施例描述了而不是限制了本发明，在不 脱离所附权利要求的范围的情况下，本领域技术人员可以设计出很多 可替换的实施例。例如在实施例中，其中形成了源极/漏极区域的外 延生长半导体区域是非有意掺杂的或只是中度掺杂的。然而，如果需 要的话，还可以将更高掺杂引入在这个区域中。在权利要求中，放置 在括号之间的任何参考标号不应当被解释为对权力要求的限制。"包
括"这个词不排除那些没有在权利要求中列出的其他元件或步骤的存 在。在元素之间的词"一个"或"一种"不排除多个同类元素的出现。
权利要求
1.一种制造包括场效应晶体管的半导体器件的方法，在该方法中，在具有衬底(11)的硅半导体主体(12)的表面上对其提供了第一导电类型的源极区域(1)和漏极区域(2)，所述区域位于掩埋隔离区域(3，4)上；以及提供了在源极和漏极区域(1，2)之间的与第一导电类型相反的第二导电类型的沟道区域(5)；还提供了通过栅极电介质(7)与半导体主体(12)的表面分隔并位于沟道区域(5)上的栅极区域(6)，以及其中，在其中形成了沟道区域(5)的半导体主体(12)中形成台面(M)，以及其中，在利用外延生长形成的半导体区域(8)中的台面(M)的两个侧面上形成源极和漏极区域(1，2)，源极和漏极区域(1，2)从而接触沟道区域(5)，该方法的特征在于形成了在基本上半导体区域(8)的整个厚度上与台面接触的半导体区域(8)，并且所述半导体区域(8)被形成在栅极电介质(7)的水平面下。
2. 根据权利要求1所述的方法，其特征在于所述源极和漏极区 域(1,2)被提供了延伸部分(1A,2A)，并采用两个沿所述台面(M) 的离子注入，在半导体区域(8)中形成所述源极和漏极区域(1， 2)， 在这些离子注入的一个离子注入过程中，间隔层(9)出现在所述台 面(M)的侧面上。
3. 根据权利要求2所述的方法，其特征在于具有延伸部分 (1A,2A)的源极和漏极区域(1,2)被提供了交叉梳状结构(1,2,r,2')
4. 根据权利要求3所述的方法，其特征在于所述晶体管被沉陷 的隔离区域所环绕，所述沉陷隔离区域比所述掩埋隔离区域(3、 4) 延伸进入所述半导体主体(12)的深度更深。
5. 根据之前任何一项权利要求所述的方法，其特征在于通过形 成另一半导体区域(31)来形成所述掩埋隔离区域(3,4)，所述另 一半导体区域(31)包括硅和锗的混合晶体，在形成半导体区域(8) 之后，通过选择性刻蚀去除这些混合晶体。
6. 根据权利要求1到4中的任何一项权利要求所述的方法，其 特征在于，在形成半导体区域(8)之前，通过绝缘层(32)的全部 沉积，之后去除所述绝缘层(32)的一部分，来形成所述掩埋隔离区 域(3， 4)。
7. 根据之前任何一项权利要求所述的方法，其特征在于在处理 过程中，临时间隔层(20， 21)对至少部分台面(M)的侧面进行保 护。
8. 一种半导体器件(10)，其包括通过根据之前任何一项权利 要求二所述的方法获得的场效应晶体管。
全文摘要
本发明涉及一种制造包括场效应晶体管的半导体器件(10)的方法，在该方法中，在具有衬底(11)的硅半导体主体(12)的表面上对其提供了第一导电类型的源极区域(1)和漏极区域(2)，源极区域(1)和漏极区域(2)位于掩埋隔离区域(3，4)上；以及在源极和漏极区域(1，2)之间提供了与第一导电类型相反的第二导电类型的沟道区域(5)；还提供了通过栅极电介质(7)与半导体主体(12)分离并位于沟道区域(5)上的栅极区域(6)，以及其中，在其中形成了沟道区域(5)的半导体主体(12)中形成台面(M)，以及其中，在利用外延生长形成的半导体区域(8)中的台面(M)的两侧上形成源极和漏极区域(1，2)，源极和漏极区域(1，2)从而接触沟道区域(5)。根据本发明，形成了在基本上半导体区域的整个厚度上与台面(M)接触的半导体区域(8)，并且该半导体区域(8)是在栅极电介质(7)的水平面下形成的。这种方法更加通用，这样获得的器件具有改善的高频性能。
文档编号H01L21/336GK101366106SQ200780001921
公开日2009年2月11日 申请日期2007年1月4日 优先权日2006年1月5日
发明者吉尔贝托·库拉托拉, 埃尔文·海普, 塞巴斯蒂安·努汀克, 菲利皮·默尼耶-贝拉尔德 申请人:Nxp股份有限公司