专利名称：像素结构及其制作方法
技术领域：
本发明系关于一种像素结构及其制作方法，尤指一种具有超高开口率的像 素结构及其制作方法。
背景技术：
在液晶显示器的制造上，像素开口率的大小直接影响到背光源的利用率， 也影响到面板的显示亮度。影响开口率大小的主要因素，即是透明像素电极与 数据线之间的距离，若欲追求较大的开口率，在布局时必须縮短透明像素电极 与数据线之间的距离。然而，当透明像素电极与数据线过于接近时，其所受到的寄生电容(Cpd， capacitance between pixel and data line)会变大，导致 像素电极(pixel electrode)上充饱的电荷在下个画面(frame)转换前，会因数 据线传送不同电压，而产生串音效应(cross talk)。另外，共通电极与数据线 之间的距离过于接近时，其所受到的寄生电容会变大，而亦会产生串音效应。为减少寄生电容的效应，已有许多方式被研究，例如增加储存电容的大小， 其可降低寄生电容占影响一个子像素单元(sub-pixel)所有电容的比率，然而若 以增大面积的方式增加储存电容，会影响像素开口率。发明内容本发明的目的之一在于提供一种像素结构及其制作方法，以提升开口率并 减少寄生电容。为达上述目的，本发明首先提出一种像素结构，该像素结构包括 一基板；一第一层导电图案，设置于基板上，该第一层导电图案包括一栅极、 一扫描线与一遮光图案，其中栅极电连接至该扫描线； 一绝缘层，设置于第一层导电图案与基板上；一第二层导电图案，设置于绝缘层上，该第二层导电图案包括一数据线、 一源极与一漏极，其中数据线设置于遮光图案的上方且数据线电性连接至源极;一介电层，设置于第二层导电图案与绝缘层上；以及一第三层导电图案，设置于介电层上，第三层导电图案包含一共通线及一 共通图案，共通图案具有两支线，两支线之间具有一间隙，且间隙位于该数据 线上方。本发明另提供一种制作像素结构的方法，包括下列步骤 提供一基板；于基板上形成一第一层导电图案，该第一层导电图案包括一栅极、 一扫描 线与一遮光图案，其中栅极电连接至扫描线； 于第一层导电图案与基板上形成一绝缘层；于绝缘层上形成一第二层导电图案，第二层导电图案包括一数据线、 一源 极与一漏极，其中数据线设置于遮光图案的上方，且数据线电连接至源极； 于第二层导电图案与绝缘层上形成一介电层；以及于该介电层上形成一第三层导电图案，其中第三层导电图案包含一共通线 及一共通图案，共通图案具有两支线，两支线之间具有一间隙，且间隙位于数 据线上方。本发明还提出另一种像素结构，该像素结构包含有一有源元件区与一周边 区，包括一第一层导电图案，设置于该基板上，该第一层导电图案包括一栅极与一 遮光图案，其中该栅极位于该有源元件区，该遮光图案位于该周边区； 一绝缘层，设置于该第一层导电图案与该基板上；一第二层导电图案，设置于该绝缘层上，该第二层导电图案包括一数据线、 一源极与一漏极，其中该数据线设置于该周边区的该遮光图案的上方，该源极与该漏极设置于该有源元件区，并且分置于该栅极两侧的上方而与该栅极部分重叠；一介电层，设置于该第二层导电图案与该绝缘层上，并暴露出该有源元件 区的该漏极；以及一第三层导电图案，设置于该周边区的该介电层上，并分置于该数据线两 侧的上方并与该遮光图案重叠。本发明的特点和优点是本发明的像素结构利用第一导电图案的遮光图案 遮蔽第二层导电图案的数据线两侧容易产生的漏光，并利用第三层导电图案的 共通图案屏蔽像素电极与数据线，以避免像素电极与数据线之间产生寄生电容。 此外，共通图案本身具有两支线且两支线之间具有间隙，因此两支线虽具有屏 蔽像素电极与数据线的作用，但却不会与数据线产生过大的寄生电容而可减少 串音效应。另外共通图案的支线、像素电极与位于其间保护层亦可形成的储存 电容，使得像素结构不需另行于显示区内设置过大的储存电容，使得本发明的 像素结构具有高开口率的优点。
10 14 22 30图1为本发明较佳实施例的像素结构的示意图。 图2至图7为本发明较佳实施例的制作像素结构的方法示意图。 图8为本发明另一较佳实施例的像素结构的剖面示意图。 图9为本发明又一较佳实施例的像素结构的剖面示意图。 图IO为本发明又一较佳实施例的像素结构的剖面示意图。主要组件符号说明基板 12 薄膜晶体管区周边区 20 扫描线栅极 24 遮光图案32 半导体层34 重掺杂半导体层42 源极50 介电层60a 共通图案的支线62 间隙80 像素电极40 数据线44 漏极60 共通图案61 共通线 70 保护层具体实施方式
为使审查员与熟习该项技艺者能更进一步了解本发明，下文特列举本发明 的较佳实施例，并配合附图、组件符号等，详细说明本发明的构成内容及所欲 达成的功效。本实施例是以非晶硅薄膜晶体管液晶显示装置的像素结构为例说明本发 明，但本发明的像素结构应用不局限于此，而可应用于其它型式液晶显示装置 的像素结构上，请参考图1至图7。图1为本发明一较佳实施例的像素结构的 示意图，图2至图7为制作图1的像素结构的剖面示意图，其中图1绘示出像 素结构的俯视示意图，图2至图7为像素结构沿图1的切线AA'绘示的剖面示 意图。如图2所示，首先提供一基板IO，基板10为透明基板，例如玻璃基板、 石英基板或塑料基板。基板10上定义有数个像素结构，且每单一像素结构包含 有一薄膜晶体管区12与一周边区14。如接着进行一沉积制程于基板10上形成 一导电层，例如一金属层，并利用微影暨蚀刻技术定义此导电层，以形成一第 一层导电图案。第一层导电图案为金属材料但亦可为其它导电材质，其包括一 扫描线20、 一栅极22以及一遮光图案24。扫描线20可为一直线位于像素结构 的一边，如图1所示。栅极22设置于薄膜晶体管区12，并与扫描线20电连接， 其电连接方式请参考图1所示。遮光图案24则设置于周边区14，其中遮光图 案24为一浮置(floating)金属，而未与扫描线20与栅极22电连接，其作用为 遮蔽光线防止漏光。如图3所示，于基板10与第一层导电图案上形成一绝缘层30。绝缘层30 是作为栅极绝缘层，其材质可为氧化硅或其它适合的介电材料。再于薄膜晶体 管区12的绝缘层30上另形成一半导体层32与一重掺杂半导体层34。半导体 层32作为通道，其材质可为硅(例如非晶硅)，而重掺杂半导体层34贝l」:用来提高后续形成的源极与漏极与半导体层之间的奥姆式接触。如图4所示，接着于绝缘层30上沉积一导电层，例如一金属层，并利用微影暨蚀刻技术定义此导电层以形成一第二层导电图案。第二层导电图案为金 属材料，但亦可为其它导电材质，其包括一数据线40、 一源极42与一漏极44。 数据线40亦可为一直线，与扫描线20垂直交错并位于像素结构的另一边(如 图1所示)。数据线40设置于遮光图案24的上方并对应遮光图案24，其中遮 光图案24的宽度会略大于数据线40的宽度，用以遮蔽光线防止漏光，但遮光 图案24的宽度与数据线40的宽度可视遮光需要作适度调整。源极42与漏极 44亦设置于薄膜晶体管区12,且分别设置于栅极22 二侧的上方并对应重掺杂 半导体层34，并且源极42电连接至数据线40。如图5所示，随后于绝缘层30与第二层导电图案上形成一介电层50，再 于介电层50上沉积一导电层(例如一金属层)，并利用微影暨蚀刻技术定义此 导电层以形成一第三层导电图案。介电层50的材质可为无机材质如氧化硅、氮 化硅等，或是有机材质。第三层导电图案为金属材料，但亦可为其它导电材质， 如氧化铟锡，其包含一贯穿像素结构的共通线61与一共通图案60，其共通图 案60连接于共通线61，如图1所示。共通图案60含包两支线60a，此两支线 60a位于像素结构的周边区14，并且两支线60a具有一间隙62，此两平行的支 线60a亦可为两平行的直条。两支线60a分置于数据线40的两侧，其间隙62 则位于数据线40的上方并且其间隙62至少大于或等于数据线40的宽度。如图6所示，接着于介电层50与第三层导电图案上形成至少一保护层70， 并去除部分保护层70与介电层50，以曝露出漏极44。如图7所示，随后于保 护层70上形成一像素电极80，并使像素电极80与曝露出的漏极44电连接。本发明的像素结构具有三层金属层，其中第一导电图案的遮光图案24的 作用在于遮蔽第二层导电图案的数据线40两侧容易产生的漏光，特别是斜向漏 光，而第三层导电图案的作用在于利用共通图案60及部分共通线61屏蔽像素 电极80与数据线40,以避免像素电极80与数据线40之间产生寄生电容，藉 此可减少串音效应。值得注意的是，共通图案60本身为一具有一间隙62的两 支线60a，而数据线40位于两支线60a之间，因此共通图案60本身却不会与 数据线40产生过大的寄生电容。另外，共通图案60、像素电极80与位于其间 保护层70亦可形成储存电容，使得像素结构不需另行于显示区内设置过大的储 存电容，而可大幅提升开口率。于本实施例的像素结构中，共通图案60的两支线60a大体上与数据线40 的两侧切齐，且由于遮光图案24的宽度大于数据线40的宽度，因此共通图案 60与遮光图案24部分重叠，如图7所示，亦可形成储存电容。在综合考虑共 通图案60的屏蔽效果、共通图案60与像素电极80之间的寄生电容值等因素下， 本发明的像素结构亦可具有其它不同的实施方式，请参考相关的附图并配合下 文说明，其中为彰显各实施例的特征，以下各附图仅绘示出周边区的剖面示意 图，且各实施例相同组件使用相同组件符号标示并不再赘述。请参考图8。图8为本发明另一较佳实施例的像素结构的剖面示意图。如 图8所示，在本实施例中，共通图案60的两支线60a其中之一与数据线40的 一侧部分重叠，而另一者则与数据线40的一侧切齐，而未与数据线40重叠。请参考图9。图9为本发明又一较佳实施例的像素结构的剖面示意图。如 图9所示，在本实施例中，共通图案60的两支线60a分别与数据线40相对应 的一侧部分重叠。请参考图10。图10为本发明又一较佳实施例的像素结构的剖面示意图。 如图5所示，在本实施例中，共通图案60的两支线60a均未与数据线40的两 侧重叠，且各支线60a与数据线40对应的一侧间距有一距离。上述实施例仅为本发明的不同实施方式，本发明的像素结构并不限于上述实施例所教导而可有其它变化，举例来说，遮光图案24、数据线40、共通图案 60与像素电极80的相对位置可视需要作适度的变化。综上所述，本发明的像素结构利用第一导电图案的遮光图案遮蔽第二层导 电图案的数据线两侧容易产生的漏光，并利用第三层导电图案的共通图案屏蔽 像素电极与数据线，以避免像素电极与数据线之间产生寄生电容。同时共通图 案本身具有两平行的直条，且两直条之间具有对应于数据线之间隙，因此共通图案的两支线虽具有屏蔽像素电极与数据线的作用，但却不会与数据线产生过 大的寄生电容，而可减少串音效应。再者，共通图案的两支线、像素电极与位 于其间保护层亦可形成的储存电容，使得像素结构不需另行于显示区内设置过 大的储存电容，使得本发明的像素结构具有超高开口率。以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等 变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种像素结构，其特征在于，所述像素结构包括一基板；一第一层导电图案，设置于该基板上，该第一层导电图案包括一栅极、一扫描线与一遮光图案，其中该栅极电连接至该扫描线；一绝缘层，设置于该第一层导电图案与该基板上；一第二层导电图案，设置于该绝缘层上，该第二层导电图案包括一数据线、一源极与一漏极，其中该数据线设置于该遮光图案的上方，且该数据线电连接至该源极；一介电层，设置于该第二层导电图案与该绝缘层上；以及一第三层导电图案，设置于该介电层上，该第三层导电图案包含一共通线及一共通图案，该共通图案具有两支线，该两支线之间具有一间隙，且该间隙位于该数据线上方。
2. 如权利要求1所述的像素结构，其特征在于，该遮光图案为一浮置金属。
3. 如权利要求1所述的像素结构，其特征在于，该遮光图案的宽度大于该 数据线的宽度。
4. 如权利要求l所述的像素结构，其特征在于，该共通图案的该两支线为 两平行的直条。
5. 如权利要求l所述的像素结构，其特征在于，该两支线的该间隙宽度至 少大于或等于数据线的宽度。
6. 如权利要求l所述的像素结构，其特征在于，该第一层导电图案、该第 二层导电图案、第三层导电图案为金属层所构成。
7. 如权利要求l所述的像素结构，其特征在于，所述像素结构另包含有至 少一保护层设置于该第三层导电图案与该介电层上，以及一像素电极设置于该 保护层上，其中该像素电极电连接至该漏极。
8. 如权利要求7所述的像素结构，其特征在于，该像素电极大体上与该共通图案的该两支线切齐。
9. 一种制作像素结构的方法，该方法包括 提供一基板；于该基板上形成一第一层导电图案，该第一层导电图案包括一栅极、 一扫 描线与一遮光图案，其中该栅极电连接至该扫描线； 于该第一层导电图案与该基板上形成一绝缘层；于该绝缘层上形成一第二层导电图案，该第二层导电图案包括一数据线、 一源极与一漏极，其中该数据线设置于该遮光图案的上方，且该数据线电连接 至该源极；于该第二层导电图案与该绝缘层上形成一介电层；以及 于该介电层上形成一第三层导电图案，其中该第三层导电图案包含一共通线及一共通图案，该共通图案具有两支线，该两支线之间具有一间隙，且该间隙位于该数据线上方。
10. 如权利要求9所述的方法，其特征在于，该遮光图案的宽度大于该数据线的宽度。
11. 如权利要求9所述的方法，其特征在于，该遮光图案为一浮置金属。
12. 如权利要求9所述的方法，其特征在于，该方法另包括于形成该第三 层导电图案之后，于该第三层导电图案与该介电层上形成至少一保护层，以及 于该保护层上形成一像素电极，其中该像素电极电连接至该漏极。
13. —种像素结构，配置于一基板上，该像素结构包含有一有源元件区与 一周边区，其特征在于，该像素结构包括一第一层导电图案，设置于该基板上，该第一层导电图案包括一栅极与一 遮光图案，其中该栅极位于该有源元件区，该遮光图案位于该周边区； 一绝缘层，设置于该第一层导电图案与该基板上；一第二层导电图案，设置于该绝缘层上，该第二层导电图案包括一数据线、 一源极与一漏极，其中该数据线设置于该周边区的该遮光图案的上方，该源极与该漏极设置于该有源元件区，且分置于该栅极两侧的上方而与该栅极部分重一介电层，设置于该第二层导电图案与该绝缘层上，并暴露出该有源元件 区的该漏极；以及一第三层导电图案，设置于该周边区的该介电层上，并分置于该数据线两 侧的上方并与该遮光图案重叠。
14. 如权利要求13所述的像素结构，其特征在于，该遮光图案为一浮置金属。
15. 如权利要求13所述的像素结构，其特征在于，该遮光图案的宽度大于 该数据线的宽度。
16. 如权利要求13所述的像素结构，其特征在于，该第三层导电图案与该 数据线两侧部分重叠。
全文摘要
本发明提出一种像素结构及其制作方法，该像素结构包括一基板、一浮置的遮光图案设于基板上、一绝缘层设于该基板与该遮光图案上、一数据线设于遮光图案的上方并对应遮光图案、一介电层设于数据线与绝缘层上，以及一第三层导电图案设置于介电层上。第三层导电图案包含一共通线及一共通图案，其中共通图案具有两支线，两支线之间具有一间隙，且此间隙位于数据线上方。本发明的像素结构利用第一导电图案的遮光图案遮蔽第二层导电图案的数据线两侧容易产生的漏光，并利用第三层导电图案的共通图案屏蔽像素电极与数据线，以避免像素电极与数据线之间产生寄生电容。
文档编号H01L27/12GK101221961SQ200810004549
公开日2008年7月16日 申请日期2008年1月22日 优先权日2008年1月22日
发明者江怡禛, 石志鸿, 陈茂松 申请人:友达光电股份有限公司