半导体器件的制作方法

专利名称：半导体器件的制作方法
技术领域：
本发明涉及半导体器件和制造半导体器件的方法。
背景技术：
对于高度的系统集成技术来说，将集成电路、传感器、微机械 装置或者其它器件彼此堆叠是有用的。为了能将这些被堆叠器件电 性连接起来，为至少 一些被堆积器件设置从这些器件的顶面至其底 面的电性导通的穿通可能是有用的。
由于这些原因以及其它原因，所以需要本发明。


本文包含了附图以提供对本发明的进一步理解，其并入并构成 了本说明书的一部分。附图示出了本发明的实施例，并和i兌明一起 用于阐述本发明的原理。参考下面的详细说明可以很容易看出本发 明的其它实施例以及本发明的许多设想的优势，因为本发明的其它 实施例以及本发明的许多设想的优势将更好理解。附图的元件没有 必要相对成比例的。相同的参考数字指的是同 一部件。
图1是器件100-1作为典型实施例的示意图。 图2是器件100-2作为典型实施例的示意图。
图3是器件100-3作为典型实施例的示意图。
图4A是两个堆叠的器件100-3的示意图。
图4B是器件100-3的两种不同的顶视图的示意图。
图5A到5L是制成器件100-3的方法的示意图。
图6A到6K是制成器件100-3的另一种方法的示意图。
图7A到7J是制成器件100-3的另一种方法的示意图。
图8A到图8C是作为典型实施例的具有电性导通通孔4妄触的 模塑料层的剖面照片。
具体实施例方式
在下列详细描述中，参考形成本"i兌明书的一部分的附图，其中， 示出了实施本发明的具体实施例。关于图，诸如"顶"、"底"、"前"、 "后"、"前导"、"尾随"等的方向性术语参考所描述的附图的方向 使用。由于本发明实施例的组件可以在许多不同方向》文置，所以方 向性术语仅用于说明，而没有任何限制的意思。应该理解的是，在 不背离本发明的范围的条件下，可以^吏用其他实施例，并且可以进
行结构或逻辑改变。所以，下列详细描述不应被理解为限制性的意 思，并且本发明的范围由所附的权利要求限定。
在下面的公开内容中，参考附图描述了本发明的实施例，其中 通常始终使用相同的参考数字来代表同样的元件，并且其中不同的 结构没有必要用按比例绘制。在下面的描述中为了i兌明，列出了许 多特定的细节，以提供对本发明实施例的一个或多个方面的全面理 解。然而，4艮明显，对于本发明所属领域的4支术人员来说，可以通
过專交少的这些特定细节来实践本发明实施例的一个或多个方面。在 其它实例中，为了便于描述本发明实施例的一个或多个方面，已知 的结构和器件将以方框图的形式表示。因此，下面的描述不是限制 性的，本发明的范围由所附权利要求限定。
下面描述的器件包含嵌入模塑料中的半导体芯片。这些半导体 芯片可以是完全不相同的类型，并可以包含有集成电^各或光电电
路。半导体芯片可以被配置成MEMS (微机电系统)，并可以包含 有微机械结构，比如桥结构，薄膜结构或者舌状结构。半导体芯片 也可以被配置为传感器或者致动器，比如压力传感器、加速度传感 器、转动传感器或者麦克风等等。嵌有这些功能性元件的半导体芯 片通常包含电子电路，该电路用于驱动这些功能性元件或者进一步 处理由这些功能元件产生的信号。半导体芯片不需要由特殊的半导 体材料制成，而且可能还包含非半导体的无4几和/或有才几材料，例如 绝缘体、塑料或金属。
半导体芯片可以有接触垫，允许半导体芯片具有电性接触。这 些接触垫由任何期望的电性导通材料制成，例如金属、像铝、金或 铜、金属合金或电性导通有机材料。这些接触垫可以位于半导体芯 片的活性(active或者是主动)表面或者半导体芯片的其它表面上。
下面说明的器件包含覆盖了至少 一 部分半导体芯片的模塑料 层。这个模塑料层可以是任何合适的热塑性或热固性的材料。可以 使用比如压模法或喷射模塑法等不同的技术将模塑料层覆盖在半 导体芯片上。例如，才莫塑并牛可以包围住半导体芯片的主表面和侧表 面。模塑料层可以延伸到半导体芯片之外，这样模塑料层主表面的 尺寸可以比半导体芯片主表面的尺寸大。
模塑料层上可以施加第 一电性导通层。第 一电性导通层用于将 半导体芯片的接触垫电性相连到外部接触。第一电性导通层可以是
再分配层或者是再分配层的一部分。第一电性导通层可以以任J可期 望的几何形状以及期望的材料成分而制成。例如，第一电性导通层 可以由线状导线通道组成，或可以有净争 朱的形状，比如形成电感线 圈，也可以以覆盖某一区域的层的形式。任何期望的电性导通材料， 比如金属、 <象铝、金或铜、金属合金或者有才几导体，都可以浮皮用作 制成材料。第 一 电性导通层不需要是均质的或仅由 一种材料制成， 也就是说第 一 电性导通层中可以包含各种成分和浓度的材料。第一
电性导通层可以位于电介质层的上方或下方或之间。此外，可以i殳 置几个第一电性导通层彼此堆叠，例如，为了获得互相交叉的导电通道。才莫塑料层内可以布置通孔，通孔乂人才莫塑冲牛层的一个主表面延伸 到模塑料层的其它主表面或从器件的一个主表面到器件的其它主 表面。通孔可以由机械钻孔、激光束钻孔、蚀刻法、沖压法或者其 它合适的方法生成。通孔的纵横比，也就是它们的宽度和长度之比， 可以在l: l到l: 5之间并尤其是在1: 2到1: 4之间。通孑L的宽 度可i乂在50至)」500pm之l、司并尤其是在100至'j 200jam之l'司。通孑L 的长度可以在100到1000pm之间并尤其是在500到800|am之间。
模塑料层可以包含由玻璃(Si02)小粒子构成的填充材料，或 其它电性绝纟彖的矿物i真充材冲+，如A1203，或有枳Jt真充材冲+。〗真充 材料采用的晶粒尺寸取决于将要在模塑料层中生成的通孔的宽度。 对于在100fim范围内或更小的通孔宽度，可以釆用lOiam或者更小 的晶粒尺寸。对于100|im以上的通孔宽度，可以采用约为20到30|iim 的平均晶粒尺寸。通孔表面可以^皮第二电性导通层覆盖。对于此层，可以使用电 性导通材料，例如金属，如铝、金或铜、金属合金或者有4几导体等 作为该层的材料。第二电性导通层也可以由不同的单层构成，例如 钬基或者4巴基晶籽层、铜层、以及抛光的镍金面。也可能还有其它
变化。第二电性导通层具有的厚度可以在0.2到75pm之间并尤其 是在1到lOiiim之间。沉积在通孔表面的第二电性导通层形成将才莫 塑料层的一个主表面与模塑料层的其它主表面之间连接的垂直接 触。在生成第二电性导通层之后，在通孔内填充焊锡材料或另外一 种电性导通材料。焊锡材料可以由金属合金制成，该金属合金可以 由下歹寸才才泮牛才勾成SnPb, SnAg， SnAgCu， SnAgCuNi, SnAu, SnCu 和/或SnBi。焊锡材冲牛可以是无铅的。可选4奪地，通孔可以不涂覆 有第二电性导通层，而是填充有焊锡材料。根据另一个可选择方案， 通孔可以涂覆有第二电性导通层，^旦未填充满，或者可以填充或涂 覆有电绝缘材料。为了防止腐蚀，第二电性导通层上可以涂覆有抗 腐蚀金属层比如NiAu表面。用合适的材料填充或涂覆通孔有助于 防止第二电性导通层纟皮腐蚀。
在与施加第一电性导通层的表面相对的模塑料层的表面上，可 以施加第三电性导通层。例如，第三电性导通层可以由任何需要的 几何形状和任何需要的材料成分制成。例如，第三电性导通层可以 由比如线^1犬导线通道或例如用以形成电感线圏的特定形^1犬构成，也 可以以覆盖某区域的层的形式。任何需要的电性导通材料，比如像 铝、金或铜的金属、金属合金或者有机导体，都可以被用作材料。 第三电性导通层可以与第二电性导通层和/或布置在通孔内的焊锡 材料接触。第三电性导通材料可以便于从器件顶侧接触半导体芯 片。
图1是依据一个实施例的器件100-1的示意图。第一半导体芯 片101嵌入模塑料层102中。模塑料层102可以延伸到半导体芯片 101的4交大扩展部的两侧之外。通孔103位于才莫塑冲+层102中，并 可以/人才莫塑冲牛层102的一个主表面104延伸到其另外一个主表面 105。通孔103内填充了焊锡材料106。模塑料层102上施加有第一 电性导通层107。第一电性导通层107可以由一个或多个导线通道
实现。第一电性导通层107可以将第一半导体芯片101的4妾触垫108 电性相连至布置在通孔103中的焊锡材料106。 *接触垫108所处的 第一半导体芯片101的表面可以是第一半导体芯片101的活性 (active或者说主动)主表面。电介质层109可以设置在第一半导体芯 片101的活性主表面和第一电性导通层107之间。电介质层109在 接触垫108的^f立置有开口 ，以允i午形成4妻触垫108与导线通道107 之间的连4妄。
图2是根据另一个实施例的器件100-2的示意图。器件100-2 与图1所示的器件100-1在许多方面是相同的。然而，与器件100-1 不同，器件100-2的通孔103中不必然需要填充焊锡材并牛。通孔103 中可以不^真充材^+或可以填充另 一种才才津牛106尤其是填充一种电绝 缘材料以代替焊锡材料。此外，通孔103的表面涂覆有第二电性导 通层110。第一电性导通层107和第二电性导通层110可以相互连 接。
图3是对图1所示的器件100-1和图2所示的器件100-2的改 进后的器件100-3的示意图。器件100-3上配有位于模塑料层102 的主表面104上方的第三电性导通层111。第三电性导通层111与 涂覆通孔103表面的第二电性导通层110和/或沉积在通孔103中的 材料106电性连接。此外，导线通道107上施加了电介质层112。 在电介质层112中设置了开口以利用基础导线通道107形成外接触 垫113。 4妄触环或者其它形状可以作为外4矣触垫113的^^^C选4奪。 在电性导通穿通的区域，电性导通层107和111上也可以由阻焊膜 所覆盖。
第一电性导通层107与电介质层109和112形成了再分配层。 电介质层109防止了导线通道107与第一半导体芯片101的活性主 表面之间发生短路。第一电性导通层107将第一半导体芯片101的 接触垫108与外接触垫113相连。外接触垫113允许从器件100-3
的外部接触第一半导体芯片101。电介质层112保护了导线通道 107，并且可以在焊锡沉积物例如焊」f求安置在外4妄触垫113的情况 下作为焊锡阻挡层。应当注意，再分配层的凄t量并不局限于三层。 为了便于"i殳计导线通道107 4皮此交叉的地方，还可以4是供更多的金 属喷镀层和电介质层。同样，在第三电性导通层111和模塑料层102 之间还可以布置另外的电介质层。此外，电介质层114也可以保护 第三电性导通层lll。电介质层114也可以有开口 ，以在器件100-3 的顶部形成外4妄触垫115。外4妄触垫115可以通过》'余覆在通^L 103 表面的第二电性导通层110和/或如通孔103中沉积的例如焊锡的填 充材料106，与第一半导体芯片101上的接触垫108电性相连。电 介质层109， 112和114可以由任何一种电绝缘材料制成，比如，氮 化硅或光刻胶。
可以将外接触垫113设置成不直接位于通孔103的下方，而可 以偏离于通孔103。这才羊可以防止当沉积在外4妾触垫113上的焊锡 熔化时沉积在通孔103中的焊锡材料106从通孔103中泄漏出来。
模塑料层102允许再分配层延伸到半导体芯片101之外。因此 外接触垫113和/或115不一定非要布置在第一半导体芯片101的区 域内，而是可以分布在一个较大的区域内。由于才莫塑料层102而产 生的可用于布置外4妄触垫113和115的区i或的增加意p未着不" f又可 以将外接触垫113和115放置成彼此之间相距很远，并且与所有外 接触垫113和115都放置在第一半导体芯片101的主表面区域的情 况相比，可以在该区i或;改置的外4妾触垫113和115的最大个凄t也相 应地增加。相邻的4妄触垫113和/或115之间的距离可以在100到 600,之间尤其是在300到500,之间。
图4A是堆叠在另一个器件100-3顶部上的器件100-3的示意 图。顶部的器件100-3的外接触垫113和底部的器件100-3的外接 触垫115i殳置为它们可通过焊锡凸块或焊锡球U6相互连接。其它
基于互连的焊锡的变体，例如焊锡材料薄层或半球(半球形的焊锡
材料)，也可以布置在焊盘(land pad)上。这样的互连能降^f氐堆叠 高度。同样，可以使用其它的互连方式，如导电胶，各向异性导电 材料或扩散焊锡材料等。彼此堆叠的器件导致了较高的系统集成 度。模塑料层102的通孔103中的垂直接触允许彼此堆叠的器件之 间产生短电性连4妾。此外，通孑L 103中的垂直4妻触有助于传导和驱 散由半导体芯片101产生的热量。4艮明显，对于本领域的4支术人员 来说，图4A所示的堆叠器件100-3仅仅是一个典型的实施例，还 可能有许多变化。例如，器件100-3的顶部可以堆叠不同于器件 100-3的其它类型器件。
图4B是器件100-3的两种可能的顶^L图的示意图。在图4B左 侧示出的器件100-3的实施例中外接触垫115布置在通孔103的上 方。在图4B右侧示出的器件100-3实施例中，外-接触垫115的至 少一部分不布置在通孔103的上方。没有布置在通3L 103上方的外 接触垫115通过第三电性导通层111与各个通孔103相连。 一些外 才妄触垫115布置在第一半导体芯片101的上方。外4妾触垫115可以 在器件100-3顶部形成满的或密度较低的焊盘(land pad)阵列。
图5A到5L是制造器件100-3的方法的示意图，该方法的剖视 图在图5L中示出。如图5A所示，用于制造器件100-3的半导体芯 片是在一个由半导体材料制成的晶片117上制造的。将晶片117切 成小块，/人而分成单个的半导体芯片之后，在载体119上以4交大的 间隔重新;改置第一半导体芯片101和第二半导体芯片118，由于它 们处于晶片键合中(如图5B所示)。为了将半导体芯片101和118 附着在载体119上，可以在附着半导体芯片101和118之前，先3寻 双面月交带贴在栽体119上(未显示在图5B中)。也可以采用其它类 型的附着材料。半导体芯片101和118可以在同一晶片上制成，可供选4奪;也， 也可以在不同晶片上制成。此外，半导体芯片101和118可以形状 相同，却包含不同的集成电^各。在半导体芯片101和118附至载体 119时，它们的活性主表面可以面对载体119。 将半导体芯片101和118装在载体119上之后，通过4吏用热塑 性或热固性模塑料102制模，将芯片封装(如图5B所示)。半导体 芯片101和118之间的空隙中也充满了模塑料102。模塑料层102 的厚度范围可以在200到800|iim之间。
将由才莫塑料层102覆盖的半导体芯片101和118从载体119上 释放，去除掉半导体芯片101和118上以及模塑料102上的胶带。
胶带可以具有热释放的特性，这允许在热处理过程中去除胶带。在 适当的温度下执行载体119上的胶带的去除，这个温度取决于胶带 的热释放特性并且一般在150摄氏度以上尤其是接近200摄氏度。 去掉载体119之后，半导体芯片101和118由模塑料层102支撑在一起。
如图5D所示，在才莫塑料层102中形成了通孔103。通孔A人才莫 塑料层102的顶面104到达其底面105。通孔103可以通过激光束、 才几械钻孔、蚀刻法、沖压法或其它合适的方法钻出。^吏用激光束钻 孔时，激光束可能是圆锥形的。因此才莫塑料层102的顶面104和通 孔103的侧壁之间的夹角可能会偏离90度。 在产生了通孔103之后，可能会有一些清洁步骤。比如，将模 塑泮+层102和半导体芯片101和118 —起浸入包4舌水和/或异丙醇的 超声波浴;也中。
在生成第二电性导通层IIO之前，可以先在半导体芯片101和 118的活性主表面上沉积掩蔽层120 (如图5E所示)。例如，掩蔽 层120可以是一层光刻力交、氮化石圭或者其它抗蚀剂。
随后，如图5F所示重配置的晶片表面可以全部镀上金属层 121。为此，可以使用标准的PCB (印刷电路板)通孔镀金属工艺。 例如，首先在才莫塑并牛层102上沉积一层比如4巴层的晶津予层。然后再 非电镀(或者说化学)沉积一层铜。该铜层的厚度小于lpm。然后 再电镀沉积厚度大于5pm的另一层铜。铜层的化学沉积也可以省 略。
可以使用光刻或刻蚀步骤结构化金属层121以生成所需的金属 结构。从而获得涂覆通孔103表面的第二电性导通层IIO(见图5G )。 第二电性导通层110也可以堆叠在才莫塑并+层102的主表面104和105 上靠近通孔103的区域中，形成焊盘122。
可以设置为将如环氧树脂的电绝缘材料填充到涂覆有第二电 性导通层110的通孔103中。可供选择的，乡合涂覆后的通孔103再 涂覆另一层，比如镍金层，通孔103的其它部分是未填充的。电绝 纟彖层以及另一层都可以^床护第二电性导通层110不^f皮腐蚀。
才艮据另一个实施例，通孔103内填充了焊锡材料106。为此， 可以在焊盘122上放置助熔材料123和焊锡材料106(参见图5H)。
助熔材料123可以压印在焊盘122上。在才莫塑料层102的上方 放一个丝网，用橡胶滚轴把助熔材料123压过丝网(stencil )。把焊 锡材料106压印在助熔材料123上。可供选择地，可以使用拾取和 安置工艺或堆积(shacking)工艺将焊锡材料106以焊锡J求的形式 放置在焊盘122上。焊锡材料106可以是无铅的金属合金，如SnPb，SnAg， SnAgCu, SnAgCuNi, SnAu， SnCu或SnBi。助炫材料123 可以是有杂质的助熔剂，其在焊接过程中蒸发。
将助熔材料123和焊锡材料106加热到焊锡材^十106的熔化温 度，比如160摄氏度到300摄氏度之间尤其是在180摄氏度到260 才聂氏度之间。然后熔化的焊锡材料106流入通孔103中，并在里面 凝固(见图51)。
包括电性导通层107， 115和电介质层109， 112， 114的再分配 层可以由标准冲支术生成(见图5J)。例如，在才莫塑一牛层102的主表 面104， 105上賊射氮4匕石圭作为电介质层109， 112和114。电性导 通层107和115通过喷镀金属和结构化步艰《而制成，比如用消去 (subtractive )工艺或可供选择的加成(additive)工艺。^寻电性导通层 107和115布置成与焊锡材津牛106和/或涂覆通3L 103表面的第二电 性导通层110相4妻触。
电介质层112和114在外接触塾113和115的位置开口 。焊锡 J求124可以;改置在外4妄触垫113和/或115上(见图5K )。在方文置焊 锡3求124之前或之后，通过分开一莫塑料层102，例如通过锯开，将 半导体芯片101和118与;f皮此分开(见图5L)。
图6A到6K是制成另一种器件100-3的方法的示意图。图6A 到图6K所示的生产方法在4艮多方面与图5A到图5L所示的方法是 相同的(如图6A到图6C)。与图5A到5L所示的生产方法不同， 在生成通孔103 (见图6E)以及涂覆通孔103的表面的第一电性导 通层110 (见图6F和6G)之前，就4巴包含有电性导通层107， 115 和电介质层109， 112， 114的再分配层;冗积在才莫塑^l"层102上(见 图6D)。
图7A到7J是制成器件100-3方法的另一种变化的示意图。与 图5A到5L所示的制造方法不同，在生成通孔103 (见图7E)之 前，就把电介质层109和114沉积在才莫塑料层102上(见图7D )。 在生成通孔103之后，沉积(见图7F)并结构4匕(见图7G)金属 层121。通过这才羊估文，同时生成电寸生导通层107， 110和111。三个 电性导通层107， 110和111可以通过晶冲予层的化学沉积、连续的薄 铜层的化学沉积和另一金属层的电镀沉积而生成。此外，需要注意 的是，电介质层109和114也可以#1省略。
生成了电性导通层107， 110和111之后，可以再;冗积一层电介 质层112和125 (见图71 )，并像上面描述的那样，将焊锡材料106 i真充到通孔103中(见图7H)。
图8A到8C是模塑料层的剖面照片，其中布置了通孔。所有 的通孔都涂覆有铜层， 一些通孔中内填充了焊锡材料。
另外，尽管仅相对于多种实施方式中的一种公开了本发明的实 施例的特定特征或方面，但是如任何给定或特定应用所要求的，这 些特;f正或方面可以与其^f也实施方式的一个或多个其他4寺4正或方面 进行结合。另外，就具体实施方式
或权利要求中所使用的术语"包 括(include )"、"具有(have)"、"带有(with)"、及它们的其他变 体，这些术语旨在以类似于术语"包含(comprise)"的方式^皮包含。 可能使用了术语"相连或耦合(co叩le)"、"连接(connected )，，、及 它们的右于生词。应该理解，这些术语可以#皮用于表示两个元件4皮此 合作或互相作用，而不i仑它们是直4妾的物理或电4妄触，还是〗皮此非 直4秦4妾触。另外，应该理解，本发明的实施例可以由分离电i 各、部 分集成电^各、完全集成电路、或编程装置实现。而且，术语"示例 性的"仅意p未着作为实例，而不是最优或最佳的。还应该明了的是， 为了简单和容易理解，此处描述的特征和/或元件都是以相对于;f皮此
的特定尺寸示出的，并且它们的实际尺寸可能4艮大程度地不同于此 处所示出的。
尽管在此示出并描述了具体实施例，但是本领域普通技术人员 应该理解的是，在不背离本发明的范围的条件下，各种可选和/或等 同的实现方式可以代替所描述和示出的具体实施例。本申请旨在覆 盖本文中所讨论的具体实施例的任何修改或变形。所以，本发明旨 在仅由权利要求及其等同物限定。
权利要求
1.一种器件，包括第一半导体芯片；嵌有所述第一半导体芯片的模塑料层；施加在所述模塑料层上的第一电性导通层；布置在所述模塑料层中的通孔；填充所述通孔的焊锡材料。
2. 根据权利要求1所述的器件，其中，所述第一电性导通层与所 述焊锡材料电性相连。
3. 根据权利要求1所述的器件，其中，第二电性导通层覆盖所述 it孑匕6勺^^。
4. 根据权利要求3所述的器件，其中，所述第二电性导通层延伸 到所述模塑料层的第 一主表面。
5. 根据权利要求3所述的器件，其中，所述第二电性导通层在所 述模塑料层的第一主表面上形成焊盘。
6. 根据权利要求1所述的器件，其中，所述第一电性导通层布置 在所述第一半导体芯片的活性表面的上方。
7. 根据权利要求1所述的器件，其中，所述第一半导体芯片的与 所述活性表面相对的表面及所述第一半导体芯片的侧面都净皮模 塑料层包围。
8. 根据权利要求1所述的器件，还包括第二半导体芯片，其中， 所述第一半导体芯片和所述第二半导体芯片彼此堆叠。
9. 根据权利要求8所述的器件，其中，所述第一半导体芯片通过 焊锡材料与所述第二半导体芯片电性相连。
10. —种器件，包括 第一半导体芯片；嵌有所述第一半导体芯片的模塑料层； 施加在所述模塑料层上的第一电性导通层； 布置在所述模塑料层中的通孔； 覆盖所述通孔表面的第二电性导通层。
11. 根据权利要求10所述的器件，其中，所述第一电性导通层与 所述第二电性导通层电性相连。
12. 根据权利要求10所述的器件，其中，所述第二电性导通层延 伸到所述模塑料层的第一主表面。
13. 根据权利要求10所述的器件，其中，所述第二电性导通层在 所述模塑料层的第一主表面上形成焊盘。
14. 根据权利要求10所述的器件，还包括填充所述通孔的电绝缘材料。
15. 根据权利要求10所述的器件，还包括第二半导体芯片，其中 所述第一半导体芯片和所述第二半导体芯片彼此堆叠。
16. 根据权利要求15所述的器件，其中，所述第一半导体芯片通 过焊锡与所述第二半导体芯片电性相连。
17. —种方法，包4舌 用模塑料覆盖第一半导体芯片； 在所述模塑料中形成通孔；在所述通孔中沉积焊锡材料。
18. 根据权利要求17所述的方法，其中，在用所述模塑料覆盖所 述第 一半导体芯片之前将所述第 一半导体芯片放置于载体上， 然后将所述栽体去除。
19. 根据权利要求17所述的方法，其中，向所述才莫塑料上施加电 性导通层。
20. 根据权利要求17所述的方法，其中，用所述模塑料覆盖第二 半导体芯片，通过分割所述模塑料将所述第一半导体芯片和所 述第二半导体芯片分开。
21. 根据权利要求17所述的方法，其中，为了将所述焊锡材料沉 积在所述通孔中，将所述焊锡沉淀物》文置于所述通孔的上方， 并熔化所述焊锡沉淀物。
22. —种方法，包4舌 用模塑料覆盖半导体芯片； 在所述模塑料中形成通孔； 在所述模塑料的表面上生成第一电性导通层； 在所述通孔的表面上生成第二电性导通层。
23. 根据权利要求22所述的方法，其中，在生成所述第一电性导 通层之前，在所述模塑料中形成所述通孔。
24. 根据权利要求22所述的方法，其中，在生成所述第一电性导 通层之后，在所述模塑料中形成所述通孔。
25. 根据权利要求22所述的方法，其中，在所述模塑料上沉积金 属层，通过对所述金属层结构化以生成所述第一电性导通层和 所述第二电性导通层。
26. 根据权利要求22所述的方法，其中，在用所述模塑料覆盖所 述半导体芯片之前先将所述半导体芯片置于载体上，然后将所述载体去除。
27. —种器件，包括 第一半导体芯片；嵌有所述第一半导体芯片的模塑料层；施加在所述第一半导体芯片的所述模塑料层上的第一电性导 通层；第二半导体芯片；嵌有所述第二半导体芯片的模塑料层； 施加在所述第二半导体芯片的模塑料层上的第一电性导通层;其中第一半导体芯片和第二半导体芯片彼此堆叠；以及 把第二半导体芯片电性相连到第一半导体芯片的装置。
全文摘要
本发明描述了一种器件，其包括第一半导体芯片、嵌有第一半导体芯片的模塑料层、施加在模塑料层上的第一电性导通层、布置在模塑料层上的通孔和填充通孔的焊锡材料。
文档编号H01L23/48GK101339927SQ20081012763
公开日2009年1月7日 申请日期2008年7月2日 优先权日2007年7月2日
发明者伊姆加德·埃舍尔-珀佩尔, 延斯·波赫, 托尔斯藤·迈耶, 马库斯·布伦鲍尔 申请人:英飞凌科技股份有限公司