专利名称：一种基于中间刻槽工序的无裂纹异质外延生长技术的制作方法
技术领域：
本发明涉及光电子领域中的一种异质外延生长工艺，特别涉及硅基 光电子集成技术中的异质外延生长方法，即在硅衬底上实现无裂纹、高 质量的异质外延生长。
背景技术：
当今世界正在演绎着一场光电子器件由分立转向集成的重大转折。 由于受到材料、结构和工艺等方面的种种制约和束缚，要取得长足的进 展，光电子集成(OEIC)必须解决一系列重要的基础科学问题。在一种材料衬底上生长各种不同的材料体系(即材料兼容)，集各 种材料的优异性能为一体，是实现光电子集成的理想途径。例如硅 (Si)晶体是最常用、最便宜的微电子材料；但是由于Si是间接带隙材料，无法用做光电子材料，特别是用于发光材料。而m-v族化合物半导 体材料，如砷化镓(GaAs)、磷化铟(InP)、氮化镓(GaN)等，是最常用的光电子材料。如果能实现硅材料与m-v族材料的集成，将二者结合起来在一块半导体芯片上，既做出微电子集成电路，又做出光电子 器件，可望推进光电子集成技术的发展。然而目前材料兼容所面临的最大问题是不同的晶体材料间通常存在 着晶格常数和热膨胀系数的差异，即，存在晶格失配和热失配，因此很 难实现两者间高质量的异质外延生长。举例来说，由于下述原因导致 GaAs/Si间异质外延生长的困难(1)晶格失配，GaAs/Si晶格常数失配 度达4.1% (晶格失配度定义为外延材料晶格常数和衬底晶格常数的 差除以衬底晶格常数)，会导致外延层中高的缺陷密度(大于 108/cm2) ; (2)热失配(热膨胀系数失配度- (外延材料热膨胀系数-衬循环热退火、快速热 退火、应变超晶格、缓冲层等方法来减少。其中的热退火是利用热应力 使得缺陷迁移、合并以及消除；也就是说，热应力对于降低缺陷密度、 提高外延层的晶体质量有着积极的作用，并且缺陷密度会随着GaAs外 延层厚度的增加(伴随着热应力的增加)而降低。其次，由于外延生长过程中的温度大约为600。C 700。C，当生长过 程结束冷却到室温时，热失配会引起约0.2%的热应变。所产生的热应 力随着外延层厚度的增加而增大，当生长厚度超过临界厚度(临界厚度 定义为外延层出现裂纹的最小生长厚度，经多次实验观察所得。对于 在Si上生长GaAs材料，临界厚度约4拜)时，过大的热应力会使得外 延层中出现裂纹(cmck)。由于裂纹只能释放裂纹边缘处(约两倍膜 厚)的热应力，因此裂纹通常在整个外延层中呈密集的阵列分布。对于 5微米厚的外延层，热失配裂纹密度约为100cm'1 ;随着膜厚增加到 6.77pm，裂纹密度增加到600cm'1。在实际应用中，对于某些光电子器件，通常需要生长很厚的外延层 (例如十几微米厚)。因此，如何在Si衬底上生长厚的无裂纹、高质量 的异质外延层，是目前所面临的问题。为了避免出现热失配裂纹，国际上目前通常采用以下几种方法来释 放热应力，如选区外延(SAG)，生长前刻槽外延(pre-pattern)和 生长后刻槽(post-pattern)。1. 采用选区外延的方法，需要用SK)2等材料作为掩模。而在生长 AlGaAs材料或采用两步法生长时，Si02上通常会沉积多晶材料 层，多晶材料层会与窗口区的外延层联结在一起，无法达到释放 应力的目的；2. 采用生长后刻槽的方法，即在生长完成并降温之后，对外延层进 行刻槽用以释放热应力，这种方案无法避免裂纹的产生；3.而生长前刻槽外延，是先对Si衬底上进行刻槽(形成隔离开的 台面)，然后接着外延生长GaAs层，这样确实能释放台面边缘 处的热应力。但是由于过早释放热应力导致在台面边缘处产生许 多额外的穿透位错(threading dislocations )、堆栈位错 (stacking faults)和微双晶(microtwins)等缺陷，台面中部的 位错密度也更高(主要为60°位错)；采用热退火来提高晶体质 量的效果也会大打折扣；而且台面边缘处的额外(111)面的生 长，会导致外延层表面不平。采用这种方法，当GaAs外延层厚 度为6.77pm时，对于较大面积的台面(S461nmx266pm)，热 失配裂纹仍然无法避免。因此，该方法存在较大的局限性。 综上所述，以上方法在解决热失配问题上，都不理想。有鉴于此， 探索新的工艺，缓解和释放外延层的热应力，同时能降低缺陷密度、提 高外延层的晶体质量，是本发明的动机所在。
发明内容
本发明的旨在解决上述问题，找出一种新的外延方案，实现热失配 度较大的两种材料间无裂纹、高质量的外延生长。本发明提供一种异质外延生长工艺，其中外延层材料生长阶段包括 预生长阶段和二次生长阶段，且所述两个生长阶段之间为刻槽工序，其 中衬底材料与外延层材料之间热膨胀系数失配度大于10%。在所述外延层预生长阶段中，外延层生长厚度范围在0.5微米至出现 热失配裂纹的临界厚度之间。所述外延层材料预生长阶段设有热退火工艺以显著提高晶体质量。所述预生长阶段结束后，进行刻槽工序，从而外延层材料表面形成 互相隔离的台面。所述台面形状为菱形、圆形、椭圆形、矩形、正方 形、三角形、多边形或其它任意形状，所述台面的面积不大于 10mmxi0mm，所述复数个台面之间的隔离宽度不小于IO nm。页所述外延层材料的二次生长阶段是在刻槽工艺所形成的台面上继续生长无裂纹的外延层，且所述生长厚度大于4微米。 所述衬底材料为硅晶体。所述外延层材料选自砷化镓(GaAs)、砷化铝镓(Ga(Al)As)、磷 化镓(GaP)等m-V族半导体材料，或锗硅(SiGe)等IV族丰导体材料。国际上目前采用生长前刻槽(pre-pattern)或生长后刻槽(post-pattern) 技术来释放热应力。对于pre-pattem技术，在台面边缘处的热 应力在生长初期就释放了，无法利用热应力有效的降低外延层中的缺陷 密度。对于post-pattern技术，是在外延层全部外延生长结束并降温以后 (通常由600°C~700°C降低至室温)，再进行刻槽；因此当外延层较厚 时，降温过程就会导致裂纹的产生。这两种方法无法兼顾高晶体质量和 无裂纹生长。本发明的中间刻槽(mid-pattern)技术，由于刻槽前的预生长层能 充分利用热应力来降低外延层中的缺陷密度、从而提高预生长层的晶体 质量，为后续的高质量外延生长提供良好的基底。同时中间刻槽工序能 释放后续生长过程中的热应力，同时实现高质量和无裂纹生长。通过适 当选择台面面积和刻槽宽度，使得热应力在第一次外延时有效推动位错 结合和减少，然后在后续的外延生长过程中得到有效释放；从而得到高 质量、无裂纹的大面积外延层。
附图，其被结合入并成为本说明书的一部分，示范了本发明的实施 例，并与前述的综述和下面的详细描述一起解释本发明的原理。 图la、 lb、 lc、 ld为基于本发明的异质外延生长工艺示意图； 图2a为Ga(Al)As/Si外延片刻槽处的截面SEM图像； 图2b为Ga(Al)As/Si外延片台面处的外延层的截面SEM图像 (右)；图3Ga(Al)As/Si外延片表面的光学显微图；图4a为未采用本发明异质外延生长方法的Ga(Al)As/Si外延片的表 面的光学显微图像，图4b为该外延片截面的TEM图像。
具体实施例方式为使得本发明技术方案的内容更加清晰，通过下述优选且非限制性 的实施例对本发明进一步描述。其中的外延生长技术包括金属有机物化 学气相沉积(MOCVD)、分子束外延(MBE)或液相外延(LPE)等 常用技术。例1首先，利用常用的低温缓冲层和热退火技术，在Si衬底上一次外延 生长出表面光滑、平坦的2.3miii厚的GaAs外延层，如图1 (a)所示。 此时，由于该厚度的外延层中的热应力大小适中，有助于缺陷的迁移、 合并和消失；循环热退火能有效的降低缺陷密度，获得高质量的GaAs 外延层。其次，中间刻槽工序对生长出的GaAs/Si进行光刻和刻蚀工艺， 形成800^imx700Min大小的矩形周期台面，隔离宽度为50拜，如图1(b)和(c)所示。刻槽工艺中，采用H2S04/H202/H20溶液腐蚀隔离 处GaAs;接着用腐蚀出的GaAs台面作掩模，用KOH溶液对隔离处露 出的Si衬底进行腐蚀刻槽。腐蚀深度约25pm，由于腐蚀的各向异性， 槽呈V字型；此外，这种腐蚀深度，能有效防止后续生长的薄膜相连， 从而能有效地释放热应力。最后，将刻槽的GaAs/Si衬底清洗完毕，放入反应室迸行后续的外 延生长，结合循环热退火生长了 13pm厚的GaAs系外延层，如图1(d)所示。由于在较高的热退火温度下，缺陷的迁移使得台面上积累 的热应变在刻槽处得到部分释放，从而缓解热应力、避免了热失配裂纹 产生。同时，适中的热应力有助于缺陷的减少以获得高质量的GaAs外 延层。例2与前述方法相似，在衬底上预生长4拜厚的外延层，在Si衬底上 生长了 15.3拜厚的GaAs/AlGaAs外延层，微观测试、分析表明台面 处的外延层表面平整，没有裂纹产生。通过扫描电子显微镜(SEM)分 析Ga(Al)As/Si外延片的截面，如图2所示。左图是所刻蚀的V形槽， 右图可以看出所生长的GaAs/AlGaAs外延层平整。Ga(Al)As/Si外延片 表面的光学显微图，如图3所示。由图3可知，外延层的表面平坦，没 有裂纹出现相比较，没有使用本发明所提供的异质外延生长工艺，同样在Si衬 底上生长了 15.3^im厚的GaAs/AlGaAs外延层。其表面的光学显微图， 如图4 (a)所示。其中热失配裂纹呈平行交错，裂纹密度达到IO^iiT1 量级。其截面的透射电子显微镜(TEM)图像如图4 (b)所示，可以 看到裂纹几乎贯穿整个外延层，无法达到器件制作的要求。例3与前述方法相似，在衬底上预生长0.5-4pm厚的外延层，通过中间 刻槽工艺在Si衬底上分别生长了 10-15pm厚的表面平整没有裂纹的 GaP和SiGe外延层，所述台面分别为圆形和椭圆形。综上所述，本发明所提供的异质外延生长工艺能更大面积、更大厚 度的条件下，高质量、无裂纹的外延生长。以上所述是本发明应用的技术原理和具体实例，依本发明的构想所 做的等效变换，只要其所运用的方案仍未超出说明书和附图所涵盖的精 神时，均应在本发明的范围内，特此说明。
权利要求
1.一种异质外延生长工艺，其特征在于外延层材料生长阶段包括预生长阶段和二次生长阶段，且所述两个生长阶段之间为刻槽工序，其中衬底材料与外延层材料之间热膨胀系数失配度大于10％。
2. 如权利要求1所述的异质外延生长工艺，其特征在于在所述外延 层预生长阶段中，外延层生长厚度范围在0.5微米至出现热失配裂纹的临 界厚度之间。
3. 如权利要求1所述的异质外延生长工艺，其特征在于所述外延层 材料预生长阶段设有热退火工艺。
4. 如权利要求1所述的异质外延生长工艺，其特征在于预生长阶段 结束后，进行刻槽工序，从而外延层材料表面形成互相隔离的台面。
5. 如权利要求4所述的异质外延生长工艺，其特征在于所述台面形 状为菱形、圆形、椭圆形、矩形、正方形、三角形、多边形，所述台面 的面积不大于10mmxlOmm，所述复数个台面之间的隔离宽度不小于IO
6. 如权利要求1所述的异质外延生长工艺，其特征在于所述外延层 材料的二次生长阶段是在刻槽工艺所形成的台面上继续生长无裂纹的外 延层，且所述生长厚度大于4微米。
7. 如权利要求l-6中任一所述的异质外延生长工艺，其特征在于所述衬底材料为硅晶体。
8. 如权利要求l-6中任一所述的异质外延生长工艺，其特征在于所述外延层材料选自ni-v族半导体材料或iv族半导体材料。
9. 如权利要求8所述的异质外延生长工艺，其特征在于外延层材料选自砷化镓、砷化铝镓、磷化镓、锗硅。
全文摘要
本发明提供一种异质外延生长工艺，外延层材料生长阶段包括预生长阶段和二次生长阶段，且所述两个生长阶段之间为刻槽工序，其中衬底材料与外延层材料之间热膨胀系数失配度大于10％。本发明成功解决了热失配较大的材料间异质外延的裂纹问题，特别为硅基半导体光电子集成中的材料兼容技术提供新的思路。实现无裂纹、高质量的异质外延生长方法。
文档编号H01L21/00GK101615564SQ200810132429
公开日2009年12月30日 申请日期2008年7月15日 优先权日2008年6月24日
发明者任晓敏, 吕吉贺, 琦 王, 蔡世伟, 辉 黄, 黄永清 申请人:北京邮电大学