半导体装置的制造方法和装置、控制程序及程序存储介质的制作方法

专利名称：半导体装置的制造方法和装置、控制程序及程序存储介质的制作方法
技术领域：
本发明涉及半导体装置的制造方法、半导体装置的制造装 置、控制程序及程序存储介质，其基于将光致抗蚀剂膜曝光、 显影而得到的光致抗蚀剂的第l图形，将基板上的被蚀刻层蚀 刻成规定图形来制造半导体装置。
背景技术：
以往，在半导体装置的制造工序中，对半导体晶圆等基板 实施等离子蚀刻等蚀刻处理，来形成微细电路图形等。在这样 的蚀刻处理中，通过4吏用了光致抗蚀剂的光刻工序来形成蚀刻掩模。在这样的光刻工序中，为了应对形成的图形^:细化而开发 出各种技术。其中之 一 是所谓的两次成图技术(double patterning )。该两次成图技术是通过进行第l掩模图形形成步 骤和在该第l掩模图形形成步骤之后进行的第2掩模图形形成 步骤这两阶段的成图，从而与用l次成图形成蚀刻掩模的情况 相比，可形成孩i细间隔的蚀刻掩模(例如，参照专利文献1。)。此夕卜，还公知有如下成图的方式，即，例如将Si02膜、Si3N4 膜等用作替化膜，并采用在一个图形的两侧侧壁部分形成掩模 并使用该掩模的SWT ( side wall transfer )法，从而以比最初 使光致抗蚀剂膜曝光、显影而得到的光致抗蚀剂的图形更微细 的间距来进行成图。即，在该方法中，首先，使用光致抗蚀剂 的图形对例如Si02膜的替化膜进行蚀刻来成图，在该Si02膜图形之上形成了 Si3N4膜等之后，进行回刻，以使仅在Si02膜侧壁部分残留S"N4膜，然后，通过湿刻除去Si02膜，将残留的 Si3NJ莫用作掩模，来进行下层的蚀刻。此外，在成膜技术中，有时要求以较低的温度进行成膜， 作为这样以低温成膜的技术，公知有利用加热催化剂使成膜气 体活化的化学气相成长来进行成膜的方法。(例如，参照专利文 献2。)专利文献l:曰本净争开2007 - 027742号7>净艮 专利文献2:曰本净争开2006 — 179819号7>净艮 如上所述，在现有技术中，存在工序数变多、工序复杂， 且制造成本增大、生产率变差这样的问题。此外，在以往的SWT 法中，需要湿刻工序，因此，成为干刻和湿刻混杂的工序，导 致工序变得复杂。发明内容本发明是鉴于上述现有技术的问题而作成的，其目的在于 提供一种与以往相比可简化工序、降低制造成本、并可提高生 产率的半导体装置的制造方法、半导体装置的制造装置、控制 程序及程序存储介质。本发明的技术方案l的半导体装置的制造方法，基于对光 致抗蚀剂膜进行曝光、显影而得到的光致抗蚀剂的第l图形， 将基板上的被蚀刻层蚀刻成规定图形，来制造半导体装置，其 特征在于，该方法包括如下工序成膜工序，在上述光致抗蚀 剂的第l图形上形成Si02膜；蚀刻工序，对上述Si02膜进行蚀 刻，使得仅在上述光致抗蚀剂的第l图形的侧壁部残留上述 Si02膜；第2图形形成工序，除去上述光致抗蚀剂的第l图形而 形成上述Si02膜的第2图形。技术方案2的半导体装置的制造方法是技术方案1的半导 体装置的制造方法，其特征在于，利用通过加热催化剂使成膜
气体活化的化学气相成长来进行上述成膜工序。技术方案3的半导体装置的制造方法是技术方案1或2的半 导体装置的制造方法，其特征在于，在上述成膜工序之前，对 上述光致抗蚀剂的第l图形进行修整，并对下层的由有机材料 构成的抗反射膜进行蚀刻。技术方案4的半导体装置的制造方法是技术方案1 ~ 3中任 一项所述的半导体装置的制造方法，其特征在于，在上述第2 图形形成工序之后，将该第2图形作为掩模来对下层的硅层或 氮化硅层或氮氧化硅层进行蚀刻。技术方案5的半导体装置的制造方法是技术方案1或2的半 导体装置的制造方法，其特征在于，在上述第2图形形成工序 之后，将该第2图形作为掩模来对下层的由无机材料构成的抗 反射膜进行蚀刻，然后，对由上述无机材料构成的抗反射膜的 下层的有机膜进行蚀刻。技术方案6的半导体装置的制造方法是技术方案5的半导 体装置的制造方法，其特征在于，由上述无机材料构成的抗反 射膜是SOG (Spin On Glass)膜、LTO(Low Temperature Oxide)膜、SiON膜中的任一种膜。技术方案7的半导体装置的制造方法，将基板上的被蚀刻 层蚀刻成规定图形，来制造半导体装置，其特征在于，该方法 包括如下工序第l图形形成工序，形成多个线状的由光致抗 蚀剂构成的第l图形；第l成膜工序，在上述第l图形上形成Si02 膜；第l蚀刻工序，对上述Si02膜进行蚀刻，使得仅在上述光 致抗蚀剂的第1图形的侧壁部残留上述Si02膜；第2图形形成工 序，除去上述第l图形而形成上述Si02膜的第2图形；第2蚀刻 工序，将上述第2图形作为掩模而对下层的第l掩模构成层进行 蚀刻；在与上述第l图形正交的方向上形成由抗蚀剂的多个线 状图形构成的第3图形的工序；第2成膜工序，在上述第3图形 上形成Si02膜；第3蚀刻工序，对上述Si02膜进行蚀刻，使得 仅在上述第3图形的侧壁部残留上述Si02膜；第4图形形成工 序，除去上述第3图形而形成上述Si02膜的第4图形；第4蚀刻 工序，将上述第4图形和上述第l掩模构成层作为掩模而对下层 的第2掩模构成层进行蚀刻；第5蚀刻工序，将上述第l掩模构 成层和上述第2掩模构成层作为掩模而在上述被蚀刻层形成孔 形状。技术方案8的半导体装置的制造方法是技术方案7的半导 体装置的制造方法，其特征在于，利用通过加热催化剂使成膜 气体活化的化学气相成长来进行上述第l和第2成膜工序。技术方案9的半导体装置的制造方法是技术方案7或8的半 导体装置的制造方法，其特征在于，该方法还包括如下工序 在上述第l成膜工序之前，对上述第l图形进行修整，并对下层 的由有机材料构成的抗反射膜进行蚀刻的工序；在上述第2成 膜工序之前，对上述第3图形进行修整，并对下层的由有机材 料构成的抗反射膜进行蚀刻的工序。技术方案10的半导体装置的制造方法是在技术方案7 ~ 9 中任一项所述的半导体装置的制造方法，其特征在于，上述第 l掩模构成层由硅构成，上述第2掩模构成层由氮化硅构成。技术方案ll的一种半导体装置的制造装置，将基板上的被 蚀刻层蚀刻成规定图形，从而来制造半导体装置，其特征在于， 该装置包括处理室，用于收容上述基板；处理气体供给部件， 用于向上述处理室内供给处理气体；控制部，进行控制，以使 在上述处理室内进行技术方案l ~ IO中任一项所述的半导体装 置的制造方法。技术方案12的控制程序，其特征在于，在计算机上进行动
作，执行时，进行技术方案l ~ IO中任一项所述的半导体装置 的制造方法。技术方案13的程序存储介质，存储有在计算机上进行动作 的控制程序，其特征在于，上述控制程序控制半导体装置的制 造装置，以使得在执行时进行技术方案l ~ IO中任一项所述的 半导体装置的制造方法。根据本发明，可4是供一种与以往相比可简化工序、降低制 造成本、并可提高生产率的半导体装置的制造方法、半导体装 置的制造装置、控制程序及程序存储介质。


图l是示意地表示本发明第l实施方式的工序的图。 图2是示意地表示本发明第2实施方式的工序的图。 图3是示意地表示本发明第3实施方式的工序的图。 图4是示意地表示本发明第4实施方式的工序的图。 图5是示意地表示本发明 一 实施方式所使用的装置的概略 结构的图。图6是示意地表示本发明第5实施方式的工序的图。 图7是示意地表示本发明第5实施方式的工序中的平面结 构的图。图8是示意地表示本发明第5实施方式的工序的图。 图9是示意地表示本发明第5实施方式的工序中的平面结构的图。图IO是示意地表示本发明第5实施方式的工序中的平面结 构及截面结构的图。
具体实施例方式
以下，参照

本发明的一实施方式。图l是将本发明第l实施方式的半导体晶圓的局部放大后 而示意地表示的，表示第l实施方式的半导体装置的制造方法的工序。如图l (a)所示，在该第l实施方式中，在以成图为 目的的作为被蚀刻层的多晶硅层101上形成由有机材料构成的 抗反射膜(BARC) 102,在该抗反射膜(BARC) 102上形成 有光致抗蚀剂103。通过曝光、显影工序，对光致抗蚀剂103 进行成图而形成具有规定形状的图形。另外，在图l中，IOO表 示设于多晶硅层101下侧的基层。图l (b)表示对上述光致抗蚀剂103进行修整而使线宽度 变细、并对抗反射膜(BARC) 102进行了蚀刻的状态。该光致 抗蚀剂103的修整以及抗反射膜(BARC) 102的蚀刻的工序例 如可以通过使用了氧等离子等的等离子蚀刻来进行。接着，如图l (c)所示，形成Si02膜104。在该成膜工序 中，在光致抗蚀剂103上进行成膜，但由于通常光致抗蚀剂103 暴露于高温下时会发生倒伏等，抵抗高温的能力较弱，因此， 优选在低温(例如300。C以下左右)进行成膜。此时，可利用 加热催化剂使成膜气体活化的化学气相成长来进行成膜。接着，如图l(d)所示，对SiO2膜104进行蚀刻，形成Si02 膜104仅残留在光致抗蚀剂103的图形侧壁部的状态。可以使用 例如CF4、 C4F8、 CHF3、 CH3F、 CH2F2等CF系气体与Ar气体 等的混合气体、或者根据需要在该混合气体中添加了氧的气体 等来进行该蚀刻。接着，如图l(e)所示，通过使用了氧等离子的灰化等除 去光致抗蚀剂103的图形，形成由残留于侧壁部的SiCM莫104 构成的图形。并且，如图l (f)所示，将由上述SiO2膜104构成的图形200810135103.3说明书第7/14页作为掩模，对下层的多晶硅层101进行蚀刻。可采用例如HBr 气体等进行该蚀刻。在上述第l实施方式中，不需使用替化膜，就可以利用SWT 法形成微细的图形。而且，在工序中途不进行湿刻，全部蚀刻 工序都可以利用千刻工序来实施。因此，与以往相比，可简化 工序和降低制造成本，可提高生产率。实际上，在图1 ( c)所示的工序中，利用通过加热催化剂 使成膜气体活化的化学气相成长来形成厚度约为3 5 n m的S i O 2 膜104,使用对置电极的上部电极和下部电极供给高频电力来 进行等离子蚀刻的装置，在以下的条件下进行了各工序的蚀刻 后，可以将多晶硅层101 (厚度约为100nm (基层为氧化膜)) 成图为良好的形状。(图l(b)、 (e)的对光致抗蚀剂103、抗反射膜102的蚀刻)蚀刻气体02 ( 374sccm)压力13.3Pa ( 100mTorr)电力600W (上部)/30W (下部)(图1 ( d)的对SiO2膜104的蚀刻) 蚀刻气体Ar/C4F8 ( 500sccm/20sccm ) 压力5.3Pa ( 40mTorr ) 电力600W (上部)/100W (下部)(图l (f)的对多晶硅层101的蚀刻)(主蚀刻)蚀刻气体HBr/02 ( 400sccm/2sccm )压力4.0Pa ( 30mTorr)电力200W (上部)/150W (下部)(过蚀刻)
蚀刻气体HBr/02 ( 934sccm/4sccm )压力20.0Pa ( 150mTorr )电力650W (上部)/200W (下吾卩)图2是表示在上述的第l实施方式中的多晶硅层101与抗反 射膜(BARC) 102之间形成有其他膜、例如Si3N4膜120的第2 实施方式的制造工序的图。在该第2实施方式的情况下，与图l 所示的第l实施方式同样地进行图2 (a) ~ (e)工序。并且， 其后将由Si02膜104构成的图形作为掩模，对下层的S"N4膜 120进行蚀刻(f),将该Si3N4膜120等作为掩模，对多晶硅层 101进行蚀刻(g)。另外，在图2的情况下，可使用SiON(氮 氧化硅)膜来代替Si3N4膜120。图3是表示第3实施方式的半导体装置的制造方法的工序 的图。如图3(a)所示，在该第3实施方式中，在以成图为目 的的被蚀刻层13l上形成有机膜132,该被蚀刻层13l例如由氧 化膜、氮化膜、多晶硅等构成，在该有机膜132上形成由无机 材料构成的作为抗反射膜的SOG膜(或LTO膜)133，在该SOG 膜(或LTO膜)133上形成光致抗蚀剂134。通过曝光、显影工 序，对光致抗蚀剂134进行成图而形成具有规定形状的图形。图3 (b)表示对上述光致抗蚀剂134进行修整而使线宽度 变细了的状态。例如可以通过使用了氧等离子等的等离子蚀刻 来进行该光致抗蚀剂134的修整。另外，该修整工序是根据需 要而进行的，在光致抗蚀剂134已是所希望的线宽度的情况下 可以省略该修整工序。接着，如图3(c)所示，形成Si02膜135。在该成膜工序 中，在光致抗蚀剂134上进行成膜，如上所述，优选在低温(例 如300。C以下左右)进行成膜，可利用通过加热催化剂使成膜 气体活化的化学气相成长等来进行成膜。
接着，如图3(d)所示，对Si02膜135进行蚀刻，形成Si02 膜135仅残留在光致抗蚀剂134的图形侧壁部的状态。可以使用 例如CF4、 C4F8、 CHF3、 CH3F、 CH2F2等CF系气体与Ar气体 等的混合气体、或者根据需要在该混合气体中添加了氧的气体 等来进行该蚀刻。接着，如图3(e)所示，利用使用了氧等离子的灰化等除 去光致抗蚀剂134的图形，形成由残留于侧壁部的Si02膜135 构成的图形。其后，如图3(f)所示，将由上述Si02膜135构成的图形 作为掩模，对下层的SOG膜(或LTO膜)133进行蚀刻，并且， 如图3(g)所示，对下层的有机膜132进行蚀刻。而且，通过 成图后的包括有机膜132在内的掩模对下层的被蚀刻层131进 行蚀刻。此时，被蚀刻层131可以是由除了多晶硅等之外的、 氧化膜、氮化膜等无机材料构成的膜。另外，可以使用由上述 的CF系气体等构成的混合气体对SOG膜(或LTO膜)133进行 蚀刻，可以使用氧或氮等的气体对有机膜13 2进行蚀刻。图4是表示替代上述第3实施方式中的SOG膜(或LTO膜) 133而形成SiON膜140作为抗反射膜的第4实施方式的半导体 装置的制造工序的图。在该第4实施方式的情况下，与图3所示 的第3实施方式的图3(a) ~ (g)同样地进行图4 ( a ) ~ ( g ) 的工序。接着，参照图6 图10,对第5实施方式进行说明。如图6 (a)所示，在该第5实施方式中，在以成图为目的的作为被蚀 刻层的氧化硅层5 0 0上形成有作为第2掩模构成层的氮化硅层 501。在该氮化硅层501上形成有作为第l掩模构成层的非晶体 硅层502。该非晶体硅层502可以是多晶硅层。在该非晶体硅层 502上形成有由有机材料构成的抗反射膜(BARC) 503。并且，
在该抗反射膜(BARC) 503上形成有光致抗蚀剂504。通过曝 光、显影工序对光致抗蚀剂504进行成图，形成具有多个线形 状的规定图形(第l图形)。该光致抗蚀剂504的线形状的图形 例如是线宽度(线宽)为60nm、线与线之间间隔为60nm等。图6 (b)表示对上述光致抗蚀剂504进行修整而使线宽度 变细(例如为30nm )、并对抗反射膜(BARC ) 503进行了蚀刻 的状态。例如可以通过使用了氧等离子等的等离子蚀刻来进行 该光致抗蚀剂504的修整以及抗反射膜(BARC) 503的蚀刻的工序。接着，如图6(c)所示，进行在光致抗蚀剂504上形成Si02 膜505的第1成膜工序。该成膜工序与上述实施方式相同，利用 通过加热催化剂使成膜气体活化的化学气相成长等来进行成膜。接着，如图6(d)所示，进行第l蚀刻工序，即，对Si02 膜5 0 5进行蚀刻，形成S i O 2膜5 0 5仅残留在光致抗蚀剂5 0 4的图 形侧壁部的状态。可以使用例如CF4、 C4F8、 CHF3、 CH3F、 CH2F2等CF系气体与Ar气体等的混合气体、或者根据需要在该 混合气体中添加了氧的气体等来进行该蚀刻。接着，如图6(e)所示，进行第2图形形成工序，即，利 用使用了氧等离子的灰化等除去光致抗蚀剂504的图形，形成 由残留于侧壁部的SiO2膜505构成的图形(第2图形)。并进行 第2蚀刻工序，即，将由该SiO2膜505构成的图形作为掩模，对 非晶体硅层502进行蚀刻。可采用例如HBr气体等进行对非晶 体硅层502的蚀刻。并且，如图6(f)所示，除去用作蚀刻掩模的Si02膜505。 通过以上的工序，如图7的俯视图所示，从上方看半导体晶圆 时，非晶体硅层502形成为线状(线宽度例如为30nm,间隔例
如为30nm)，这些非晶体硅层502之间露出下层的氮化硅层 501。另外，图6 ( f)是图7中点划线所示的A截面的剖视图。接着，如图8 ( Bl )、 ( Cl )所示，自上述的图6 ( f)的状 态，进行第3图形形成工序，即，形成抗反射膜(BARC) 513, 并在其上通过涂布、曝光、显影工序而形成成图后的光致抗蚀 剂514 (第3图形)。该光致抗蚀剂514是沿与图7所示的线状非 晶体硅层502垂直的方向的线状图形，例如由线的宽度(线宽) 为60nm、线与线之间间隔为60nm的图形构成。另外，图8的 左侧表示后述的图9所示俯视图中的B剖视图，图8的右侧表示C 截面。图8 ( B2 )、 ( C2 )表示对上述光致抗蚀剂514进行修整而 使线宽度变细(例如为30nm)、并对抗反射膜(BARC) 513 进行了蚀刻的状态。例如可以通过使用了氧等离子等的等离子 蚀刻来进行该光致抗蚀剂514的修整以及抗反射膜(BARC ) 513的独刻的工序。接着，如图8 ( B3 )、 ( C3 )所示，进行形成Si02膜515的 第2成膜工序。该成膜工序与上述实施方式同样地利用通过加 热催化剂使成膜气体活化的化学气相成长等来进行成膜。接着，如图8 ( B4)、 ( C4)所示，进行第3蚀刻工序，即， 对Si02膜515进行蚀刻，形成Si02膜515仅残留在光致抗蚀剂 514的图形侧壁部的状态。可以使用例如CF4、 C4F8、 CHF3、 CH3F、 CH2F2等CF系气体与Ar气体等的混合气体、或者根据 需要在该混合气体中添加了氧的气体等来进行该蚀刻。接着，如图8 ( B5)、 ( C5)所示，进行第4图形形成工序， 即，利用使用了氧等离子的灰化等除去光致抗蚀剂514的图形， 形成由残留于侧壁部的Si02膜515构成的图形(第4图形)。接着，如图8 (B6)、 ( C6)所示，进行第4蚀刻工序，即，
将由上述SiOJ莫515构成的图形和非晶体硅层502作为掩模，对 氮化硅层501进行蚀刻。例如可以使用例如CF4、 C4F8、 CHF3、 CH3F、 CH2F2等CF系气体与Ar气体等的混合气体、或者根据 需要在该混合气体中添加了氧的气体等来进行对氮化硅层501 的蚀刻。如图9的俯视图所示，在该状态下，从上方看半导体 晶圆时，成为被线状的Si02膜515和该线状Si02膜515之间的矩 形的非晶体硅层502包围而氧化硅层500露出的区域形成了矩 形的状态。接着，如图10所示，进行第5蚀刻工序，即，除去Si02膜 515，并将非晶体硅层502和氮化硅层501作为掩模而对氧化硅 层500进行蚀刻。通过以上的工序，如图10所示，在氧化硅层 500上形成露出了硅晶圆表面的孔形状。另外，图10(a)是俯 视图，图10 ( b )是沿图10 ( a )的点划线B的剖视图，图10(c) 是沿图10 ( a )的点划线C的剖视图。根据上述第5实施方式，例如可形成 一 边为30nm等的微细 孔形状的图形。图5是示意地表示用于实施上述的半导体装置制造方法的 半导体装置制造装置的结构的一例子的俯视图。在半导体装置 的制造装置l的中央部分设有真空输送室IO,沿该真空输送室 10，在其周围配i殳有多个(本实施方式中为6个)处理室11~ 16。这些处理室用于在内部进行等离子蚀刻及通过加热催化剂 使成膜气体活化的化学气相成长。在真空输送室10的跟前侧(图中下侧)设有两个加载互锁 真空室17,在这些加载互锁真空室17的更靠近跟前侧(图中下 侧)设有用于在大气中输送基板(在本实施方式中为半导体晶 圆W)的输送室18。此外，在输送室18的更靠近跟前侧(图中 下侧)设有多个载置部19 (在图5中为3个)，该载置部19配置
有可收容多张半导体晶圓W的基板收容箱(盒或环箍)，在输送 室18的侧方(图中左侧)设有利用定位平面或槽口来检测半导体晶圆W位置的定位器20。在加载互锁真空室17与输送室18之间、加载互锁真空室17 与真空输送室10之间、真空输送室10与处理室11 16之间分别 设有闸阀22,可将这些室之间气密地密封或打开。此外，在真 空输送室IO内设有真空输送机构30。该真空输送机构30具有第 1拾取器31和第2拾取器32,由这些拾取器可支承两张半导体晶 圆W，并可将半导体晶圆W搬入处理室ll ~ 16、加载互锁真空 室17或从它们中！般出。此外，在输送室18内设有大气输送机构40。该大气输送机 构40具有第1拾取器41和第2拾取器42,由这些拾取器可支承两 张半导体晶圓W。大气输送机构40可将半导体晶圆W搬入载置 于载置部19上的各盒或环箍、加载互锁真空室17、定位器20 或从它们中纟般出。上述构成的半导体装置的制造装置1利用控制部6 0统 一 控 制其动作。该控制部60设有程序控制器61、用户接口部62和存 储部63,该程序控制器61具有CPU，并控制半导体装置的制造 装置l的各部分。用户接口部62由键盘、显示器等构成，该键盘是为了工程 管理者管理半导体装置的制造装置1而进行命令输入操作的部 件，该显示器将半导体装置的制造装置l的运转状况可视化并 予以显示。存储部63保存有存储了控制程序(软件)、处理条件数据 等制程程序(日文1/、>7°)，该控制程序用于通过程序控制器 61的控制来实现半导体装置的制造装置1所执行的各种处理。 并且，可根据需要，利用来自用户接口部62的指示等从存储部 63调出任意制程程序来使程序控制器61执行，在程序控制器61 的控制下，用半导体装置的制造装置l进行所希望的处理。此 外，控制程序、处理条件数据等的制程程序可以为保存于可用 计算机读取的程序存储介质(例如硬盘、CD、软盘、半导体存 储器等)等的状态来进行利用，或例如通过专用线路从其他装 置随时传输而在线利用。使用上述构成的半导体装置的制造装置l,可实施第1-5 实施方式所示的一系列工序。另外，对于成膜工序，可以暂时 将半导体晶圓W从上述半导体装置的制造装置l搬出而由其他 装置来进行该成膜工序。此外，对于光致抗蚀剂的涂布、曝光、 显影工序，利用其他的涂布装置、曝光装置、显影装置来进行。
权利要求
1. 一种半导体装置的制造方法，基于对光致抗蚀剂膜进行曝光、显影而得到的光致抗蚀剂的第1图形，将基板上的被蚀刻层蚀刻成规定图形，来制造半导体装置，其特征在于，该方法包括如下工序成膜工序，在上述光致抗蚀剂的第1图形上形成SiO2膜；蚀刻工序，对上述SiO2膜进行蚀刻，使得仅在上述光致抗蚀剂的第1图形的侧壁部残留上述SiO2膜；第2图形形成工序，除去上述光致抗蚀剂的第1图形而形成上述SiO2膜的第2图形。
2. 根据权利要求l所述的半导体装置的制造方法，其特征 在于，利用通过加热催化剂使成膜气体活化的化学气相成长来 进行上述成膜工序。
3. 根据权利要求1或2所述的半导体装置的制造方法，其特 征在于，在上述成膜工序之前，对上述光致抗蚀剂的第l图形
4. 根据权利要求l ~ 3中任一项所述的半导体装置的制造 方法，其特征在于，在上述第2图形形成工序之后，将该第2图 形作为掩模来对下层的硅层或氮化硅层或氮氧化硅层进行蚀
5. 根据权利要求l或2所述的半导体装置的制造方法，其特 征在于，在上述第2图形形成工序之后，将该第2图形作为掩模 来对下层的由无机材料构成的抗反射膜进行蚀刻，然后，对由 上述无机材料构成的抗反射膜的下层的有机膜进行蚀刻。
6. 根据权利要求5所述的半导体装置的制造方法，其特征 在于，由上述无机材料构成的抗反射膜是SOG膜、LTO膜、 SiON膜中的任一种膜。
7. —种半导体装置的制造方法，将基板上的被蚀刻层蚀刻 成规定图形，来制造半导体装置，其特征在于，该方法包括如 下工序第l图形形成工序，形成多个线状的由光致抗蚀剂构成的第l图形；第l成膜工序，在上述第l图形上形成Si02膜；第l蚀刻工序，对上述Si02膜进行蚀刻，使得仅在上述光致抗蚀剂的第1图形的侧壁部残留上述Si02膜；第2图形形成工序，除去上述第l图形而形成上述Si02膜的 第2图形；第2蚀刻工序，将上述第2图形作为掩模而对下层的第l掩 模构成层进行蚀刻；在与上述第l图形正交的方向上形成由光致抗蚀剂的多个 线状图形构成的第3图形的工序；第2成膜工序，在上述第3图形上形成Si02月莫；第3蚀刻工序，对上述Si02膜进行蚀刻，使得仅在上述第3 图形的侧壁部残留上述Si02膜；第4图形形成工序，除去上述第3图形而形成上述Si02膜的 第4图形；第4蚀刻工序，将上述第4图形和上述第l掩模构成层作为 掩模而对下层的第2掩模构成层进行蚀刻；第5蚀刻工序，将上述第l掩模构成层和第2掩模构成层作 为掩模而在上述被蚀刻层形成孔形状。
8. 根据权利要求7所述的半导体装置的制造方法，其特征 在于，利用通过加热催化剂使成膜气体活化的化学气相成长来 进行上述第l和第2成膜工序。
9. 根据权利要求7或8所述的半导体装置的制造方法，其特 征在于，该方法还包括如下工序权利要求书第3/3页在上述第l成膜工序之前，对上述第l图形进行修整，并对下层的由有机材料构成的抗反射膜进行蚀刻的工序；在上述第2成膜工序之前，对上述第3图形进行修整，并对
10. 根据权利要求7 9中任一项所述的半导体装置的制 造方法，其特征在于，上述第l掩模构成层由硅构成，上述第2 掩模构成层由氮化硅构成。
11. 一种半导体装置的制造装置，将基板上的被蚀刻层蚀 刻成规定图形，来制造半导体装置，其特征在于，该装置包括处理室，用于收容上述基板；处理气体供给部件，用于向上述处理室内供给处理气体； 控制部，进行控制，使得在上述处理室内进行权利要求l ~ IO中任一项所述的半导体装置的制造方法。
12. —种控制程序，其特征在于，在计算机上进行动作， 执行该程序时，进行权利要求1 IO中任一项所述的半导体装 置的制造方法。
13. —种程序存储介质，存储有在计算机上进行动作的控 制程序，其特征在于，上述控制程序控制半导体装置的制造装置，以使得在执行 该程序时进行权利要求l ~ IO中任一项所述的半导体装置的制造方法。
全文摘要
本发明提供一种与以往相比可简化工序和降低制造成本、可提高生产率的半导体装置的制造方法和装置、控制程序及程序存储介质。上述制造方法包括成膜工序，在光致抗蚀剂(103)的图形上形成SiO₂膜(104)；蚀刻工序，对SiO₂膜(104)进行蚀刻，以使仅在光致抗蚀剂(103)的图形的侧壁部残留该SiO₂膜；图形形成工序，除去光致抗蚀剂(103)的图形而形成SiO₂膜(104)的图形。
文档编号H01L21/02GK101399189SQ20081013510
公开日2009年4月1日 申请日期2008年7月30日 优先权日2007年9月28日
发明者八田浩一, 西村荣一 申请人:东京毅力科创株式会社