半导体器件的制作方法

专利名称：半导体器件的制作方法
技术领域：
本发明涉及一种半导体器件，并且在一个实施例中涉及在包括 半导体芯片的封装件中的半导体器件导线。
背景技术：
因而变得日益引起人们的注意，这些原因之一是它们具有提供小封 装件设计和低制造成本的潜力。由于这些以及其他原因，因此需要 本发明。

发明内容
本发明为了解决上述问题，提出了一种半导体器件，包括载 体；半导体芯片，附着于所述载体；第一导线，其具有第一厚度并 被沉积在所述半导体芯片和所述载体上；第二导线，其具有第二厚 度并^皮沉积在所述半导体芯片和所述载体上；并且其中，所述第一 厚度小于所述第二厚度。


包括附图以提供对实施例的进一步理解，并且将其并入并构成 本i兌明书的一部分。附图示出了实施例并与i^明一起用来解释实施 例的原理。参照以下详细说明将4艮容易理解其他实施例以及实施例 的很多设想的优点，因为其他实施例以及实施例的很多设想的优点
变得更好理解。附图中的元件不必相对于彼此而成比例。相同的参 考标号表示相对应的相似部件。
图1示出了根据第一示例性实施例的半导体器件的示意性截面图。
图2示出了图1所示的半导体器件的示意性截面图，该半导体 器件处于制造半导体器件的方法中的第 一过程中。
图3示出了图1所示的半导体器件的示意性截面图，该半导体 器件处于制造半导体器件的方法中的第二过程中。
图4A至4H示出了根据第二示例性实施例的半导体器件的截 面图，其示出了制造半导体器件的方法的过程。
图5示出了才艮据第三示例性实施例的半导体器件的示意性截面图。
图6示出了根据第四示例性实施例的半导体器件的示意性平面图。
图7示出了根据第五示例性实施例的半导体器件的平面图。 图8示出了根据第六示例性实施例的半导体器件的截面图。 图9示出了根据第七示例性实施例的半导体器件的示意性截面图。
具体实施例方式
在下面的详细描述中，对附图进行介绍，附图构成本iJi明书的 一部分，并且在附图中通过示例的方式示出了具体实施例，本发明 可以在这些具体实施例中实现。在这一方面，诸如"顶"、"底"、 "前"、"后"、"前部的"、"尾部的"等的方向性术语参考正在描述 的附图的方向4吏用。因为实施例中的部件可以定4立在多个不同的方 向，所以方向性术语用于示例目的而决不是限制性的。可以理解， 在不偏离本发明范围的情况下，可以采用其他实施例，并可以进4亍
结构或逻辑改变。因此，下面的详细描述不应^皮理解为限制性的意 思，并且本发明的范围由所附的权利要求所限定。
可以理解，除非另有明确指明，这里描述的各种示例性实施例 的特4正可以卩波此组合。
这里描述了具有一个或多个附着至载体(carrier)的半导体芯 片的半导体器件。载体通常可由任何类型材^1"制成。例如，载体可 以是(金属)引线框架或引线框架的一部分，诸如芯片垫(die pad )。 诸如层压衬底或由陶瓷材料制成的载体的其他类型栽体也是可行 的。要在广泛的意思下解释术语"载体"的含义，特别地，还包括 无引线封装件中使用的载体，在无引线封装件中，例如，将牺牲载 体支撑结构在制造过程中去除，留下芯片垫和/或互连垫使其作为该 术语含义下的载体而用于该申请中。此外，可以在制造过程的后期 阶段使用和构造未结构化的载体(例如金属层)，例如在应用导线 之后或在对器件进行过模塑(overmolding )之后。
下文描述的半导体芯片可以是各种类型的并且可包括，例如， 集成电^各，电光电路或才几电电路。例如，半导体芯片可以:故构造为 功率晶体管、功率二极管、控制电路或微处理器。特别地，可以涉
及具有竖直结构的半导体芯片，即，半导体芯片可以以如下方式制
造使得电流沿垂直于半导体芯片主表面的方向流动。具有竖直结构 的半导体芯片可以具有特别是位于其两个主表面上，即位于其顶侧
和底侧上的"^妻触元件。特别地，功率晶体管和功率二才及管可以具有 竖直结构。例如，功率晶体管的源极接触端子和栅极接触端子以及 功率二一及管的阳招j妄触端子可以^立于一个主表面上，而功率晶体管
的漏相^接触端子和功率二4及管的阴才及接触端子可布置在另一主表 面上。功率二才及管可特别地实施为肖特基二才及管。此外，下面描述 的半导体器件可以包^r两个或更多个集成电^各，例如，功率部^f牛的
一个集成电^各以及^皮构造为用来控制功率部件的集成电路的一个 集成电^各。
下面描述的半导体器件包括导电连接元件，其由沉积在支撑结 构上的导线构成。沉积在支撑结构上的这种导线可表示半导体器件 中使用的导电连接元件的全部或仅一部分。例如，它们可在半导体 芯片的芯片触点与载体或第二半导体芯片的芯片触点之间延伸。而 且，连接元件可以是导热的并且可用作散热装置(散热片，热沉)， 该散热装置用于消散由半导体芯片产生的热。可以注意到，诸如导 线的导电连接元件可被设计成各种不同的形状和尺寸，例如，片状、 条状、带状、直线或曲线的导电元件。该导电连接元件可进一步由 一种或一种以上的导电材料构成，例如，第一金属形成导线的基部， 而将第二金属沉积在导线的第 一金属基部上。
半导体器件可包括模制材料，该模制材料覆盖半导体器件的至 少一些部分的部件。该模制材料可以是任何合适的热塑性或热固性
材料。可以采用各种技术以利用模制材料覆盖部件，例如，压缩模 塑或注射成型。
图1以截面示出了半导体器件100，作为第一示例性实施例。
半导体器件100包括载体10，该载体具有顶表面11。半导体芯片
12安装在载体10的顶表面11上。半导体芯片12具有背对载体10 的顶表面13。
半导体芯片12具有设置在半导体芯片12的顶表面13的第一 芯片触点14和第二芯片触点15。在半导体芯片12是竖直功率晶体 管的情况下，第一芯片触点14可以是4册才及触点而第二芯片触点15 可以是功率晶体管的源极触点。
第一芯片触点14电连接至第一导线16而第二芯片触点15电 连接至第二导线17。沿垂直于载体10的方向测量的第二导线17的 厚度显著大于第一导线16的厚度。例如，第一导线16的厚度可小 于10 pm或甚至小于5 |im,而第二导线17的厚度可大于50 )am或 甚至大于100 ,或150 ,。
第一导线16由绝缘层18覆盖。绝缘层18也可填充第一导线 16与第二导线17之间的间隙19,以防止这两个导线之间的4壬-f可可
能的4豆3各。
第一和第二导线16、 17各自沉积在半导体芯片12和载体10 之上。可以^殳置第一和第二导线16、 17与半导体芯片12之间的或 第一和第二导线16、 17与载体10之间的绝缘层(未示出)。更具 体地，第一和第二导线16、 17可通过绝缘层(未示出)而与半导 体芯片12的顶表面11和侧面隔开，例如，该绝缘层是例如由氧化 硅或氮化硅制成的硬钝化层(或者称为保护层)或诸如聚合物层的 任何其他绝》彖层，如图4C中的参考标号所表示的。关于载体IO， 如果载体10由诸如例如层压衬底、PCB (印刷电路板)或陶瓷衬底 制成，则无需绝桑彖层。另外，如果载体10由诸如例如金属的导电 材详+制成，则第一和第二导线16、 17通过中介绝纟彖层(例如图4C 所示的聚合物层20)而与载体10隔开。在这种情况下，载体10可 以是引线框架，或可以包括由诸如例如TSLP (薄且小的无引线封
装)中使用的引线框架制成的金属芯片垫，这将在下文中进一步更
详细;也描述。换句"i舌i兌，载体IO可由如图1所示的单一部4牛制成，
或者可以由多个部件构成。例如，如将在下文中更详细地描述的，
载体10可以由芯片垫以及与芯片垫分离的多个导电接头(conduct post)构成，并且^皮构造成在半导体芯片12的4仑廓之外的区域中支 撑导线16、 17。
图2和3示出了半导体器件100的制造过程。根据图2，半导 体芯片12例如通过焊接或通过诸如利用导电粘合剂的粘4妻4妻合的 任何其他接合方法而安装到载体10上。如果半导体芯片12是竖直 半导体器件，则可以那种方式设置载体IO(其可例如由诸如铜、铁、 镍或铝或金属合金或其他导电材料制成)之间的电接触。那么，第 一导线16和第二导线17的基部17a沉积到半导体芯片12和载体 10上。如已经提及的，可以采用任何类型的绝缘来分别防止半导体 芯片12与导线16、 17a之间的以及载体10与导线16、 17a之间的 电4妻触。
可以在相同制造过程中沉积第一导线16和第二导线17的基部 17a。才艮据第一实施例，第一导线16和第二导线17的基部17a可 以通过i者唢口例3口印刷(printing)或分酉己(dispensing)的基本力口成 工艺(力口成法，additive process)而;兄积。可以如才莫4反印刷工艺、 丝网印刷工艺或喷墨印刷工艺来执行印刷。在模板印刷工艺或丝网 印刷工艺中，绘制导线16和导线17的基部17a的期望的位置和形 状以形成模板(或丝网)的开口，通过该开口施加导电油墨。在喷 墨印刷中，使用喷墨喷嘴来排放导电油墨以形成第一导线16和第 二导线17的基部17a。导电油墨可包含金属颗粒。如此生产的导电 结构16、 17a通常具有直至几jam的厚度。
用于制造导电结构16、 17a的另一方法是分配工艺(dispense process),其中通过毛细管工具将导电油墨施加到半导体芯片12和 载体10上。分配工艺还使得产生了具有直至几厚度的导线。
如上所述的印刷或分配工艺^吏得产生^f氐至10 (am或甚至更小的 才黄向宽度的4青细结构。印刷或分配结构(dispensed structure)的细 度可以由油墨的性能(例如，粘度)、印刷/分配工艺的特性(例如， 喷墨工艺中的墨滴尺寸)以及诸如其上将被印刷的表面的温度的其 他物理参数控制。
在印刷或分配之后，油墨中的金属颗粒通过烧结被转变为结晶 状态。可以在炉子中以约200。C的温度或通过激光处理工艺来执行 油墨的烧结。在烧结过程中，油墨中的金属颗粒一起生长并且产生 导电连接。例如，金属颗粒可由金或银制成。
在印刷或分配工艺之前，其上进行沉积的表面可通过湿化学工 艺或等离子体清洗方法来处理。此外，为了改进第一导线16和第 二导线17的基部17a的粘结，可对待进行印刷或沉积工艺的表面 施加底f余层(未示出)。例如，几纳米的薄金层可以通过例3口溅射 工艺或化学气相沉积工艺而沉积到这些表面上。已知金层对聚合物 具有高粘着性，并且另一方面，如可在导电油墨中呈现的，金层可 4是供对于4艮或金颗粒的高粘着性。通过例如应用蚀刻方法可在制造 过程的后期阶段去除该底涂层，其中使用导线16、 17作为掩才莫。
在一个实施例中，可以在用作用于印刷和/或分配工艺的平台的 表面上施加有才几材冲牛的才及薄层。这样的有才几层也可用作粘合底涂 层。其可具有一个单分子层(monolayer)或几个单分子层的厚度， 因此不会在第一和第二芯片触点14、 15以及第一和第二导线16、 17a之间分别形成电导通(electrical conductivity )。 <列i口 ，有才几才才泮牛 可由硅烷或钛酸盐产生。
而且，可以通过金属氧化物层来改进第一导线16和第二导线 17的基部17a的在施加它们于其上的表面的粘着性。例如，可以在 印刷和/或分配工艺之前，通过厚度可为几nm至几|Jm的陶瓷类型 的层的热解沉积来施加这样的金属氧化物层。诸如硅石层(硅氧层 silica )的这样的金属氧化物层可以由诸如有机硅烷的有机金属化合 物产生。可以使用掩模工艺来保持未被金属氧化物层覆盖的第 一和 第二芯片触点14、 15。
根据第二实施例，可替换地可通过使用结构化种籽层的工艺来 制造第一导线16和第二导线17的基部17a。类似于前述的印刷或 分配工艺，也可以作为基本加成工艺来进4亍所述工艺，其中实质上 没有产生废料。通过印刷(例如，丝网印刷、模板印刷或喷墨印刷) 或分配而施加作为液体的种子材并+。然后，通过化学镀工艺来产生 第一导线16和第二导线17的基部17a。此外，可通过那种方式产 生一或几|im高度的结构。
在这些工艺中，结构化的种籽层由包含例如胶体钯或钯离子的 液体(即，油墨)产生，其沉积到第一导线16和第二导线17的基 部17a待沉积于其上的诸如聚合物层的表面上。在施加结构化的种 籽层之前，可对聚合物层进行化学处理(例如，通过施加诸如《辛酸 盐溶液的^ 咸性溶液以活化第一和第二芯片触点14、 15)或物理处理 (例如，通过施加具有部分化学活化的氩等离子体和/或氧/氢等离 子体)。由例如铜制成的第一和第二芯片触点15、 16通过柠檬酸活 化。如果第一和第二芯片触点14、 15由铝制成，则可通过锌利用 锌酸盐活化工艺来涂覆它们。在这种情况下，无需将4巴种^予层施加 到第一和第二芯片触点14、 15上。大面积的施加锌酸盐溶液可以 进一步导致在暴露于锌酸盐溶液的表面(例如，聚合物层的表面) 上产生活性官能团，这可通过4巴溶液提供这些表面的增加的湿润 性。如果使用银或金芯片触点14、 15,则无需其活化。并不严格要
求在活化的第一和第二芯片触点14、 15上施加种籽层，这是因为 这样的金属层本身可用作种籽层。而且，可以利用回火工艺在约 60°C至120°C对4巴种籽层进行温度处理，以便将该钯种籽层固定于 其所施加于其上的表面(例如，聚合物层以及可能的芯片触点14、 15)，并且改进施加以产生第一导线16和第二导线17的基部17a 的金属化层的粘着性。
作为用于为施加种并予层而<吏用印刷工艺的可^^换方法，也可以 通过使用用于选择性活化^皮照射表面的定向激光束照射方法(激光 写入)来产生种籽层。
然后，将例如约0.5至3 pm厚度的金属(通常为铜或镍)层沉 积到固定的钇种籽层上。可通过化学镀，即，通过将器件浸入到化 学金属浴中来施加该金属层。应该注意到，所施加的金属层的最大 厚度可能会受导线横向分辨率或节距(pitch)的限制，这是因为应 该防止短路，如果金属层的厚度过度增加，则可能会发生短路。
随后，可以在约300°C至400°C下施加回火工艺，以使J争4氐由 例如铜或4臬制成的沉积金属层的比电阻。
与上述无掩才莫工艺相反，4艮据第三实施例的导电结构16、 17a 可通过4吏用光刻4支术的半力。成工艺(semi-additive process)产生。 在这样的工艺中，施加光刻胶来覆盖整个的半导体芯片12和载体 10。可以通过使用曝光和显影工艺来结构化该光刻力交。在结构化的 光刻胶中的露出区域对应于4寺施加的导线。
然后，将如上所述的种子材料(通常以液体形式)施加于半导 体器件，以便在结构化光刻胶的去除区域内建立种籽层。以与上述 相同的方式，接着使用种籽层，以利用化学镀工艺生长第一导线16 和第二导线17的基部17a。换句话i兌，在已经去除光刻月交的区域处
露出的表面(例如，聚合物层的表面)净皮活化，如上所述被涂覆有 种子材料，并且通过如上所述的化学金属镀而纟皮金属化。在化学镀 之前或之后，去除光刻胶。该过程^皮称作半加成工艺，这是因为用
于施力口种冲予层的光刻月交以;咸成工艺(消去工艺，subtractive process ) #皮去除，而4匕学镀是纟屯力口成工艺(additive process )。
返回到图3,在下面的工艺中，绝》彖层18 ^皮施加于第一导线 16上。第二导线17的基部17a保持未^C覆盖。
可以通过各种才支术来施加绝纟彖层18。才艮据第一方法，例如，通 过印刷或分配方法(dispensing method )，可以以结构4b形式沉积绝 纟彖层18。类似于第一导线16和第二导线17的基部17a的施加，可 以例如通过丝网印刷工艺、模板(网版)印刷工艺或喷墨印刷工艺而 实现印刷过程。可以通过适当地倾斜该器件或印刷头而实现在诸如 例如半导体芯片12的侧面的竖直表面上的印刷。待施加的材举K聚 合物油墨)处于液体形式。因此，在印刷之后，将例如通过施加回 火工艺而固化被施加的材料。有关印刷绝缘层18的更多细节，可 以参考与金属化层的施加有关的印刷工艺的描述。
可替换地，可以沉积待被施加的绝缘材料以覆盖半导体器件的 整个表面。这可通过分配、层压、旋涂或喷涂工艺来完成。随后， 结构化纟皮施加的绝纟彖层。为了结构化，可以采用光刻4支术或激光烧 蚀。在结构化之后，可以固化该结构化的绝纟彖层18。
在上述工艺中施加的绝纟彖材^l"可以是诸如聚酰亚胺或环氧树 脂的液体聚合物材料。该聚合物材料可以是未被填充的或被填充 的，即，可以添加;真充物以砵青细;也调节液体聚合物材泮牛的粘度。
利用由绝缘层18覆盖的第一导线16,强化了第二导线17的基 部17a。可以通过电^匕学工艺(galvanic process )来完成强4匕。为ot匕，
第二导线17的基部17a可以电连接至载体10。然后，将半导体器 件浸入到金属(即，铜)浴中并且在金属浴中的电极与载体10之 间施加电流。这样，电化学地(galvanically )将铜(或另 一种合适 金属)沉积在连接至载体10的所有未覆盖导线上(这里，仅以举 例方式示出了第二导线17的基部17a )。
可以继续该强化过程直至达到了第二导线17的期望厚度。对 于功率半导体器件，第二导线17的厚度可以超过100 pm，或甚至 150 pm或200 (am。这样，可以满足高电流需求并且获得高的热导 率。另一方面，小于10 pm厚度的第一导线16对于4氐电流逻辑信 号，诸如为半导体芯片12提供的栅极控制信号通常是足够的。
可以在已经完成了第二导线17之后去除绝缘层18。可替换地， 如在下文中进一步更详细描述的，绝纟彖层18可以净皮保持为并用作 用于另一导线的支撑结构，其可沉积到绝乡彖层18上。^:句话i兌， 已经在制造过程中用于产生不同厚度的导线16、 17的绝缘层18可 进一步用于提供多层互连结构，其中导线可在不同水平面上相互交 叉。
可以以模制材料(未示出)封装半导体器件100。模制材料可 以封装半导体器件100的任何部分，但是可以留下载体10的底表 面未被覆盖。可以采用各种技术以利用模制材料覆盖半导体器件 IOO的部件，例如，压冲莫法或喷射才莫塑法。
图4A至图4H示出了制造半导体器件200的方法的过程，图 4H中示出了该半导体器件200。根据图4A，载体10布置在由例如 铜制成的牺牲板(sacrificial plate ) 201上。牺牲板201可以是引线 框架。在该引线框架上，利用例如光刻工艺来设置接触垫202、 203、 204。当使用光刻工艺来产生接触垫202、 203、 204时，光刻月交层 被结构化以在待产生接触垫202、 203、 204的区域处露出牺牲板201 。
可替换地，可以以结构化方式将聚合物材料205施加到牺牲板201 上。这可通过使用印刷(例如，丝网、模板或喷墨印刷)工艺或分 配工艺来完成。聚合物材料205在待产生接触垫202、 203、 204的 区域处露出牺牲板201。可以使用诸如聚酰亚胺或环氧树脂的填充 或未填充聚合物材料。
在两种情况下，可以通过电4匕学工艺(galvanic process)在牺 牲板201上产生接触垫202、 203、 204。接触垫202、 203、 204可
以例如由镍制成并且在顶部具有薄的金或银层。可以注意到，在去 除牺牲板201 (参见图4H )之后，聚合物材料205可以保留在接触 垫202、 203、 204之间，或可^皮去除并由另 一种绝多彖才才4H戈^^。
与其中通过沖压或蚀刻来结构化引线或接触垫的其他引线框 架技术相比，上面描述的结构化方法4吏得可以实现显著更高的封装 密度，即，可以实现更多数量的接触垫202、 203、 204用于给定尺 寸的封装件。与传统引线框架技术的不同之处在于，接触垫202、 203、 204可以是孤立的，而在传统的引线框架技术中，每个接触垫 或引线必须悬挂在引线框架的框架结构上。
此外，作为图4A所示的载体10的替代，可以使用这样的载体 (未示出)，该载体可以是预结构化的但不能具有开口从其中伸过 的载体。在这种情况下，可以在从载体的底侧封装半导体器件200 之后在制造工艺的最后来4丸行载体的结构化。例如，可以通过使用 光刻和蚀刻工艺的减成法来执行这样的最后结构化。
返回到如图4A所示的结构4匕的载体IO，半导体芯片12-1、12-2 分别附着于接触垫203、 204。在本领域中该过程还称作芯片粘贴(芯 片粘装，die attach )。通过示例方式，半导体芯片12-1可以是功率 集成电路(IC)而半导体芯片12-2可以是逻辑IC。这些部件可以
以导电或绝纟彖方式分别附着于4妄触垫203、 204,例:^通过焊^接或粘 结接合。
图4C示出了结构^f匕的绝乡彖层20的产生。可以施加结构4b的绝 缘层20以覆盖功率半导体芯片12-1与逻辑半导体芯片12-2之间的 区域以及覆盖功率半导体芯片12-1与接触垫202之间的区域。根据 与图3中绝缘层18的施加有关的描述来完成绝缘层20的施加。因 此，绝纟彖层20可以;故沉积以覆盖整个结构并进而通过光刻工艺寻皮 结构化，或者可以通过使用分配或印刷技术在加成工艺中^皮施加。 为了避免重复，参考上述描述。此外，可以通过倾杀牛载体10或印 刷装置的印刷头而印刷诸如半导体芯片12-1、 12-2的侧面的竖直结 构。
然后，将导线16和17a沉积到半导体芯片12-1、 12-2上以及 接触垫202、 203和204之上。从图4D中明显可见，通过绝缘层 20使导线16和17a相对于芯片垫203、 204绝缘，而使导线17a与 4妻触垫202电4妄触。因ott4妻触垫202构成导线4妄头(conducting line post )。
已经在上文中参照图1和图3所示的第一导线16和第二导线 17的基部17a说明了用来产生导线16和17a的沉积工艺。为了避 免重复，参考该说明。
可以注意到，图1至图3没有示出用作用于第一和第二导线16、 17a的支撑结构的诸如聚合物绝缘层20的绝缘层。但是，在根据本 发明第一实施例的半导体器件100中也可存在这样的绝缘层。如本 领i或4支术人员显而易见的，如果载体10不是由导电材坤+制成的， 则可以省略绝缘层20。然而，参考第二实施例的半导体器件200， 当载体10由(导电)接触垫202、 203、 204表现时，可能需要绝
全彖层20来确保芯片垫203、 204之间的绝缘，至少当芯片垫203、 204分别电连接至半导体芯片12-1和12-2的芯片触点时是这样的。
在随后的过程中，沉积绝纟彖层18以覆盖第一导线16的上表面。 第一导线16可将功率半导体芯片12-1的栅极互连至逻辑半导体芯 片12-2的芯片触点。由于^又^f氐电流流过该导线16,所以才艮才居上面 进一步概述的值的其小厚度证明是足够的。结合第一实施例已经详 细地描述了绝缘层18的施加，为避免重复，参考该描述。
在后续过禾呈中，例如，通过4吏用如结合第一实施例(图1至3 ) 所i兌明的电化学方法来强化第二导线17a。绝缘层18用作阻挡层或 者说屏障以防止金属(例如，铜)在第一导线16上生长。因此， 完成的第二导线17由第一基部17a和第二部17b构成，其中第一 基部17a在施加绝纟彖层18之前沉积并且可具有与第一导线16基本 上相同的厚度，第二部17b在施加绝缘层18之后沉积并强化了第 二导线17以获得基本上大于第一导线16厚度的厚度。如已经说明 的，用于沉积第二导线17的第一部17a和第二部17b的方法可以 不同，例如，可以分别是4b学镀和电4匕学镀(galvanic plating )。
如图4G所示，半导体器件200可以配备有才莫制材料206。将 在前面已经描述的模制材料206施加于半导体器件200的顶侧，留 下牺牲板201的底侧不被覆盖。模制材料高于第二导(电源)线17 的最高区域的厚度应该尽可能小，以1更实现高热导率，但同时不会 损坏电绝缘的可靠性。
然后，例如，通过选择性的化学湿法蚀刻工序来去除牺牲才反 201。这样，半导体器件200的载体10由金属接触垫202、 203、 204 形成，该金属4妄触垫202、 203、 204通过聚合物材4+205而4皮此隔 开并电绝纟彖。
在去除牺4生才反201之后，可以通过4臬和金的4H学沉积来涂覆4妄 触垫202、 203、 204的底面。
可以注意到，半导体器件200的封装件的底侧示出了4妄触垫的 位置以及代表封装件脚位(footprint)的接触塾尺寸。垫202、 203 和204可用作芯片垫或用作导线的《1妄头(post)。可以以非常灵活的 方式来设计这些垫的尺寸和位置。例如，代替使用接触垫201作为 芯片垫以安装第二半导体芯片12-2，可以省略第二半导体芯片12-2 并且^l妄触垫201可用来作为用于第一导线16的4妄头(类似于垫202 作为用于第二导线17的接头)。
图5示出了包括根据第三实施例的单一半导体芯片12-1的半导 体器件300。用相同的参考标号表示如图4H所示的相似部件。此 外，示出了TSLP型封装件。根据结合与半导体器件200有关的图 4A至4H的描述来设计半导体器件300。然而，第三导线30已经 沉积在绝纟彖层18上。可以以与第 一导线16的沉积相同的方式来完 成第三导线30的沉积。绝缘层18为第三导线30提供支撑并用于 将第一和第三导线16和30彼此绝缘。第三导线30可以具有与第 一导线16几乎相同的厚度，即，有助于半导体器件300的逻辑布 线。可^辜4奂;也，第三导线30可实施为高电;充线，该高电济u线类合乂 于第二导线17并具有与第二导线17近似相同的厚度。第一导线16 和第三导线30可以在不电互连的情况下在不同的水平面上4皮此交 叉。
图6示出了根据上面说明的一个或多个原理设计的半导体器件 400的平面图。半导体器件400使用无引线封装件，即，该封装件 不具有针脚(pin),诸如P-TDSON(Plastic Thin Dual Small Outline Non-leaded,塑料薄型双重小外形无引线)封装件或P-VQFN(Plastic Very Thin Quad FlatNonleaded,塑料极薄方形平坦无引线)封装件。 在图6的平面图中，仅示出了模制材料的轮廓401。芯片垫403(对
应于图4和5中的4妄触垫203)位于半导体器件400的底侧。在芯 片垫403的边界处的凹进410通过模制材料(未示出)填充以将模 制材料(未示出)和芯片垫403固定地保持在一起。
半导体芯片12-1安装在芯片垫403上。这里，以示例方式，该 半导体芯片12-1是竖直功率晶体管。
半导体芯片12-1的源极触点(未示出)连接于可由铜制成的平 面状第一导线17。如从图6明显可见的，第二导线17可具有基本 对应于半导体芯片12的横向尺寸的横向尺寸。第二导线17延伸至 对应于图4和图5中的4妄触垫202的4妄触垫402。 4妄触垫402用作 源极垫并且具有三个源才及端子402-1、 402-2和402-3，外部引线可 在封装件底部连接至所述源极端子。
半导体芯片12的栅极触点14连接至第一导线16。第一导线 16延伸至冲妄触垫404，该4妄触垫404对应于图4和图5所示的4妻触 垫204。接触垫404表示半导体器件400的栅极端子。
第一导线16和第二导线17两者沉积在绝纟彖层420上，该绝纟彖 层420对应于图4和图5中所示的绝缘层20。因此，通过如上所述 的平面布线技术将第一和第二导线16、 17沉积在绝缘层420上， 从而提供了用于栅极和源极电流的显著不同的电流载荷能力。
根据第四实施例的半导体器件500示于图7的平面图中。半导 体器件500包括两个功率半导体芯片512-1、 512-2以及逻辑半导体 芯片512-3，它们被封装在具有轮廓501的多芯片封装件中。半导 体器件500包括第一芯片垫503-1,其上安装有第一功率半导体 芯片512-1;第二芯片垫503-2，其上安装有第二功率半导体芯片 512-2;源极接触垫502,其^是供了半导体器件500的三个源极端子 502-1、 502-2、 502-3以及四个4妄触垫504-1、 504-2、 504-3、 504-4,
它们经由导线516-1、 516-2、 516-3、 516-4而连接至逻辑半导体芯 片512-3上的芯片垫。逻辑半导体芯片512-3安装在第一半导体芯 片512-1的顶部。而且，第一功率半导体芯片512-1的4册才及触点514-1 经由导线516-5连接至逻辑半导体芯片512-3的芯片触点，并且第 二功率半导体芯片512-2的栅极触点514-2经由导线516-6连接至 逻辑半导体芯片512-3的其他芯片触点。两个功率半导体芯片512-1 和512-2均为竖直功率晶体管。第一半导体芯片512-1的底部漏极 触点连接至第一芯片垫503-1。第一功率半导体芯片512-1的顶部 源极触点515-1经由导线517-1连接至第二芯片垫503-2。第二芯片 垫503-2电连冲妄至第二半导体芯片512-2的底部漏才及触点，而其源 极触点515-2经由导线517-2电连接至源极接触垫502。本领域技 术人员将理解，以半桥构造连4妄两个功率半导体芯片512-1和 512-2，其中，高侧晶体管512-2的漏极触点连接至低侧晶体管512-1 的源极触点。逻辑半导体电路512-3 4皮构造成控制功率半导体芯片 512-1和512-2。
根据结合图1至图6的描述来产生和设计半导体器件500的布 线。更具体;也i兌，^1夺导线516-1、 516-2、 516-3、 516-4、 516-5、 516-6
i殳计成具有如前面所述的例如，小于10 iam厚度的低电流线。导线 517-1和517-2是具有如前面所述的，例如，大于100iim厚度的高 电流导线。这些导线通过4吏用如上面i兌明的一种或多种平面沉积方 法而产生，例如使用绝缘箔片520作为沉积过程中的支撑件。绝缘 箔片520对应于图4、图5所示的绝缘层20,并对应于图6所示的 绝缘层420。
可以注意到，半导体器件500可以改变成各种不同的构造。通 过示例方式，可以将逻辑半导体芯片512-3定位成紧邻功率半导体 芯片512-1、 512-2,而不是4立于其顶部上。此外，可以添力口t者3口无 源部件或附加半导体芯片的附加部件。
而且，才艮据所述或其他实施例的半导体器件可包括多层布线， 其中，小厚度导线、小且厚度厚的导线以及厚度厚的导线在没有电
互连的情况下彼此交叉。图8示出了根据第六实施例的半导体器件 600的截面图。半导体器件600很大程度地对应于图5所示的半导 体器件300。特别地，半导体器件600还包括具有两个导线16、 17 的多层布线，该两个导线16、 17通过绝缘层18而隔开并在不同的 水平面上彼此交叉。与半导体器件300不同，多层布线包括薄的第 一导线16和厚的第二导线17。可以注意到，类似于半导体器件300， 绝缘层18可为另一薄的导线(未示出)提供支撑，如参见图5的 参考标号30。半导体芯片12可以是任何类型的，例如，可以是逻 辑半导体芯片、功率半导体芯片等。
图9示出了作为第七实施例的半导体器件700的截面图。半导 体器件700表示多芯片半导体器件，其中，两个半导体芯片12-1、 12-2以叠层构造而布置。通过示例方式，示出了功率半导体芯片位 于逻辑半导体芯片上的这种构造，即其中，功率半导体芯片12-2 安装在逻辑半导体芯片12-1上。在该构造中，逻辑半导体芯片12-1 安装在作为底部芯片的接触垫203上。笫一半导体芯片12-1的顶表 面i殳置有金属化层(metallization) 230,其可由铜制成并可具有一 或几jim的厚度。例如，通过焊4妄在金属^1层230上而附着功率半 导体芯片12-2,其中，金属化层230用作功率半导体芯片12-2的 漏极触点。也称作顶部芯片的该功率半导体芯片12-2设置有在其顶 表面上延伸的金属化层240。该金属化层240用作功率半导体芯片 12-2的源相Jl虫点。
在下文中，将更详细地解释半导体器件700的内部布线。此外， 有关布线的导线的设计和制造，参考上述实施例。这里，使用了实 质具有两个导线平面的布线。下导线平面包4舌布置在下绝纟彖层20 与上绝*彖层18之间的导线16-1和16-2。导线16-1 乂人逻辑半导体芯
片12-1的芯片触点延伸至功率半导体芯片12-2的栅极芯片触点。 导线16-2从表示半导体器件700的外部端子的接触垫204延伸至逻 辑半导体芯片12-1上的芯片触点。才艮据上文的描述，两个导线16-1 和16-2均具有小厚度。
上绝缘层18用作用于两个导线17-1、 17-2的支撑，该两个导 线布置在半导体器件700的上导线布线平面中。更具体地说，导线 17-1可以一f功率半导体芯片 12-2的源才及金属4匕层(source metallization ) 240连4妾至半导体器件700的底部上的4妄触垫202-1。 使得导线17-2将位于半导体器件700的底部上的接触垫202-2连接 至构成功率半导体芯片12-2的漏极触点的金属化层230。两个第二 导线17-1、 17-2被构造成具有大于根据在上述实施例中的第一和第 二导线16、 17的描述的第一导线16-1、 16-2的厚度。可以，没置多 于两个的导线平面，例如，可以设置包括用于发送逻辑信号的薄的 导线(未示出)的第二平面。
可以注意到，功率半导体芯片12-2中产生的热通过第一半导体 芯片12-1和底部"l妄触垫203而传递至应用氺反(application board X未 示出)，并且还可经由大面积和大厚度的导线17-1而传递至位于半 导体器件700的顶部附近的散热装置(未示出)以及传递至连4妄于 第二导线17-1的接触垫202-1。类似于图4、图5和图8所示的器 件，半导体器件700可以被封装在模制材料(未示出)中。
而且，可以在将半导体芯片12、 12-1、 12-2施加在连续金属层 的过程中产生如图4、图5、图8和图9所示的金属载体10，并在 制造工艺的后期(例如，在产生导线16、 17之前或之后，或甚至 在施加模制材料206之后)执行载体10的结构化。在这些情况下， 无需牺牲板201，并且可以在结构化载体10之后应用载体垫之间的 聚合物材料205。
尽管这里已经示出并描述了具体实施例，但是本领域技术人员 将可以理解，在不背离本发明的范围的情况下，各种备选和/或等同 的实施方式可以代替所示出和描述的具体实施例。本申请旨在覆盖 本文中所讨论的具体实施例的任何修改或变化。因此，本发明旨在 仅由权利要求及其等同物所限定。
权利要求
1. 一种半导体器件，包括载体；半导体芯片，附着于所述载体；第一导线，其具有第一厚度并被沉积在所述半导体芯片和所述载体上；第二导线，其具有第二厚度并被沉积在所述半导体芯片和所述载体上；并且其中，所述第一厚度小于所述第二厚度。
2. 根据权利要求1所述的半导体器件，进一步包括绝缘支撑层，所述第一导线沉积在所述绝缘支撑层上。
3. 根据权利要求2所述的半导体器件，包括其中所述第二导线沉 积在所述绝缘支撑层上。
4. 权利要求1所述的半导体器件，进一步包括绝缘阻挡层，其覆盖所述第一导线并且留下所述第二导 线未,皮覆盖。
5. 根据权利要求4所述的半导体器件，进一步包括第三导线，其沉积在所述绝缘阻挡层上。
6. 根据权利要求1所述的半导体器件，包括其中所述载体由金属制成。
7. 根据权利要求1所述的半导体器件，包括其中所述载体是 TSLP类型的。
8. 根据权利要求1所述的半导体器件，包括其中所述载体由绝缘 材料制成。
9. 根据权利要求1所述的半导体器件，进一步包括模制材料，其封装所述半导体芯片以及所述第一导线和 第二导线。
10. —种制造半导体器件的方法，包括提供载体；将半导体芯片附着至所述载体；在所述半导体芯片和所述载体上沉积一种或多种导电材 料以形成第一导线和第二导线的基部；在所述第一导线上施加绝缘阻挡层，从而留下所述第二 导线的所述基部未被覆盖；以及在所述第二导线的未纟皮覆盖的基部上沉积导电材料以形 成所述第二导线。
11. 根据权利要求10所述的方法，其中，以结构4匕方式施加所述 绝纟彖阻挡层。
12. 根据权利要求11所述的方法，包括通过在所述第一导线上印 刷或分配液体聚合物而施加所述绝缘阻挡层。
13. 根据权利要求10所述的方法，包括通过沉积绝纟彖材并+的未结 构化的层以及通过结构化所述绝缘材料的未结构化的层而施 加所述绝纟彖阻挡层。
14. 根据权利要求13所述的方法，包 括通过分配或旋涂或喷涂或层压而施加所述绝缘材料的未结构化的层。
15. 根据权利要求13所述的方法，包括通过光刻工艺或通过激光烧蚀而结构化所述绝缘材料的未结构化的层。
16. 根据权利要求10所述的方法，包括以结构化方式在所述半导体芯片上沉积所述一种或多种导电材泮牛。
17. 根据权利要求16所述的方法，包括通过印刷沉积所述一种或多种导电材料以形成所述第一导线和第二导线的基部。
18. 根据权利要求16所述的方法，其中沉积所述一种或多种导电 材料以形成所述第一导线和第二导线的基部包括施加结构化的种籽层；以及在所述结构化的种籽层上生长所述导电材料。
19. 根据权利要求18所述的方法，包括通过4匕学镀沉积所述一种或多种导电材津牛以形成所述第一导线和第二导线的基部；以及通过电化学工艺在所述第二导线的基部上沉积所述导电 材料以形成所述第二导线。
20. 根据权利要求10所述的方法，进一步包括在所述绝纟彖阻挡层上沉积导电材料以形成第三导线。
21. —种半导体器件，包括载体，其由金属制成； 半导体芯片，附着于所述载体； 第一导线，其沉积在所述半导体芯片和所述载体上； 绝缘层，其被施加在所述第一导线上；以及 第二导线，其沉积在所述绝缘层上。
22. 根据权利要求21所述的半导体器件，包括其中，所述第一导线和所述第二导线彼此交叉；其中，所述载体是TSLP类型的载体；模制材料封装所述半导体芯片以及所述第一导线和第 导线；以及绝缘支撑层，所述第一导线沉积在所述绝缘支撑层上。
23. —种制造半导体器件的方法，包括提供载体；将半导体芯片附着至所述载体； 以纟导线；在所述第一导线上施加绝纟彖层；以及 在所述绝缘层上沉积第二导线。
24. 才艮据权利要求23所述的方法，包括以结构化方式在所述绝緯_ 层上沉积所述第二导线；其中，沉积所述第一导线包括施加结构化的种籽层，并 且在所述结构化的种籽层上生长导电材料以形成所述第一导 线；以及 其中，沉积所述第二导线包括施加结构化的种籽层，并且在所述结构化的种籽层上生长导电材料以形成所述第二导线。
25.根据权利要求23所述的方法，包括通过印刷沉积所述第一导线和所述第二导线。
全文摘要
本发明披露了一种半导体器件。一个实施例包括载体、附着于载体的半导体芯片、第一导线和第二导线，该第一导线具有第一厚度并沉积在半导体芯片和载体上，该第二导线具有第二厚度并沉积在半导体芯片和载体上。第一厚度小于第二厚度。
文档编号H01L23/48GK101388370SQ200810149668
公开日2009年3月18日 申请日期2008年9月16日 优先权日2007年9月14日
发明者亨里克·埃韦, 曼弗雷德·门格尔, 约亨·丹格尔迈尔, 约瑟夫·赫格劳尔, 约阿希姆·马勒, 雷蒙德·恩格尔 申请人:英飞凌科技股份有限公司