晶粒与晶片间三维互连的接合结构与方法

专利名称：晶粒与晶片间三维互连的接合结构与方法
技术领域：
本发明涉及 一 种晶粒与晶片间三维互连的接合结构与方法，特别是涉 及一种以穿硅导孔中的金属插塞与铜金属层接合的结构与方法。
背景技术：
半导体元件的制造为在半导体晶片上，以连续步骤形成多个有源区，沉 积各种绝缘层、导电层与半导体层，以及图案化上述各层。半导体元件最 上层或最后形成的薄膜典型为金属化的薄膜。金属化薄膜典型具有一层或
多层的金属内连线(metal interconnect),金属内连线具有位于绝缘层内 的导线，且可与位于其下的有源区以及晶片内或晶片上的导线互相连接。
由于收缩半导体元件尺寸的成本持续增加，因此不断研发替代方法以 降低成本，如延伸集成电路至第三维空间或堆叠半导体晶片。例如，可接 合两片或多片晶片以形成三维结构。
图l是先前技术中，晶片与晶粒的接合结构。顶端的晶粒102利用焊料 凸块110接合至底端的晶片104。底端的晶片104具有穿硅导孔(through silicon vias， TSVs) 112，孔中填有铜金属114，以及顶端的晶粒102具有铜 镍垫片108。焊料凸块110为易溶焊料的微凸块，可与铜金属114接合。晶 片与晶粒间以焊料凸块互连时，决定互连制造工艺产率与焊料接合可信度 的关键因素为焊料湿润接合垫片的程度。焊料的各种物理属性会影响焊料 湿润接合垫片的程度,如表面张力的不平衡、粘性的消散、分子动力运动、化 学反应、以及扩散作用。接合垫片湿润的程度可用液体与固体的接触面夹 角角度表示。然而，铜金属与一般易溶的坪料间的湿润程度还未被最佳化。如 果湿润的效果不好，焊料可能仅在铜金属表面形成小水滴状，而使得铜金 属与易溶的焊料间的接合不完全。
此外，铜金属易被氧化或于焊接过程中可被氧化的问题，使得焊料接 合的可靠性成为问题。再者，数十微米或更大尺寸的焊料凸块110不利于 用来导通日渐缩小的元件。
由此可见，上述现有的晶粒与晶片间的接合结构与方法在产品结构、制 造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为 了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久 以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结 构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的晶粒与晶片间三维互连的接合结构与方法，实属当前重 要研发课题之一，亦成为当前业界极需改进的目标。

发明内容
本发明的主要目的在于，克服现有的晶粒与晶片间的接合结构与方法 存在的缺陷，而提供一种新的晶粒与晶片间三维互连的接合结构与方法，所 要解决的技术问题是使其形成氮化钽/铜铝合金层于晶粒的金属垫片上，以 使晶粒与其他晶片形成三维结构互连，不仅可解决或克服上述或其他问题，且 具有技术上的优势，非常适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据
本发明提出的一种晶粒与晶片间的接合方法，该方法包含提供一晶粒，具 有一导电垫片；沉积一铜金属层于该导电垫片上；沉积一氮化钽层于该铜 金属层上；沉积一铜铝合金层于该氮化钽层上；形成一导电堆叠在该导电 垫片上，该导电堆叠包含该铜金属层、该氮化钽层与该铜铝合金层；以及 接合该晶粒的该铜铝合金层至一晶片的一穿硅导孔中的一金属插塞上，以 形成一导电路径于该晶粒的该导电垫片与该晶片的该金属插塞间。
前述的接合方法,"其更包含:口在沉;只:亥铜i属层前，沉积一钬i属层
于该导电垫片上。
前述的接合方法，其更包含在沉积该钛金属层于该导电垫片上前，覆 盖一聚酰亚胺于该晶粒上并棵露该导电垫片。
前述的接合方法，其更包含在沉积该氮化钽层前，清洗该铜金属层，其 中该清洗步骤的方法选自由去离子水刷洗、氩气等离子体去沫与上述組合
其更包含在形成该导电堆叠前，沉积一抗反射薄
其中所述的抗反射薄层为一个氮氧化硅层。 其中所述的沉积该氮氧化硅层的方法为化学气相沉
其更包含在接合前，移除该抗反射薄层。 其中所述的沉积该氮化钽层的方法为溅镀法。 其中所述的沉积该铜铝合金层的方法为溅镀法。 其更包含在接合该晶粒的该铜铝合金层与该晶片 的该穿硅导孔前，清洗该铜铝合金层，其中该清洗步骤的方法选自由去离 子水刷洗，氩气等离子体去沫与上述组合所组成的群组。
前述的接合方法，其中所述的接合该晶粒的该铜铝合金层与该晶片的
所组成的族群。
前述的接合方法，
层于该铜铝合金层上。 前述的接合方法， 前述的接合方法，积法。
前述的接合方法， 前述的接合方法， 前述的接合方法， 前述的接合方法,
5该穿硅导孔中的该金属插塞的方法为热压接法，且接合温度低于175°C。
前述的接合方法，其中所述的氮化钽层与该铜铝合金层的总厚度小于
1. 5微米。
前述的接合方法，其中所述的氮化钽层的厚度小于1000埃。 本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本 发明提出的一种接合结构，其包含 一晶粒，具有一导电垫片；以及一导 电堆叠于该导电垫片上，其包含 一铜金属层; 一个氮化钽层于该铜金属 层上；及一铜铝合金层于该氮化钽层上，其中该铜铝合金层用以与一晶片 接合，以在该导电垫片与该晶片间提供一导电路径。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的接合结构，其更包含一钛金属层于该导电垫片与该铜金属层间。 本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依 据本发明提出的一种接合结构，其包含: 一晶粒，其包含: 一第一铜金属层；二 个氮化钽层于该第一铜金属层上；及一铜铝合金层于该氮化钽层上；以及一 晶片，具有一第二铜金属区，其中该铜铝合金层与该第二铜金属区接合，藉 以接合该晶粒与该晶片。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的接合结构，其中所述的晶片包含一第三铜金属层； 一第二氮 化钽层于该第三铜金属层上；以及一第二铜铝合金层于该第二氮化钽层上。 前述的接合结构，其更包含一基底，具有一第四铜金属区，其中该第 二铜铝合金层与该第四铜金属区接合，藉以接合该晶片与该基底。
前述的接合结构，其中所述的第二与第四铜金属区包含具有金属插塞 的穿硅导孔。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案 可知，本发明的主要技术内容如下
为达到上述目的，本发明提供了一种晶粒与晶片的接合方法。其步骤 为提供具有导电垫片的晶粒；在导电垫片上沉积铜金属层、氮化钽层与铜 铝合金层；形成具有铜金属层、氮化钽层与铜铝合金层的导电堆叠；以及 接合晶粒的铜铝合金层至晶片上的穿硅导孔中的金属插塞，其中在晶粒的 导电垫片与晶片的金属插塞间形成导电路径。
另外，为达到上述目的，本发明还提供了一种接合结构，包含具有导电 垫片的晶粒，以及位于导电垫片上的导电堆叠。导电堆叠具有铜金属层、在 铜金属层上有氮化钽层、以及在氮化钽层上有铜铝合金层。其中，铜铝合 金层用来与晶片接合，且导电堆叠于晶粒的导电垫片与晶片间提供导电路 径。
再者，为达到上述目的，本发明再提供了一种接合结构，包含晶粒以及晶片。晶粒上具有第一铜金属层、在第一铜金属层上有氮化钽层、以及在 氮化钽层上有铜铝合金层。晶片具有第二铜金属区。其中晶粒的铜铝合金 层接合于第二铜金属区，藉以接合晶粒与晶片。
借由上述技术方案，本发明晶粒与晶片间三维互连的接合结构与方法
至少具有下列优点及有益效果
本发明的优点为可缩小整个装置的尺寸。因相较于焊料凸块，氮化钽层 与铜铝合金层为较精细的组件。氮化钽层与铜铝合金层的厚度为千埃级，而 焊料凸块为微米级。
本发明的另一优点为氮化钽/铜铝合金层可与铜金属间有较好的粘着 力。另 一个附加的优点为形成氮化钽层与铜铝合金层在晶圓制造工厂是可 实施的制造工艺，因此可减少制造工艺的成本。
更进一步的优点为氮化钽层与铜铝合金层的形成制造工艺为低温制造 工艺，因此，在接合制造工艺中并不会增加装置的热能成本。
综上所述，本发明是有关于一种晶粒与晶片间三维互连的接合结构与 方法。该接合方法，其步骤为提供具有导电垫片的晶粒，并在导电垫片上 分别沉积铜、氮化钽与铜铝合金，以形成导电堆叠。晶粒上的铜铝合金层 接合至晶片上的穿硅导孔中的金属插塞，以在晶粒的导电垫片与晶片的金 属插塞间形成导电路径。本发明在技术上有显著的进步，并具有明显的积 极效果，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细说明如下。


图l是先前技术中，晶片与晶粒以共晶微凸块三维互连的示意图，
图2是依照本发明一较佳实施例的一种形成氮化钽/铜铝合金层于晶粒 的导电垫片上的包含具选择性步骤的举例的方法流程图。
图3是在导电堆叠结构中，铜/钛金属层的剖面图。
图4是作为接合膜的氮化钽层、铜铝合金层，以及作为抗反射薄层的 氮氧化^f圭层的配置剖面图。
图5是光刻制造工艺步骤中定义接合膜的图案的结果剖面图。
图6是经蚀刻后的导电堆叠结构的剖面图。
图7是准备蚀刻氮氧化硅层的图案化步骤的剖面图。
图8是蚀刻氮氧化硅层后结构的剖面图。
图9是接合前的上晶粒与具有铜穿硅导孔的下晶片的剖面图。图IO是在接合制造工艺后，选择性以聚合物填充后结构的剖面图 图11是接合制造工艺的流程图。
102
108
112
201 -
300、
302:
306:
410:
414:
620:
902:
906:
910:
920:
932:
1002
1100
1102
晶粒 垫片
穿硅导孔
202、 204、 206 - 208、 210, 400、 500、 600、 700、 800:
日，粒
104 110 200
曰-片
曰曰
曰曰
钛金属层 氮化钽层 氮氧化硅层 导电堆叠
上晶粒
下晶片的上表面 热源
导电堆叠 绝缘层
聚合填充物
制造工艺
1104、 1106、 1108、' 1110、 1112:步骤
焊料凸块 制造工艺流程 212-214、 216、 218~ 工作部件
304:聚酰亚胺 铜金属层 铜铝合金层 图案化的光刻胶 光刻胶. 下晶片
下晶片的下表面 上晶粒的上表面 穿硅导孔 金属插塞
222:步骤
308 412 518 718 904 908 912 930 934
1010:接合结构
具体实施例方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本发明提出的晶粒与晶片间三维互 连的接合结构与方法其具体实施方式
、结构、方法、步骤、特征及其功 效，详细说明如后。然而，实施例可具有多种可应用的发明相无念，以应用 至更宽广的特定内容。在此讨论的特定的实施例仅为说明制造与使用本发 明的特定方式，并非用以限定本发明。
请参阅图2所示，其是根据一实施例绘示氮化钽层与铜铝合金层于晶 粒的金属垫片上形成的制造工艺(即制程，以下均称为制造工艺)步骤。图2 中绘示具选择性的非必要制造工艺与具选择性的制造工艺举例，然而图2 并非用以限定说明实施例的选择与举例。
制造工艺200始于提供具有导电垫片棵露的晶粒(步骤202)。可选择性 的在晶粒上覆盖聚酰亚胺层，然后图案化与蚀刻聚酰亚胺层以棵露晶粒上 的导电垫片(步骤201)。接着，賊镀钛金属于晶粒上(步骤204)，紧接着沉 积铜金属(步骤206)。然后清洗铜金属表面(步骤208)。清洗方式可包含去离子水刷洗与等离子体(即电浆，以下均称为等离子体)去沫(步骤207)。而 等离子体去沫可利用氩气或其他惰性气体来执行。
接下来，沉积氮化钽于晶粒上(步骤210)。例如，以'减镀制造工艺沉积 氮化钽。然后沉积铜铝合金于晶粒上(步骤212)。例如，也可以溅镀制造工 艺沉积铜铝合金。
接着，形成抗反射薄层(步骤214)。以光刻(即光微影，以下均称为光 刻)制造工艺定义金属堆叠区时，当光线通过后续沉积而成的光刻胶(即光 阻，以下均称为光刻胶)，抗反射薄层的光吸收化学作用可帮助控制光线反 射。由于，抗反射薄层的作用可减少材料表面或材料内部的反射光(破坏性 干涉)。因此，抗反射薄层可减少或消除后续制造工艺时的反射刻痕与驻波 效应。抗反射薄层例如可为氮氧化硅(步骤213)。而氮氧化硅层可以化学气 相沉积(chemical vapor deposition, CVD)而成。光刻制造工艺步一骤216 为棵露除了金属堆叠以外的晶粒区域。金属堆叠包含导电垫片、钬金属层、铜 金属层、氮化钽层与铜铝合金层。
接下来为蚀刻铜铝*层、氮^4a层、铜金属层与钬金属层(步骤218)。蚀 刻可以不同的蚀刻设备搭配不同的蚀刻剂进行，例如等离子体蚀刻与/或湿 式蚀刻的结合。然而，在进行蚀刻时，最好不将晶粒从真空中移出。
然后，从导电堆叠顶端将抗反射薄层去除(步骤220)。在一实施例中，在晶 粒上形成图案化的光刻胶，以棵露导电堆叠顶端的氮氧化硅。之后需图案 化并蚀刻氮氧化硅层(步骤219)，且移除剩下的光刻胶。
接着为清洗晶粒上的氮化钽/铜铝合金层(步骤222)。清洗方式例如可为 去离子水刷洗与/或等离子体去沫(步骤221)。之后，制造工艺便可结束，或 是继续进行接合步骤A(请参阅图ll)或其他后续制造工艺。
图3是说明钛/铜金属层的形成。首先，提供工作部件300。工作部件 300具有半导体晶粒302，半导体晶粒302为硅或其他半导体材料。半导体 晶粒302也可包含一层或多层导电层。例如，半导体晶粒上具有多层金属 层、多晶石圭间氧化物(inter-poly oxide， IPO)层或金属间介电 (inter-metal dielectric, IMD)层(未绘示)。半导体晶粒302也可包含其 他有源(即主动，以下均称为有源)元件或电路。此外，工作部件300中也 可具有其他的晶粒(未绘示)。
接着，覆盖聚酰亚胺304于半导体晶粒302上，并且图案化聚酰亚胺 304。图案化的方法例如，在聚酰亚胺304表面沉积光刻胶，并利用以透明 区与不透明区形成图案的光罩罔案化光刻胶。或者，也可直接以电子束光 刻(electron beam lithography, EBL)图案化聚酰亚胺304。覆盖在晶粒 302上的聚酰亚胺304更好是含有对光敏感的介电材料。因此，便不需要额 外利用光刻胶来图案化对光敏感的聚酰亚胺。而对光^:感的聚酰亚胺304为晶片的一部分，不像光刻胶一样需要移除。亦或是，在一实施例中，直
接利用具有透明与不透明区的光罩来图案化聚酰亚胺304。上述步骤可使基 底302上的导电垫片棵露(未绘示)。
接着，在聚酰亚胺304上沉积钛金属层306。然后，以现有习知方法在 钛金属层306上沉积铜金属层308。并在进行光刻制造工艺后，蚀刻铜金属 层308与钛金属层306，形成如图3剖面图所示结果。工作部件300接着进 行去离子水刷洗清洁与氩气等离子体去沫，以清洗铜金属层308。
图4是作为接合膜的氮化钽层、铜铝合金层，以及作为抗反射涂层的 氮氧化硅层的配置剖面图。以濺镀形成氮化钽层410。也可以溅镀形成铜4吕 合金层412。溅镀形成氮化钽层与铜铝合金层为低温制造工艺，因此工作部 件400的热能成本并不会过多。另外，在一般的晶圓组装工厂中，已存在 有形成氮化钽层与铜铝合金层的制造工艺设备。因此，植入形成氮化钽层 与铜铝合金层的制造工艺取代焊料块制造工艺可减少晶粒与晶片三维互连 制造工艺的总成本。此外，与焊料块的厚度为数十微米相比，氮化钽层与 铜铝合金层的厚度仅为数千埃。氮氧化硅层414是以化学气相沉积法沉积 而成。氮氧化硅层414为用来作抗反射薄层的牺牲层，因此如后续讨论中 所述，将在之后制造工艺中移除氮氧化硅层。此外，在不同图示中，相同 的数字为表示相同的部分，而在后续图示中不再次描述标示薄膜与元件的 重复数字。
图5是光刻制造工艺步骤中定义接合膜的图案的结果剖面图。首先，在 工作部件500上提供光刻胶，并以光罩图案化光刻胶。抗反射薄层的氮氧 化硅414可帮助图案化具光反射作用的金属层。最后，工作部件500具有 剩下的图案化光刻胶518。
图6是蚀刻多层金属层后的工作部件600。从不被光刻胶保护的区域中 将金属层移除，仅留下聚酰亚胺304。而导电堆叠620依然具有钛金属层 306、铜金属层308、氮化钽层410与铜铝合金层412。此外，氮氧化硅层 414在蚀刻后仍然还存在导电堆叠上，但已移除剩下的图案化光刻胶，图6 是导电堆叠620中，具有已去除侧边的氮化钽层410与铜铝合金层412的 垂直层结构。
请参阅图7所示，提供光刻胶718并图案化工作部件700，以移除导电 堆叠上的氮氧化硅层414。而在工作部件700中，光刻胶718所保护的区域 上的氮氧化硅层414则已在前述蚀刻步骤中移除。图7是已图案化的工作 部件700，以准备蚀刻导电堆叠上的氮氧化硅层414。
图8是说明在移除氮氧化硅414的蚀刻步骤后的工作部件800。工作部 件800接着进行氩气等离子体去沫、去离子水润洗与烘烤。
图9是进行接合前的上晶粒902和下晶片904的结构剖面图。上晶粒902相似于第8图中的工作部件800。上晶粒902为图8中的工作部件800 上下倒置，上晶粒的上表面912具有聚亚酰胺，如图8中的聚亚酰胺304。上 晶粒902的导电堆叠920可具有钛、铜、氮化钽以及铜铝合金层，如图8 中的钛金属层306、铜金属层308、氮化钽层410，以及铝铜合金层412。
下晶片904亦由标准晶片制造工艺所产生，穿硅导孔930由下晶片904 的上表面906向外延伸。穿硅导孔930外围具有绝缘层932包覆。且穿硅 导孔930中填满金属插塞934 (metal plug),例如铜或铜合金。
下晶片904亦可具有导电堆叠。因此，下晶片904的下表面908可与 其它基底进行接合、封装、或直接形成一个系统。而一个系统中可具有大 量元件。在另一实施例中，在下晶片904的下表面908上具有类似上晶粒 902的导电堆叠。
进行热压接法(the函l compression bonding, TCB)的过程中需提供 热源910。热压接法为现有习知技术，因此不在此详述。然而，在一说明实 施例中，热源910为低于175°C,使得制造工艺为相对低温。
图10是在接合制造工艺后，选择性的以聚合填充物1002填充接合结 构1010。在一实施例中，导电堆叠920具有钛、铜、氮化钽，以及铜铝合 金层，如图9所示。因此，不需要如图1中的焊料凸块110,铜金属插塞 934直接与导电堆叠920表面的铜铝合金层接合。再者，在导电堆叠中，氮 化钽层的厚度为100-1000埃，而铜铝合金层的厚度为10000-15000埃，但 焊料凸块的厚度为数微米甚至更厚。氮化钽/铜铝合金层的总厚度明显小于 焊料凸块的厚度。因此，本发明的一说明实施例优点为可缩小堆叠后基底 的封装大小。且相较于焊料凸块，氮化钽/铜铝合金层为较精细的組件。因 此，选择性的填充聚合填充物1002可增加接合结构1010的机械强度。
图ll是基底接合制造工艺1100的流程图。制造工艺1100始于提供具 有导电堆叠的晶粒，其中导电堆叠具有氮化钽/铜铝合金层(即图2中的步 骤A)，如图9中的上晶粒902。接着，提供晶片(步骤1102)，如图9中的 下晶片904。晶片具有延伸的穿硅导孔，其中填满铜金属插塞。然后，将晶 粒的导电堆叠接合至晶片的铜金属插塞(步骤1104)，并且选择性的在晶粒 与晶片的界面填充聚合物(步骤1106)。制造工艺步骤至此可以终止或是继
续与其它基底接合。
若继续与其他基底接合则提供具穿硅导孔的基底，穿硅导孔中有铜金
属插塞(步骤1108)。晶片与基底的铜金属插塞接合(步骤1110)。同样地，以
聚合物填充晶片与基底的界面(步骤1112)。其它基底亦可如上述方式进行接合。
在另一实施例中，不同于上述以导电堆叠对应穿硅导孔中的金属插塞 的接合方式。具有导电堆叠的晶粒接合至另一个具有导电堆叠的晶片，晶粒与晶片以导电堆叠对应导电堆叠的方式接合。其中，导电堆叠皆同样具 有氮化钽/铜铝合金层。其它基底可继续以上述方式进行接合。
在又一说明实施例中，晶片具有铜导电垫片，而非具有从晶片表面向 外延伸的铜金属插塞。另一基底为具有氮化钽/铜铝合金层的导电堆叠，可 与晶片接合。以导电堆叠对应铜导电垫片接合晶片与基底。其它基底亦可 继续以上述方式进行接合。 '
此外，本发明描述的特定实施例的制造工艺、仪器、产品、物质组合、装 置、方法与步骤并非用来限定本发明。任何熟习此技艺者将可领会本发明 揭露的现存或之后发展的制造工艺、仪器、产品、物质组合、装置、方法 或步骤，利用根据本发明叙述的相同实施例，依序完成相同功能或依序达 到相同结果。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实 施例，但凡是未脱离本发明技术方案的内容,—依据本发明的技术实质对以 上实施例所作的任何筒单修改、等同变化与修饰，均仍属于本发明技术方 案的范围内。
权利要求
1、一种晶粒与晶片间的接合方法，其特征在于该方法包含提供一晶粒，具有一导电垫片；沉积一铜金属层于该导电垫片上；沉积一氮化钽层于该铜金属层上；沉积一铜铝合金层于该氮化钽层上；形成一导电堆叠在该导电垫片上，该导电堆叠包含该铜金属层、该氮化钽层与该铜铝合金层；以及接合该晶粒的该铜铝合金层至一晶片的一穿硅导孔中的一金属插塞上，以形成一导电路径于该晶粒的该导电垫片与该晶片的该金属插塞间。
2、 根据权利要求1所述的接合方法，其特征在于其更包含 在沉积该铜金属层前，沉积一钛金属层于该导电垫片上。
3、 根据权利要求2述的接合方法，其特征在于其更包含 在沉积该钛金属层于该导电垫片上前，覆盖一聚酰亚胺于该晶粒上并棵露该导电垫片。
4、 根据权利要求1所述的接合方法，其特征在于其更包含 在沉积该氮化钽层前，清洗该铜金属层，其中该清洗步骤的方法选自由去离子水刷洗、氩气等离子体去沫与上述组合所组成的族群。
5、 根据权利要求1所述的接合方法，其特征在于其更包含 在形成该导电堆叠前，沉积一抗反射薄层于该铜铝合金层上。
6、 根据权利要求5所述的接合方法，其特征在于其中所述的抗反射薄 层为一个氮氧化硅层。
7、 根据权利要求6所述的接合方法，其特征在于其中所述的沉积该氮 氧化硅层的方法为化学气相沉积法。
8、 根据权利要求5所述的接合方法，其特征在于其更包含 在接合前，移除该抗反射薄层。
9、 根据权利要求1所述的接合方法，其特征在于其中所述的沉积该氮 化钽层的方法为'减镀法。
10、 根据权利要求1所述的接合方法，其特征在于其中所述的沉积该 铜铝合金层的方法为溅镀法。
11、 根据权利要求l所述的接合方法，其特征在于其更包含 在接合该晶粒的该铜铝合金层与该晶片的该穿硅导孔前，清洗该铜铝合金层，其中该清洗步骤的方法选自由去离子水刷洗，氩气等离子体去沫 与上述组合所组成的群组。
12、 根据权利要求1所述的接合方法，其特征在于其中所述的接合该晶粒的该铜铝合金层与该晶片的该穿硅导孔中的该金属插塞的方法为热压接法，且接合温度低于175°C。
13、 根据权利要求1所述的接合方法，其特征在于其中所述的氮化钽 层与该铜铝合金层的总厚度小于1. 5微米。
14、 根据权利要求1所述的接合方法，其特征在于其中所述的氮化钽 层的厚度小于1000埃。
15、 一种接合结构，其特征在于其包含 一晶粒，具有一导电垫片；以及 一导电堆叠于该导电垫片上，其包含一铜金属层；一个氮化钽层于该铜金属层上；及一铜铝合金层于该氮化钽层上，其中该铜铝合金层用以与 一 晶片 接合，以在该导电垫片与该晶片间提供一导电路径。
16、 根据权利要求15所述的接合结构，其特征在于其更包含一钛金属 层于该导电垫片与该铜金属层间。
17、 一种接合结构，其特征在于其包含 一晶粒，其包含一第一铜金属层；一个氮化钽层于该第一铜金属层上；及 一铜铝合金层于该氮化钽层上；以及 一晶片，具有一第二铜金属区，其中该铜铝合金层与该第二铜金属区 接合，藉以接合该晶粒与该晶片。
18、 根据权利要求17所述的接合结构，其特征在于其中所迷的晶片包含一第三铜金属层；一第二氮化钽层于该第三铜金属层上；以及 一第二铜铝合金层于该第二氮化钽层上。
19、 根据权利要求18所述的接合结构，其特征在于其更包含一基底，具 有一第四铜金属区，其中该第二铜铝合金层与该第四铜金属区接合，藉以 接合该晶片与该基底。
20、 根据权利要求19所述的接合结构，其特征在于其中所述的第二与 第四铜金属区包含具有金属插塞的穿硅导孔。
全文摘要
本发明是有关于一种晶粒与晶片间三维互连的接合结构与方法。该晶粒与晶片间的接合方法，其包含提供一晶粒，具有一导电垫片；沉积一铜金属层于该导电垫片上；沉积一氮化钽层于该铜金属层上；沉积一铜铝合金层于该氮化钽层上；形成一导电堆叠在该导电垫片上，该导电堆叠包含该铜金属层、该氮化钽层与该铜铝合金层；以及接合该晶粒的该铜铝合金层至一晶片的一穿硅导孔中的一金属插塞上，以形成一导电路径于该晶粒的该导电垫片与该晶片的该金属插塞间。本发明可缩小整个装置的尺寸；具有较好的粘着力；制造工艺简单，可减少制造工艺的成本；氮化钽层与铜铝合金层的形成制造工艺为低温制造工艺，在接合制造工艺中并不会增加装置的热能成本。
文档编号H01L21/60GK101635266SQ20081018739
公开日2010年1月27日 申请日期2008年12月31日 优先权日2008年7月21日
发明者李柏毅, 王宗鼎 申请人:台湾积体电路制造股份有限公司