专利名称：半导体装置的制作方法
技术领域：
本发明是关于将具有模拟电路的驱动器芯片及具有数字电 路的逻辑芯片安装于相同封装内的多芯片封装的半导体装置。
背景技术：
将数字数据进行逻辑处理的数字电路为普通电压驱动，且
由进行导通关断(onoff)驱动的多个微细晶体管所构成。要将具 备用以驱动数字电路所需充分的电流驱动能力的电源电路内建 于数字电路用的芯片，有其困难之处。
因此，将数字电路集成化的逻辑芯片的情形，大多通过利 用不同于此的芯片所构成的双极性晶体管的电源电路，来作成 逻辑芯片所需的电源进行供给。
例如在下述专利文献l中，虽揭示有具有不同种电源的多个 芯片的半导体装置，惟在各芯片各个分别的电源，从未图示的 电源电路分别接受。
专利文献l:日本特开2002画57270号7>才艮；
专利文献2:日本特开平7-23277号公报；
专利文献3:日本特开平11-187308号公报。
发明内容
在此，逻辑电路根据较高频率的时脉来进行各种逻辑动作。 因此，该动作基本上以将连接于电源线或接地线的晶体管进行 导通关断，而作成信号线为H电平或L电平。因此，在逻辑电路 的电源线或接地线，即易于闯入开关噪声。另一方面，在模拟 电路中，设有将霍尔感测器(Hall Sensor)及陀螺仪感测器(Gyro
3Sensor)等的检测信号放大的运算放大器(operational amplifier), 而所述检测信号为微小的信号，欲极力排除噪声的影响。亦即， 若开关噪声进入电源线或接地线，则会在运算放大器的输出产 生所述影响，而使得在微小的检测信号的放大信号中，包括噪 声的放大信号。
本发明将具有模拟电路的驱动器芯片、及具有数字电路的 逻辑芯片安装于相同封装内的多芯片封装的半导体装置，所述 驱动器芯片包括用以作成所述逻辑芯片用的逻辑芯片电源的逻 辑芯片用电源电路、及用以将来自多个感测器的检测信号予以 放大的多个运算放大器，所述驱动器芯片整体为四角形状，且 将所述多个运算放大器、及所述逻辑芯片用电源电路配置于对 角位置。
此外，用以输出所述逻辑芯片电源的逻辑芯片电源输出端 子，以配置于所述逻辑芯片用电源电路附近为较佳。
此外，用以产生供给至所述逻辑芯片用电源的基准电压的 带隙(band gap)基准电压产生电路以配置在所述多个运算放大 器、与所述逻辑芯片用电源之间为较佳。
依据本发明，在驱动器芯片的角落的附近配置感测器用的 运算放大器，且在其对角的角落配置逻辑芯片用电源电路。因 此，即使进入逻辑芯片的电源线的噪声，传递至驱动器芯片内 部的线，亦可有效地防止对于感测器用的运算放大器造成影响。
图l为显示本发明的实施形态的多芯片封装的概略电路构 成例的图。
图2为显示多芯片封装10的概要的说明图。 图3为显示逻辑芯片用电源电路40的电路构成例的图。图4为显示驱动器芯片20的配置概要的平面图。
图5为显示多芯片封装10的概要的说明图。
图6为显示逻辑芯片用电源电路的概略构成的图。
具体实施例方式
以下根据图式说明本发明的实施形态。
图4显示本实施形态的多芯片封装(MCP , Multi Chip Package)的半导体装置的概略电路构成。此半导体装置(多芯片 封装)IO,将具有模拟电路的驱动器芯片20、及具有数字电路的 逻辑芯片3 0搭载于共通的基板而予以封装。在本实施形态中， 此半导体装置可执行在相机等所釆用的防振功能，即所谓用以 实现手晃动补正功能的处理。当然，本发明的MCP并不限定于 防振装置用半导体装置，惟在本实施形态中，以下以此防振装 置用半导体装置为例进行说明。
在摄影机(video camera)、 数字相机(digital still camera)等 的摄影机器中，要求要防止因为手晃动所代表的振动等而于被 摄体影像产生模糊不清，而使摄影影像难以观看，因而设有防 振功能。此防振功能可通过检测摄影机器相对于被摄体的振动， 且依据该振动，以马达来偏移补正光学系统(透镜)及CCD等摄 影元件的方法及补正摄影数据的方法等来实现。
利用陀螺仪感测器等的感测器的振动检测、或通过从所检 测出的振动所要求的补正信号执行马达的驱动控制，由于具有 要处理^t拟信号的必要性，因此通过具有至少使用 一部分双极 性晶体管的模拟电路的驱动器芯片20来执行。另一方面，为了 根据所检测出的振动而求出补正信号，以将感测器的感测信号 经A/ D转换(模拟数字转换)后的数字信号进行逻辑运算为较 佳，而此种补正数据处理，通过具有数字电路的逻辑芯片30来实行。
在此，在图5中显示搭载有模拟电路的驱动器芯片20的概略 平面图。在此驱动器芯片20中于其周边部设有多个接垫(端 子)60。此外，在其内部设有运算》文大器群70、带隙定电压电路 420、输出^:80、其他电^各90及逻辑芯片用电源电^各450。
接垫60利用于信号或电源电压的输入或输出。运算放大器 群70由多个运算放大器所形成，用以将从接垫60所输入的信号、 及在内部所产生的信号加以放大。例如，用以将连接于外部的 霍尔元件的检测信号放大的多个霍尔放大器通过运算放大器群 70而形成。如后所述，带隙定电压电路420即4吏温度或电源电压 Vcc变化，亦产生不变化的基准电压。输出段80包括产生用以 驱动光学系的音圏(voice coil)的驱动电流的放大器等。在其他 电路90中，包括用以进行电源电压Vcc的降低时的处理的Vcc低 电压截断电路、及在加热时用以进行保护动作的过热保护电路 等。此外，逻辑芯片用电源电路450将来自带隙定电压电路420 的基准电压进行緩冲，而作为具有充分的电流能力的电源供给 至逻辑芯片30。图中上方的邻接于逻辑芯片用电源电路450的接 垫，成为逻辑电源的输出节点Nw。gic。
再者，在本实施形态中，逻辑芯片用电源电路450配置于驱 动器芯片20图的右上，而运算放大器群70配置于驱动器芯片20 图的下方。尤其是用以放大微小检测信号的霍尔放大器等，尽 可能配置在驱动器芯片20图的左下的位置。如此，通过将逻辑 芯片用电源电路450、及用以放大感测器的^r测信号的放大器配 置在驱动器芯片20的对角位置，两者的距离即变远。来自逻辑 芯片用电源电路450的逻辑电源，供给至逻辑芯片30作为其电 源，因此依据逻辑电路的H电平、L电平的切换开关动作，容易 混入根据其动作频率的高频的噪声，且亦容易混入噪声于该逻辑芯片用电源电路450的电源、接地。
在本实施形态中，将逻辑芯片用电源电^各450及感测器检测 信号的放大器，配置在驱动器芯片20上最远离位置。因此，即 使噪声混入于电源、接地，亦可抑制噪声对于感测器感测信号 的放大造成影响。
此外，由于将带隙定电压电路420配置于运算放大器群 70(感测器检测信号的放大器等)与逻辑芯片用电源电路450之 间，因此可有效率地进行基准电压供给至逻辑芯片用电源电路 450及基准电压供给至运算放大器群70。
在图1中显示驱动器芯片2 0 、与逻辑芯片3 0的构成例。在此， 此图1为显示电路的内容者，各要素以易于进行电路的说明的方 式配置。
在图1中，外接于MCP10的陀螺仪感测器510用以检测振 动，且将所检测出的信号予以放大。所放大的信号作为振动检 测信号而供给至逻辑芯片30，且使用于补正量的运算。
在驱动器芯片20的补正用的模拟电路220中，供给有在逻辑 芯片30中所求出的对应振动的补正信号。在此，在图1的例中， 在振动补正中使用外接于MCP10的音圈马达(VCM)520等，且通 过以取消摄像装置相对于因为振动所造成的被摄体的偏移的方 式调整透镜位置来补正。VCM520(520p、 520y)设于俯仰(pitch) 方向、偏摆(yaw)方向，可使透镜位置分别位移至俯仰方向、偏 摆方向。补正用的才莫拟电^各220具有用以将VCM520的线圏进行 BTL(Bridged Transless)驱动的电路，具体而言，在将补正信号 位移至所希望的电平之后，以BTL放大器进行放大，且供给至 VCM线圈，而驱动VCM520。
透镜位置驱动外接于MCP10的霍尔元件530来检测，而驱 动器芯片20的霍尔元件用模拟电路230具有用以施加偏压电压于霍尔元件530的霍尔偏压电^各232、及用以将乂人霍尔元件530 所获得的信号放大而作成位置检测信号的霍尔放大器234。另 外，此位置检测信号供给至逻辑芯片30，且使用在通过上述 VCM520所进行的驱动透镜的反々贵。
逻辑芯片3 0具备将从陀螺仪感测器510所获得的振动检测 信号、及从霍尔放大器234所获得的位置检测信号等模拟信号转 换为数字信号的模拟数字转换电路(ADC)310。此外，具有由振 动检测信号求出振动量的振动运算部320、由位置检测信号与振 动量求出补正用的位置控制信号的位置运算部330、及用以控制 振动运算部320、位置运算部330的动作等的处理部(CPU)340。 再者，具备将所获得的位置控制信号转换为模拟信号而供给至 驱动器芯片20的数字模拟转换电路(DAC)350。此外用以存储运 算时所需的数据等的ROM或SRAM等的存储器部360 、外部输出 入端子电路(I/O芯片)370等亦集成于芯片内。
在此，在逻辑芯片30中，1/O晶元(cell)370接受从外部的装 置电源电^各所供给的3.3V电源的供纟合而动作。然而，内部逻辑 电路(振动运算部320、位置运算部330、 CUP340等)，在本实施 形态中采用接受1.2 V电源的供给而动作的低电压型电路。
在逻辑芯片30中，因使用CMOS晶体管等数字电路，故为 了从由此外部电源所供给的3.3V电源获得1.2V电源，除了需要 面积较大的降压电路之外，并且无法仅通过C M 0 S晶体管来作 成具有充分电流供给能力的电源。在本实施形态中，不需使用 专用的电源电路芯片，而是将在逻辑芯片30所使用的电源(1.2V 电源)，作成在与此逻辑芯片3 0 —同封装的上述驱动器芯片2 0 内。
如上所述，驱动器芯片20使用具备双极性晶体管等振动补 正用、及霍尔元件用的模拟电路220、 230等。因此，于所述模拟电路形成时，在相同半导体基板上，可集成利用带隙定电压 电路等的稳定的电源电路。
此外，如图2所示，驱动器芯片20与逻辑芯片30，通过树脂 等塑模(mold)材料50封装在基板100中，该基板1 OO在1个封装内 共通的封装。另外，在图2之例中，此2个芯片在安装于基板100, 逻辑芯片30之上重叠驱动器芯片20，且覆盖所述整体而配置塑 模材料50。芯片并不限定于重叠的方式，亦可在水平方向并排 配置。此外，基板100可采用芯基板，惟为了进行更高密度、薄 型安装，可采用在配线图案薄膜之上直接搭载芯片的封装方法。 再者，要封装的芯片并不限定于2个，亦可视需要一并安装其他 芯片。如此，在MCP10中，即使是不同的芯片，由于被封装为 l个，因此可使端子间距离非常短，且可用较少的电力损耗，而 从驱动器芯片20供给1.2V电源至逻辑芯片30。另外，驱动器芯 片20采用具备双极性晶体管及MOS晶体管双方的bi-CMOS型芯 片。
再者，在本实施形态中，在此驱动器芯片20之中，设有在 驱动器芯片20未使用的逻辑芯片用的电源电路40。此电源电路 40由根据从未图示的电源装置所供给的VCC(2.7V至5.5V)而产 生基准电压的带隙定电压电路420、及将基准电压进行緩沖的逻 辑芯片用电源电路450所构成，用以从此逻辑芯片用电源电路 450供给与逻辑芯片30所需的VCC不同的电压(在此为1.2V)的 电源。
图3显示形成于驱动器芯片20内的1.2V电源电路(逻辑芯片 用电源电路)40的概略电路构成的 一例。
在驱动器芯片20中从外部装置电源电路供给有VCC(与要 求对应的2.7V至5.5V左右)作为该驱动器芯片20的动作电源。图 3的逻辑芯片用电源电路40若大致分类，具备带隙定电压电路420与逻辑芯片用电源电路450。带隙定电压电路420具有NPN 晶体管Qll、 Ql2、 Q13、电阻R2、 R3、 R4。
晶体管Qll的基极(base)与集极(collector)相连接，而且，此 Qll的集极经由电阻R2而连接于节点Nref。此外，Qll的射极 (emitter)连接于GND。在Q11的基极连接有具有Ql 1的整数倍的 射极面积的晶体管Q12的基才及，而此Q12的射才及经由电阻R4而 连接于GND, Q12的集极经由电阻R3而连接于节点Nref 。
在Q12的集极与电阻R3的连接点，连接有晶体管Q13的基 极，而此Q13的射极连接于GND,集极连接于节点Nref。
另外，在带隙定电压电路420与电源Vcc之间_没有定电流源 410,用以将定电流供给至带隙定电压电^各420。另外，在定电 流源410与GND之间，设有用以调整定电流源410的电流量的 NPN晶体管Q3的集极、射极与电阻R1。
在此，Q12的射极面积Ae2设定为Qll的射才及面积Ael的整 数倍N，且两晶体管的基极成为共通连接。因此，Qll的基极射 极间电压Vbel、与Q12的基才及射极间电压Vbe2的电压差AVbe 与在电阻R4所产生的电压相等，而可由下述/>式(l)所示。
△ Vbe = Vbel _ Vbe2
=(kT / q)xln[(Iel / Ael) / (Ie2 / Ae2)] =(kT / q)xln[(Iel / Ie2)N] (1)
在此，在7>式(1)中，k为波尔兹曼常数(Boltzmann constant)、 T为绝对温度、q为电子的电荷量、Iel为Qll的射极电流、Ie2 为Q12的射极电流。
Q12的射才及电流Ie2由下述7>式(2)所示
Ie2 = AVbe / R4 (2)
在公式(2)中，R4为电阻R4的电阻值。
此外，
10所示，
VR3 = Ic2xR3 + Ib3xR3 (3)
在公式(3)中，Ic2为Q12的集极电流、Ib3为Q13的基极电流。
若设所使用的晶体管的电流放大率HFE充分大，而可忽视基极电
、、士 m，l L :4"、 ,\ A' 上十》 *\ -V //i 、 4_ 二
//1U a , _J_《仏"、) -J OV I、《仏"、)个I "、。
VR3 - Ie2xR3 = R3 / R4xAVbe (4)
因此，节点Nref的电压Vref成为以下述爿> 式(5)所决定的电压。
Vref = Vbe3 + (R3 / R4)xAVbe
=Vbe3 + (R3 / R4)x(kT / q)xln[(Iel / Ie2)N] (5) 在此，若将电阻R2及电阻R3的电阻值设为相等，则Q11及 Q12的集极电流即相等，而且，若设两晶体管的电流放大率HFE 充分大，而可忽视各基极电流者，则Q11及Q12的射极电流相等， (5)式以下述公式(6)来表示。
Vref = Vbe3 + (R3 / R4)x(kT / q)xln[N] (6) 如以上所述，在带隙定电压电3各420中于节点Nref作成电压 Vref。在此节点Nref与GND之间依序连接有电阻R5、 R6作为分 压电阻，通过对电阻R5及R6的电阻值的设定，而4吏电阻R5与电 阻R6的连接点，成为在本实施形态中作为目的的1.2V的逻辑芯 片用电源电压的方式设定。
位于电阻R5与R6的连接点的输出节点Nout连接于逻辑芯 片用电源电路450，在此逻辑芯片用电源电^各450调整电流量。
逻辑芯片用电源电路450,如图3所示具备差动部454作为一 例。差动部454具备NPN晶体管Q20，其基极经由电阻R7而连接 在输出节点Nout，及NPN晶体管Q21,其基极经由电阻R8而连 接在电源输出节点N物gie。此晶体管Q20、 Q21的射极连接于定 电流源452，且晶体管Q20的集极连接于在与Vcc之间所设的第1
ii电流镜电路(以下称第1镜电路)456的PNP晶体管Q22,用以接受 电流供给。此外，晶体管Q21的集极亦连接于在与Vcc之间所设 的第2电流镜电路(以下称第2镜电路)460的PNP晶体管Q26的基 极、集极，用以接受电流供给。
上述电流镜电路456的输出侧的PNP晶体管Q23的集极连接 于在与GND之间所设的第3电流镜电路(以下称第3镜电路)458 的npn晶体管Q24的基极、集极。在Q23中，于差动部M4的Q20 流通有与第l镜电^各456的Q22所流通的电流相等的电流，且此 电流供给至第3镜电路458的Q24。第3镜电流458的输出侧NPN 晶体管Q25连接于第2镜电路的PNP晶体管Q27的集极与PMOS 晶体管Ml的栅极的连接节点Ng,而Q25朝向GND流通与Q24的 电流相等的电流。
另 一方面，第2镜电路460的输出侧的PNP晶体管Q27从Vcc 朝向连接节点Ng流通与基极共通连接的Q26所流通的电流(供 给至差动部454的Q21的电流)相等的电流。栅极连接于此连接 节点Ng的上述Ml其源一及或漏^l的一方连4妻于Vcc,且另 一方连
接于电源输出节点Nw。gic。此外，在此电源输出节点Nv!。gic与
GND之间连接有电阻R9 。
连接节点Ng的电压通过从该第2镜电路460所供给的电流、 及第3镜电路458所牵引的电流而调整。PMOS晶体管Ml依据连 接节点Ng的电压而动作，而流通于此PM0S晶体管M1的电流流 通于电阻R9，而决定电源输出节点Nv!。gic的电压，惟此电源输 出节点N^。gic经由电阻R8而负反馈于差动部454的晶体管Q21的 基极。因此，只要电阻R8、电阻R7为相同电阻值，则电源输出 节点N^。gic的电压，即以与来自带隙定电压电路420的输出节点 Nout的电压 一致的方式使逻辑芯片用电源电路450动作。
此电源输出节点Nvl。gic^0当于驱动器芯片20的逻辑电源输出端子(Tv。ut),且所作成的逻辑电源，如图1及图2所示供给至
vin'
另外，通过将电阻R7与R8设为相同电阻值，逻辑芯片用电 源电路450的》文大率即成为1。此外，电阻R7、 R8亦可省略而4吏 之短路。此时的电i 各显示于图6。如此，通过将电阻R9的上侧 的输出(节点N^。gic)的电压负反馈至运算放大器，而使输入电 压、输出电压一致而从输出晶体管M1供给充分的输出至端子 (节点Nvi。gic)。
在上述的节点Nref中，连接有Vcd氐电压截断电路430，用 以防止在Vcc启动时、及由于电池等的》文电而导致Vcc降低等， 于Vcc电压比预定电压降低的情形下，输出电压Tv。ut降低，因此 使晶体管M1关断。此外，在节点Nref亦连接有过热保护电路 440，用以在带隙定电压电^各420过热时，停止成为发热源的晶 体管Ml的动作而^f呆护电源电路。在图3之例中，Vcc低电压截断 电路4 3 0 、过热保护电路440通过未图示的电流控制配线路径来 控制晶体管Ml的棚1及(Ng)电位，借此而4吏M1的动作停止，而 可谋求电源电路及接受此电源的电路的保护与输出电压的稳定 化。此外，在驱动器芯片20内具备使用驱动器芯片用的带隙定 电压电路的电源电路时，即使是此驱动器芯片用的电源电路， 亦可利用相同
440来进行所述电源电^各的保护。 附图中符号的简单说明如下 10:多芯片封装(MCP)半导体装置 20:驱动器芯片 30:逻辑芯片 40:电源电^各 50:塑模材料60:接垫
70:运算放大器群
80:输出段
90:其他电路
100:基板
220.补正用模拟电路
310AD转换电路
320振动运算部(陀螺仪均衡器)
330位置运算部(霍尔均衡器)
350.DA转换电路
450:逻辑芯片用电源电路
510:陀螺仪感测器。
权利要求
1. 一种半导体装置，将具有模拟电路的驱动器芯片、及具有数字电路的逻辑芯片安装于相同封装内的多芯片封装的所述半导体装置，其特征在于，所述驱动器芯片包括用以作成所述逻辑芯片用的逻辑芯片电源的逻辑芯片用电源电路、及用以将来自多个感测器的检测信号予以放大的多个运算放大器，所述驱动器芯片整体为四角形状，且将所述多个运算放大器、及所述逻辑芯片用电源电路配置于对角位置。
2. 根据权利要求l所述的半导体装置，其特征在于，用以 输出所述逻辑芯片电源的逻辑芯片电源输出端子，配置于所述 逻辑芯片用电源电路附近。
3. 根据权利要求1或2所述的半导体装置，其特征在于，用 以产生供给至所述逻辑芯片用电源的基准电压的带隙基准电压 产生电路，配置在所述多个运算放大器与所述逻辑芯片用电源 之间。
全文摘要
本发明提供一种半导体装置。在多芯片封装的半导体装置中，将具有模拟电路的驱动器芯片、与具有数字电路的逻辑芯片安装于相同封装内。驱动器芯片包括作成逻辑芯片用的逻辑芯片电源的逻辑芯片用电源电路、及将来自多个感测器的检测信号放大的运算放大器群。驱动器芯片整体为四角形状，并将所述多个运算放大器、与所述逻辑芯片用电源电路配置于对角位置。本发明所述的半导体装置，可有效地防止对于感测器用的运算放大器造成影响。
文档编号H01L25/00GK101471336SQ20081018911
公开日2009年7月1日 申请日期2008年12月25日 优先权日2007年12月25日
发明者横尾聪 申请人:三洋电机株式会社;三洋半导体株式会社