用于单切管芯测试的方法和装置的制作方法

专利名称：用于单切管芯测试的方法和装置的制作方法
技术领域：
本发明涉及半导体领域，更具体地涉及一种用于单切管芯(singulated die)测试的方法和装置。
背景技术：
一般使用表面上制备有多个单独电路的硅晶片来制造半导体电路。这 允许单独管芯上的电路的批量生产，并且在制造过程完成之后，管芯可以 被从晶硅片分离出来并被放置在芯片载体(chip carrier)中。所以，每个 硅晶片包括多个单独管芯，而每个管芯又包含其自身的电路。
硅晶片的测试一般涉及在晶片仍然处于完整晶片形式时对晶片进行测 试。所以，每个管芯是在管芯仍然是晶片的部分时被测试的。 一些测试可 以在管芯被从晶片分离出来之后进行；然而，这种测试没有涉及同时对多 个管芯的测试。
硅晶片的测试通常是非常棘手且耗时的过程。结果，其占据了制造电 路中涉及的成本的重大百分比。今天，大多数测试是通过在电路仍是硅晶 片的部分时对电路进行测试来完成的。然而，单独管芯的紧密接近通常导 致问题。例如，由于为了运行测试例程必需将输入和输出线耦合到晶片上 的这些单独管芯，所以很难将所有的输入和输出线聚集到测试接口的所期 望的表面区域中。所以，很难利用测试接口 (当用于晶片时也称为探针 卡)的单次触压(single touch-down)来测试包括多个管芯的晶片。艮卩， 在这种情况下，测试接口不能从单个位置建立与要被测试的所有管芯的必 要接触点或者与所有管芯相耦合。
例如，在一些电流测试系统中，探针卡必须将很多信号线路由到大致 具有直径为300 mm (因为，这是处于测试的晶片的尺度)的圆形的测试 头或测试接口。结果，连接到探针卡的测试头引脚的信号线被使得相互紧密接触。另外，这些信号线从它们开始的地方到测试头引脚被路由了很长 距离。结果，当高频信号被路由通过信号线时，存在因信号线的长度(电 阻、电容和电感效应)和被集拢在一起的所有信号的接近而导致的显著衰
减。结果，存在频率限制。例如，不能利用具有高于150至200 MHz频率 的信号来可靠地测试存储器。
硅晶片的电流测试的另一限制在于硅晶片可以被测试的温度范围范 围。当前存在对管芯可以经受测试的温度范围方面的限制。即，此范围大 约为一4(TC到+ 8(TC。此限制的原因在于硅晶片一般被诸如胶带(tape) 之类的粘合物固定到了测试面。粘合物将晶片固定到适当的位置，从而使 得其在测试期间不能移动。然而，胶带的物理特性限制了硅晶片可以经受 的温度范围。由于胶带在一4(TC以下的冷温度处会丧失粘附性，在8(TC以 上的温度处会液化，所以通常不在此范围以上测试硅晶片。
如以上所注意到的，为了充分测试布置在单独管芯上的电路，硅晶片 的测试涉及大量时间。此测试时间是电路的总成本的显著部分。传统测试 中的限制因素是晶片的尺寸，其限定有多少电路可以被测试。例如，具有 大约300 mm直径的晶片仅可以具有形成在该晶片上的如此多的管芯。所 以，在这种情况下可以被测试的管芯数目的上限由晶片上的管芯数目限 定。
所以，需要一种可以补救在对制备在硅晶片上的管芯测试的过程中涉 及的至少一些弊端的系统。

发明内容
根据本发明的一个实施例， 一种测试硅晶片的方法可以通过以下处理 实现获取具有第一多个管芯的第一硅晶片；获取具有第二多个管芯的第 二硅晶片；从所述第一晶片单切出所述第一多个管芯，以形成第一组单切 管芯；从所述第二晶片单切出所述第二多个管芯，以形成第二组单切管 芯；以组合管芯排列的形式将所述第一组单切管芯和所述第二组单切管芯 一起排列在支持面上，其中所述组合管芯排列包括总数超过形成在所述第 一硅晶片上的管芯的数目的管芯；以及作为单个测试序列的部分测试所述
6组合管芯排列。
根据本发明的另一个实施例，可以实现一种用于测试硅晶片的装置， 该装置包括晶片单切设备，所述晶片单切设备被配置为将第一晶片单切 为单切管芯；管芯放置设备，所述管芯放置设备被配置为将来自所述第一 晶片的单切管芯放置到单切管芯测试排列中；其中所述晶片单切设备还被 配置为将第二晶片单切为单切管芯；其中所述管芯放置设备被还配置为将 来自所述第二晶片的单切管芯放置到所述单切管芯测试排列中；以及测试 设备接口 ，所述测试设备接口被配置为向所述单切管芯测试排列提供输入 和输出信号。
本发明的又一实施例提供了一种单切管芯排列，其中该排列包括从 第一晶片单切出的第一组单切管芯；从第二晶片单切出的第二组单切管 芯；所述第一组单切管芯和所述第二组单切管芯以组合管芯排列被排列， 并且其中每个单切管芯与其他单切管芯相偏离。
本发明的再一实施例提供了一种测试设备接口，包括第一接口，所 述第一接口被配置为与测试计算机相接口；第二接口，所述第二接口被配 置为与多个单切管芯相接口；其中所述单切管芯包括以组合测试图案排列
的来自第一晶片和第二晶片的单切管芯，并且其中所述第二接口被配置为 同时与组合测试图案中的所有单切管芯相耦合。
本发明的其他实施例将从说明书、附图和权利要求的评述得到明了。


图1示出了根据本发明的一个实施例的用于测试来自多个晶片的单切 管芯的系统。
图2示出了根据本发明的一个实施例的用于实现计算机化设备的计算 机系统的框图。
图3示出了根据本发明的一个实施例的多个管芯的单切以及在组合单 切管芯测试排列中的放置。
图4示出了根据本发明的一个实施例的可替代的单切管芯排列。
图5示出了说明根据本发明的一个实施例的测试单切管芯的方法的流程图。
图6A和6B示出了说明根据本发明的一个实施例的测试单切管芯的方 法的流程图。
具体实施例方式
现在参考图1，可以看到根据本发明的一个实施例的用于测试管芯的 系统。图1中所示的系统使得晶片能够被单切并被排列在测试排列中。然 后，测试排列使得测试接口能够被用来测试管芯。另外，单切管芯的测试 使得来自多个晶片的管芯能够被一起测试。这可以大大方便测试过程并可 以提供优于传统测试方法和系统的替代益处。
作为一个示例，分离的排列中的单切管芯的放置使得测试接口能够被 提供有降低密度的信号线。降低密度的信号线被路由到测试接口的表面上 的测试引脚降低了由于将信号线路一起集中在密集区域而导致的RF效 应、信号干扰以及信号衰减。
图l示出了硅晶片104、 108和112。这些硅晶片可以由制造者提供， 从而使得单独晶片被以例如装配线的方式(assembly line fashion)将降低 密度的信号线路由到测试设备。图l还示出了单切设备116和管芯放置设 备118。另外，图1示出了由单切设备和管芯放置设备预先从晶片单切出 并放置的单切管芯的排列122。另外，图l示出了与测试接口 126耦合的 测试计算机130。测试接口 126又与单切管芯相接口。
在操作中，图1可以通过以下处理实现获取单独管芯104、 108和 112，并利用单切设备116将来自每个晶片的管芯划分成单独的单切管 芯。这可以通过诸如在晶片上的单独管芯之间刻出刻线之类的各种途径实 现。这使得单独管芯与剩余的晶片分离开来。对管芯进行分离的替代方法 在本行业是公知的。当每个管芯被单切时，可以由例如自动机械控制的夹 子(robotically controlled griper)来掌控，动机械控制的夹子耦合管芯并将 管芯置于测试图案122中。该机械耦合设备被示出为图1中的块118。
图1中所示的测试图案122可以利用来自多个晶片的管芯实现。所 以，晶片104和108中示出的管芯可以被从这些晶片分离出来并被放置在如布图122所示的组合测试排列中。可以将这些管芯放置在支持面上，以 将管芯固定在适当位置。支持面也可以被放入封套(enclosed)，以在测 试期间提供更大的温度范围。
单独管芯的布图可以以任何期望的图案形成。通过在管芯相互之间留 出充足空间来放置管芯，测试接口上的信号线也可以相互分离，从而降低 由于相互接近地放置信号线而导致的干扰效应。而且，由于测试接口可以 接近测试计算机而放置，所以可以减小信号线的长度。块126表示测试设 备接口。在本行业中，用于单个晶片的测试设备接口通常被称为探针卡。 然而，接口 126允许同时测试来自多个晶片的管芯。另外，其配置有实质 上比传统的探针卡更大的表面区域。由于在测试期间可以将管芯相互分 离，所以利用了更大的表面区域。例如，不是将300mm直径的表面区域 用于探针卡，而是可以使用具有正方形表面区域的测试接口。
测试接口配置有允许与单独管芯相耦合的10硬件。 一般而言，这是 通过提供可以触压管芯上配置的电路的接触点的弓i脚来实现。
接口 126还与测试计算机130耦合或接口。这使得测试计算机生成向 测试接口 126提供输入信号以及从测试接口 126接收输出信号的测试序 列。在单切测试排列提供灵活性的情况下，测试计算机实际上可以被直接 放置在测试接口之上。这减小了信号线的长度，从而降低了由于信号线的 电感、电容以及电阻而导致的RF效应。
尽管图1示出了三个晶片，但是应该理解，可以从单个晶片、两个晶 片或多于两个晶片的管芯来规划测试图案。
图2宽泛地示出了可以如何实现单独系统元件。系统200被示为包括 经由总线208电耦合的硬件元件，包括处理器201、输入设备202、输出 设备203、存储设备204、计算机可读存储介质读出器205a、通信系统 206、处理加速度(processing acceleration)(例如，DSP或专用处理器) 207和存储器209。计算机可读存储介质读出器205a还被耦合至计算机可 读存储介质205b，广泛地表示远程的、本地的、固定的和/或可移除的存 储设备的组合将用于临时和/或更持久地包含计算机可读信息的存储介质、 存储器等(可以包括存储设备204、存储器209和/或任何其他这种可访问的系统200资源)加在一起。系统200还包括软件元件(示出为当前处在 工作存储器291中)，这些软件元件包括操作系统292和诸如程序、小应 用程序(applets)和数据等的其他代码293。
系统200具有可扩展的灵活性和可配置能力。所以，例如，可以用单 个架构来实现还可以根据当前期望的协议、协议变形、扩展等配置的一个 或多个服务器。然而，本领域技术人员将会明白，可以根据更多的特定应 用要求来更好地利用这些实施例。例如， 一个或多个系统元件可以被实现 为系统200组件中(例如，在通信系统206中)的子元件。还可以利用定 制的硬件，和/或可以以硬件、软件(包括所谓的"便携软件"，诸如小应 用程序)或它们二者来实现特定元件。另外，虽然可以采用到诸如网络输 入/输出设备(未示出)之类的其他计算设备的连接，但是应该理解，也可 以利用到其他计算设备的有线、无线、调制解调器和/或其他一个或多个连 接。
现在参考图3，可以看到两个晶片304和308被单切而成为组合测试 排列312。示出的晶片304包括形成在该晶片上的32个管芯。每个管芯包 括其自身的单独电路。类似地，硅晶片308包括32个管芯。尽管这个示 例利用了32个管芯，但是在很多制造过程中，常见在300 mm直径的硅晶 片上配置至少512个管芯。图3示出硅晶片被分别单切从而使得单独管芯 被制造并被放置在64管芯的正方形图案排列中。如在这个示例中所看到 的，该测试排列具有远远大于原始的两个晶片的测试区域。所以，测试接 口使得被路由到该测试接口的表面的输入和输出信号具有更大间隔。如更 早注意的，这些输入和输出信号的分离，尤其是在它们被以RF频率操作 时，使得具有更高的信号可靠性和可以测试这些管芯的更大的频率范围。 作为利用更高频率的结果，可以在更短时间内测试管芯。另外，可以在更 大的频率范围上对它们进行测试以提供可靠性。
图4示出了组合管芯测试排列的另一个示例。在图4中，单切的管芯 被放置在具有用省略号表示未示出的其他行的图案中。图4还示出了可以 被直接放置在组合单切管芯测试排列上的测试接口 404的外形。所以，图 4表示这样的事实可以将单个测试接口放置在组合测试排列之上的某个位置并且不对其进行移动，而仍然能够使得所有管芯被测试。在本行业 中，其通常被称为利用单次"触压"的测试。这在测试一组管芯时提供了 更高的速度，原因在于它不要求测试接口向第二位置移动以测试从第一位 置不能测试的管芯。尽管功率要求可能允许这样做或阻止人们这样做，但
是图4中所示的测试接口还可以使得多个管芯被同时并行地测试。另外， 它还使得来自多个晶片的多个管芯被并行测试。应该认识到，这样做一般 会需要非常大的功率利用。所以，可以选择不同时进行测试，但是仍可以 在不需要相对于管芯排列重新放置测试接口的情况下测试组合排列。
现在参考图5，流程500示出了测试单切管芯的示例。在块504中， 获取第一硅晶片。该硅晶片配置有多个管芯。类似地，在块508中，获取 具有第二组管芯的硅晶片。如块512中所示，对第一硅晶片进行单切，以 从第一晶片分隔出单独的管芯。类似地，块516示出也可以对第二硅晶片 上的管芯进行单切。在块520中，以组合管芯排列的形式将第一和第二组 单切的管芯一起排列在支持面上。组合管芯排列由总数超过晶片之一上可 得到的管芯的数目的管芯组成。所以，组合管芯排列使得能够测试比通过 测试单个硅晶片可以测试的管芯更多的管芯。在块524中，作为单个测试 序列的部分，测试组合管芯排列。
可以在图6A和6B中所示的流程图600中看到单切管芯测试的更加详 细的示例。在块604中，利用形成在晶片上的多个管芯制造第一硅晶片。 每个管芯具有诸如集成电路之类的电路。然而，每个电路不必须相同。类 似地，在块608中，制造其上具有多个管芯的第二硅晶片。在块612中， 对第一硅晶片进行单切，以形成第一组单切管芯。类似地，在块616中， 对第二硅晶片进行单切，以形成第二组单切管芯。如块620所示，将第一 组单切管芯和第二组单切管芯以组合管芯排列的形式一起排列在支持面 上。组合管芯排列包括总数超过形成在第一硅晶片上的管芯的数目的管 芯。在块624中，可以利用诸如机器人控制的装备之类的运送设备来机械 地耦合单切管芯并将它们放置在支持面上。例如，"拾放(pick-and-place)"机制在本行业是公知的。
块628示出了甚至可以获取其上布置有多个管芯的第三硅晶片。另外，如块632中所示，可以对第三硅晶片进行单切，以形成第三组单切的 管芯。应该理解，根据本发明的实施例，可以单切一个或多个硅晶片，并 可以以组合测试排列的形式对它们进行组合。来自附加晶片的管芯的使用 仅仅扩展了测试区域，并可以利用更大的测试接口来处理。在块636中， 可以将第三组单切的管芯排列作为组合管芯排列的部分。
根据本发明的一个实施例，可以利用对组合管芯排列的单次触压来测 试组合管芯排列中的所有管芯。直到此时，这很难利用传统的晶片测试来 进行。即，这是由于在将所有输入和输出信号压縮到足够用来测试硅晶片 的区域方面存在困难。根据本发明的一个实施例，单切管芯的间隔使得输 入和输出信号在测试接口上被间隔开，而不会导致严重的信号衰减或干 扰。所以，可以配置更大的测试接口来覆盖单切管芯排列的更大的表面区 域，并可以执行单次触压。当将测试设备接口放置到某个测试位置，就可 以在不移动或移除该测试设备接口的情况下实现测试序列。在块644中， 甚至可以同时将组合管芯排列中的每个管芯与测试设备接口相耦合。在这 种情况下，可以同时实现电耦合，从而同时测试每个管芯。可替代地，为 了降低功率要求，可以顺序地或以块来测试单独管芯以降低功率要求。在 块648中，作为单个测试序列的部分，测试组合管芯排列。
根据以下的一个或多个实施例，还可以改进以上公开的实施例。例 如，可以实现测试晶片管芯的极端温度范围。当前存在对可以测试管芯的 温度范围的极限。艮P，此范围大约为一40摄氏度到+ 80摄氏度。此问题 是由用于粘附晶片的胶带的物理特性引入的。在冷温，胶带会丧失粘附 性，在高温，胶带会被液化。通过单切管芯并利用诸如经由多孔板 (porous plate)抽真空的机制，可以在不使用胶带的情况下在测试期间将 管芯保持在合适的位置。这允许诸如从一55摄氏度到+ 150摄氏度的更大 的温度范围。另外，如当前所作的，可以通过将管芯封装在腔室中而不是 仅从卡盘(chuck)对它们进行加热来实现更大的温度范围。
另外，在将管芯放置在封装中之前对管芯进行抛光从而降低它们的厚 度变得更加常见。例如当在封装中堆叠多个管芯时，这是必要的。例如， 可以将管芯的厚度从250微米减薄到厚度为70微米。抛光的动作可以导
12致电路中的机械缺陷，诸如硅晶体中的机械应力。过去，测试在抛光动作 之前发生，不会受到这些机械缺陷。根据一个改进，现在可以在对管芯进 行单切和抛光之后但在将它们放置在封装之前对它们进行测试。这使得由 于抛光导致的缺陷可以被测试。
当前，通过大致精确到+/-100微米以内的仪器来切割晶片。这对于在 存在接触焊盘的容限(tolerance)的封装中放置管芯来说是足够。然而， 当使用单切管芯测试时，该测试接口需要以精确位置(例如，距离目标位 置不超过10微米)对管芯进行触压。如果测试接口引脚没有触压在正确 的地方，则对输入和输出测试信号可能不存在电连接或存在错误连接。一 般而言，这可以通过以离期望位置具有非常有限的容限(例如，10微米) 的测试布图布置管芯来克服。替代地，可以利用机械耦合设备来抓放单切 管芯。然后，可以光学观察管芯，以使用图案识别在管芯上定位参考点。 然后，可以通过获知管芯的光学识别位置应该处于管芯布图的什么位置来 将管芯放置在准确位置。类似地，可以利用可用来对齐管芯的参考点来制 备管芯。
当前，管芯测试不能在足够极端的温度处发生。根据一个改进，可以 将单切管芯排列放置在温度控制的腔室中。然后，温度范围可以在较宽的 范围上改变。根据一个变形，在这样的情况下，测试接口可以形成测试腔 的顶部。
当前似乎没有获取管芯并将其放置在测试布图中然后将其从测试布图 移除的商业上可获得的处置机制。而是，单切管芯通常仅在刻线后被放置 在管芯载体中，然后管芯载体被取走。根据以上描述的本发明的实施例， 可以实现一种可以从晶片上移除单切管芯，在测试之前将它们放置在测试 布图上，然后在测试之后将它们从测试布图移除的拾取和放置设备。
由于为了测试目的在精确位置处触压管芯上所必需的精确度，适当地 对齐管芯是非常重要的。根据一个改进，此问题可以通过在可以放入管芯 的低压下利用预先制备的管芯托盘(tie tmy)来解决。假设管芯的外部尺 度被精确切割，则通过低压的大小，在低压下的管芯的放置和从管芯下方 施加的轻微吸力将使得管芯被正确地对准。这模拟了银器被放置在银器托盘中。
一旦在布图上对齐了管芯，人们可能想确保它们在单切管芯测试期间 不会移位。这可以通过利用允许从管芯下方抽取真空的多孔管芯载体来解 决。这将使得在不损坏薄管芯的情况下保持管芯的位置。
特别针对快闪存储器，可以实现一个改进。快闪存储器被称为非终端
设备(non-terminating device)。结果，到快闪存储器单元的输入信号将被 反射，就如同传输线上的信号在该传输线的端部不具有匹配的终端阻 抗，。这种情况被利用长测试线来测试快闪存储器的测试系统恶化。此问 题可以通过利用其中的信号线非常短的系统来解决。那可以利用该系统 (其中，信号线例如为2英寸而不是传统上的2英尺)的新测试接口实 现。
如以上所注意到的，单切管芯的精确放置对于使探针引脚触压在精确 的目标位置上是非常重要的。包含金属化层的薄且轻的管芯，可以利用磁 力来移动。这种磁力可以用来将粗略放置的管芯较好地拉进托盘。另外， 管芯可以被设计为利用重要的金属部分来制造，以使使得管芯更容易对磁 场发生响应。
全部区域的单切管芯的放置可能花费一段时间。该放置时间可以用来 在已经放置好的管芯上开始测试。所以，可以同时在管芯的区域上执行多 个处理。当剩余的管芯被放置在测试布图上时，可以使用细长的测试接口 来开始测试单切管芯测试布图中的管芯列。然后，当完成一列的测试时， 可以取走布图中的完成的测试管芯。
在测试整个(未单切的)晶片时，测试接口上的有缺陷的引脚将阻止 晶片上的至少一个管芯被测试。不存在避开有缺陷的引脚的途径。这浪费 了那些未测试的管芯，或者导致固定测试接口存在停工时间。根据本发明 的实施例，此问题可以被克服。如果新的测试接口 (例如，边上1米)具 有有缺陷的引脚，则此有缺陷的引脚可以被识别出来并且随后的布图处理 可以避免将管芯放置在有缺陷的引脚下。这能够作出在布图中的哪里放置 管芯的即时决定(on-the-fly determination)，从而使得所有管芯被测试， 并且不需要停工时间来固定测试接口 。管芯的放置将是一个耗时的处理。需要用于加速在测试布图中放置管
芯的方法。根据一个改进，这可以通过使用多头拣选机(multi-headed picker)来同时拾起和放置多个管芯来解决。这将使得从管芯托盘到测试 布图的壁移动(arm movement)更少。
用于测试的管芯的精确放置是有挑战性的。所以，需要一种可以精确 定位管芯从而使得测试过程不会失败的系统。根据一个实施例，管芯可以 被切割为具有固定宽度，然后以组略的精确度将每个管芯放置在布图上。 然后，可以使用两个L形机械触点来利用用于L形触点的最终停止点的预 定坐标将管芯从相对的角推到适当放置位置。
为了精确地对准管芯，切割管芯以使得管芯的外部边界被认为具有一 些小程度的误差是有益的。当前的切割技术没有提供必要的精确切割。一 个选择是利用激光以高精确度来切割管芯。
管芯的对准将是有挑战性并且耗时的。在完全从晶片移除管芯之后对 管芯进行测试是存在益处的，但是也存在时间损失。所以，根据一个改 进，可以从晶片切割出管芯条(strip of die)，而不是被完全单切为独立管 芯。这将加速放置管芯条的处理，并使得能够仅以一个维度进行对准。
当管芯被最终放置在测试布图上时，不将管芯移出位置是非常重要 的。 一种解决方案是为载体提供粘性胶带以接收管芯，以在管芯粘附至该 胶带时防止管芯被移动。然而，在一些实例中，必须从下方(例如，通孔 所在的位置)测试管芯。当通过粘性胶带来保护管芯时，这些连接点将被 堵塞。此问题可以通过将导线穿过胶带以实现背部导电(backside conductance)来解决。
尽管本发明的各种实施例被描述作为用于实现本发明的方法或装置， 但是应该理解，本发明可以通过耦合到计算机的代码，例如，位于计算机 上或可以通过计算机访问的代码来实现。例如，可以利用软件和数据库来 实现以上讨论的很多方法。所以，还应该注意，除了利用硬件实现本发明 的实施例之外，这些实施例可以通过使用包括具有能够使能本说明中公开 的功能的计算机可读程序代码的计算机可用介质的制造件(article of manufacture)实现。所以，期望本发明的实施例还被认为可以以它们的程序代码装置的形式的专利来保护。另外，本发明的实施例还可以被具体化
为存储在包括但不限于RAM、 ROM、磁介质、光介质或磁光介质中的实 质上任意种类的计算机可读存储器中的代码。更一般地，本发明的实施例 可以以软件或硬件或它们的组合来实现，包括但不限于在通用处理器上运 行的软件、微代码、PLA、 ASIC。
还可以预想到，本发明的实施例还可以被实现为载波中包含的计算机 信号和经由传输介质传播的信号(例如，电信号和光信号)。所以，以上 讨论的各种信息可以被格式化在诸如数据结构之类的结构中，并且可以被 作为电信号经由传输介质发送或存储在计算机可读介质上。
应该注意，这里列举的很多结构、材料和动作可以被作为用于执行功 能的装置或用于执行功能的步骤。所以，应该理解，这种语言能够覆盖本 说明书中公开的所有这些结构、材料或动作及它们的等同物。
从本说明书可以理解本发明实施例的装置和方法及其附带的优点。尽 管以上是对本发明具体实施例的完整描述，但是不应该将以上描述当作对 于由权利要求定义的本发明的范围的限制。
权利要求
1.一种测试硅晶片的方法，所述方法包括获取具有第一多个管芯的第一硅晶片；获取具有第二多个管芯的第二硅晶片；从所述第一晶片单切出所述第一多个管芯，以形成第一组单切管芯；从所述第二晶片单切出所述第二多个管芯，以形成第二组单切管芯；以组合管芯排列的形式将所述第一组单切管芯和所述第二组单切管芯一起排列在支持面上，其中所述组合管芯排列包括总数超过形成在所述第一硅晶片上的管芯的数目的管芯；作为单个测试序列的部分，测试所述组合管芯排列。
2. 根据权利要求1所述的测试硅晶片的方法，其中，所述组合管芯排 列包括制造在所述第一硅晶片上的所有管芯和制造在所述第二硅晶片上的 所有管芯。
3. 根据权利要求1所述的测试硅晶片的方法，其中，所述测试所述组 合管芯排列包括将所述组合管芯排列中的每个管芯同时与测试设备接口相耦合。
4. 根据权利要求1所述的测试硅晶片的方法，其中，所述测试所述组 合管芯排列包括利用测试设备接口对所述组合管芯排列执行单次触压，以在移除所述 测试设备接口之前完成对所述组合管芯排列中的所有管芯的测i式。
5. 根据权利要求1所述的测试硅晶片的方法，其中，所述将所述第一 组单切管芯和所述第二组单切管芯一起排列包括利用自动机械控制的传送设备将每个单切管芯放置在所述支持面上。
6. 根据权利要求1所述的测试硅晶片的方法，还包括 至少获取具有第三多个管芯的第三硅晶片；至少从所述第三晶片单切出所述第三多个管芯，以形成第三组单切管心；将至少所述第三组单切管芯排列作为所述组合管芯排列的部分。
7. 根据权利要求1所述的测试硅晶片的方法，其中，所述第一组单切 管芯和所述第二组单切管芯中的每个管芯包括配置作为每个管芯的部分的 电路。
8. —种测试硅晶片的装置，所述装置包括晶片单切设备，所述晶片单切设备被配置为将第一晶片单切为单切管心；管芯放置设备，所述管芯放置设备被配置为将来自所述第一晶片的单 切管芯放置到单切管芯测试排列中；其中，所述晶片单切设备被还配置为将第二晶片单切为单切管芯；其中，所述管芯放置设备被还配置为将来自所述第二晶片的单切管芯 放置到所述单切管芯测试排列中；测试设备接口，所述测试设备接口被配置为向所述单切管芯测试排列 提供输入和输出信号。
9. 根据权利要求8所述的装置，其中，所述晶片单切设备包括用于对 所述第一硅晶片和第二硅晶片进行刻线的刻线设备。
10. 根据权利要求8所述的装置，其中，所述管芯放置设备被配置为 将来自所述第一晶片的所有单切管芯放置到所述单切管芯测试排列中。
11. 根据权利要求IO所述的装置，其中，所述管芯放置设备被配置为 将来自所述第二晶片的所有单切管芯放置到所述单切管芯测试排列中。
12. 根据权利要求8所述的装置，其中，所述单切管芯测试排列包括 制造在所述第一晶片上的所有管芯和制造在所述第二晶片上的所有管芯。
13. 根据权利要求8所述的装置，其中，所述测试设备接口被配置为 同时与所述单切管芯测试排列中的每个管芯相耦合。
14. 根据权利要求8所述的装置，其中，所述测试设备接口被配置为 对所述单切管芯测试排列执行单次触压，以在去除所述测试设备接口之前 完成对所述单切管芯测试排列中的所有管芯的测试。
15. 根据权利要求8所述的装置，其中，所述管芯放置设备包括被配 置为将每个管芯放置在所述管芯测试排列中的自动机械控制的传送设备。
16. 根据权利要求8所述的装置，其中，所述单切管芯测试排列为具有来自至少三个晶片的管芯的尺寸。
17. 根据权利要求8所述的装置，其中，每个单切管芯包括电路。
18. —种单切管芯的排列，所述排列包括 从第一晶片单切出的第一组单切管芯； 从第二晶片单切出的第二组单切管芯；所述第一组单切管芯和所述第二组单切管芯以组合管芯排列而被排 列，并且其中每个单切管芯与其他单切管芯相偏离。
19. 根据权利要求18所述的单切管芯的排列，其中，所述第一组单切 管芯包括形成在所述第一晶片上的所有管芯。
20. 根据权利要求18所述的单切管芯的排列，其中，所述组合管芯排 列包括形成在所述第一晶片上的所有管芯和形成在所述第二晶片上的所有 管芯。
21. 根据权利要求18所述的单切管芯的排列，其中，所述组合管芯排 列被配置为与测试设备接口相接口 ，以使得所述测试设备接口能够在单次 触压下与所述组合管芯排列中的每个管芯相接口 。
22. —种测试设备接口，包括第一接口，所述第一接口被配置为与测试计算机相接口；第二接口，所述第二接口被配置为与多个单切管芯相接口；其中，所述单切管芯包括以组合测试图案的来自第一晶片和第二晶片的单切管芯，并且其中所述第二接口被配置为同时与所述组合测试图案中的所有单切管芯相耦合。
全文摘要
根据本发明的一个实施例，可以实现一种单切管芯测试方法。这可以通过获取晶片并将管芯单切为单独的管芯模片来实现。单切管芯可以被排列在分离的测试排列中，甚至可以将来自多个晶片的管芯作为组合排列的部分相组合。然后，可以对组合测试排列实现测试。
文档编号H01L21/66GK101657894SQ200880012355
公开日2010年2月24日 申请日期2008年4月15日 优先权日2007年4月16日
发明者盖恩·艾瑞克森, 艾伦·D·哈特, 艾瑞克·沃克里克 申请人:惠瑞捷(新加坡)私人有限公司