专利名称：：化合物半导体衬底、化合物半导体衬底的制造方法以及半导体器件的制作方法
技术领域：
：本发明涉及一种化合物半导体衬底及其制造方法以及使用了化合物半导体衬底的半导体器件，该半导体衬底具有层叠结构，该层叠结构能够使应用于HEMT、HBT等电子器件、光器件、磁传感器等中的形成在Si衬底上的化合物半导体层的结晶位错(缺陷)降低，并随之实现高品质化。
背景技术：
：近年来，关于化合物半导体的薄膜结晶生长技术，利用了化合物半导体衬底的HEMT(HighElectronMobilityTransistor高电子迁移率晶体管)、HBT(HeterojunctionBipolarTransistor异质结双极性晶体管)等电子器件、光器件、太阳能电池或利用了二维电子气的超高速器件、磁传感器等半导体器件具有各种特征，并且飞速发展。然而，化合物半导体衬底难以生长大型结晶。并且，化合物半导体衬底较脆而容易破损，因此在制造过程中需要小心处理。另外，化合物半导体昂贵，需要向大口径化合物半导体衬底转移，但是由于重且脆，因此担心成品率问题。因此，在廉价且结晶性较好、轻量且适合于大口径化的IV族半导体衬底上形成化合物半导体的技术引人注目。特别是大力进行有关于以下技术的研究在生产技术已成熟的Si衬底上生长作为化合物半导体的GaAs薄膜结晶的技术。并且，在器件化的情况下，需要化合物半导体衬底整体的特性分散较小。然而，由于Si与化合物半导体结晶的晶格常数、热膨胀系数不同而相互产生失配，因此当要在Si衬底上外延生长时产生各种问题。例如，Si与GaAs在晶格常数上存在4%的差，在热膨胀系数上存在两倍多的差。在这种状态下，难以在Si衬底上外延生长。并且，关于Si衬底的表面处理，在外延生长化合物半导体之前去除Si衬底上的作为氧化物的SiO2很重要。作为去除该氧化物的第一方法，能够通过在高真空下对Si衬底进行加热来去除氧化物。但是，在工业上，该第一方法由于周转期(TurnAroundTimeTAT)低下而欠缺批量生产性。另外，作为去除该氧化物的第二方法，存在通过对Si衬底进行化学处理来去除氧化物的方法。该第二方法为在放入到成膜装置之前，通过对Si衬底进行氢氟酸处理来去除氧化物。并且，以进行了氢终端处理的状态保护Si衬底的表面，防止处理后的氧化。另外，该第二方法需要对进行了终端处理的氢的脱氢进行控制的初期生长。作为在氢终端处理后的Si衬底上生长III-V族化合物半导体的产业现有技术，例如，在专利文献1中公开了一种关于InSb的异质外延膜的制造方法，在两阶段生长中的Si衬底上的初期生长中设置由铝、镓、铟中的至少一个构成的基底层来进行两阶段生长。然而，关于GaAs膜，禾Ij用相同的方法无法得到优质的膜。特别是，在Si衬底上生长晶格常数、热膨胀系数不同的化合物半导体的情况下，即使应用两阶段或者三阶段生长工序，在Si与化合物半导体层的界面也会产生较多的位错、层叠缺陷。由于这种界面所固有的位错(缺陷)，而成为电子器件活性层的化合物半导体的电特性质量下降，而无法得到原来所期望的化合物半导体的电特性。另外，即使是电流在与衬底面垂直的方向流动的光器件等的情况下，界面位错(缺陷)也带来影响而发光效率降低。另一方面，在利用在Si上异质外延生长而得到的化合物半导体衬底来形成电子器件的情况下，在异质外延生长过程中的初期阶段产生的处于界面的位错(缺陷)被认为是化合物半导体衬底的表面出现位错(缺陷)的原因之一，因此给上述电子器件的特性带来不良影响。例如，在霍尔元件的情况下，在专利文献2中说明了如下内容GaAs衬底的位错(缺陷)关系到无磁场下的输出电压即不平衡(偏移)电压的恶化，并且公开了如下内容通过在GaAs衬底上外延生长GaAs来改进位错，从而降低不平衡(偏移)电压。另外，在专利文献3中公开了一种发光元件，该发光元件通过使用位错(缺陷)较低的衬底而发光效率较高且不容易产生劣化。关于结晶位错(缺陷)，作为改进结晶位错(缺陷)的生长方法，在非专利文献1中公开了一种横向外延生长。该横向外延生长改善局部的结晶位错(缺陷)，但难以在使用衬底整个面上实现结晶性较高的衬底。另外，存在衬底的前处理繁杂的缺点。在利用化合物半导体衬底来批量生产电子器件、光器件、磁传感器等的情况下，需要在使用衬底整个面改善结晶位错(缺陷)来确保材料利用率。然而，在上述专利文献1中，通过初期生长未能充分地降低Si衬底与化合物半导体层之间的界面中的位错(缺陷)。通过使化合物半导体层的膜厚层叠4.0ym，看起来在界面产生的缺陷所影响的电特性有所提高，但是由于需要4.Oym多的外延层，因此化合物半导体层中的位错(缺陷)并未改善。另外，利用结晶生长温度更高的GaAs膜，在工业上无法得到能够应用于霍尔元件等器件的质量。在Si衬底上异质外延生长化合物半导体的情况下，异质外延生长过程中的初期阶段最重要。本发明是鉴于上述情况而完成的，其目的在于提供一种在Si衬底上的化合物半导体层中降低Si衬底与化合物半导体层之间的所有位置任意处的界面的位错(缺陷)密度、具有10cm2以上的较大表面面积的化合物半导体衬底及其制造方法。另外，提供一种在HEMT、HBT等电子器件、光器件、太阳能电池或利用了二维电子气的超高速器件、磁传感器中使用了理想的化合物半导体衬底的半导体器件。专利文献1日本特开平7-249577号公报专利文献2日本特开平1-95577号公报专利文献3日本特开平7-193331号公报非专利文献1:D.Pribatetal.，Jpn.J.Appl.Phys.30，L431(1991)
发明内容本发明是为了达到上述目的而完成的化合物半导体衬底，在Si衬底上设置了含有As的化合物半导体，该化合物半导体衬底的特征在于，在上述Si衬底与上述化合物半导体层之间的界面处，As浓度高于上述化合物半导体层的物质以岛状的形式存在。另外，其特征在于上述岛状的物质由上述Si衬底或上述化合物半导体层的组成元素的一部分构成。另外，其特征在于上述岛状的物质对上述Si衬底没有外延生长。另外，其特征在于上述岛状的物质的结晶排列与上述Si衬底不同，且与上述化合物半导体层不同。另外，其特征在于在距上述Si衬底与上述化合物半导体层之间的界面lOnm的位置处，上述化合物半导体层的结晶位错(缺陷)为5.0X108/cm2以上并且Z.SXlcT/cm2以下。另外，其特征在于上述化合物半导体层的膜厚为0.1ym以上并且2.0ym以下。另外，其特征在于上述Si衬底的成膜面的表面面积为10cm2以上。另外，其特征在于上述化合物半导体层为单畴结构。另外，其特征在于上述化合物半导体层为<formula>formulaseeoriginaldocumentpage6</formula>另外，其特征在于上述Si衬底为Si薄膜衬底。另外，提供一种化合物半导体衬底的制造方法，在Si衬底上形成含有As的化合物半导体层，该化合物半导体衬底的制造方法的特征在于，在即将在氢终端处理后的Si衬底上外延生长化合物半导体之前，以低于氢脱离时的衬底温度的温度先行照射As，并依次层叠上述化合物半导体，由此在上述Si衬底上形成上述化合物半导体层。另外，提供一种化合物半导体衬底的制造方法，在Si衬底上形成含有As的化合物半导体层，该化合物半导体衬底的制造方法的特征在于，在氢终端处理后的Si衬底上，以低于氢脱离时的衬底温度的温度先行照射As，并且，在氢从衬底表面脱离之前提供构成上述化合物半导体的III族元素，由此在上述Si衬底上形成上述化合物半导体层。另外，其特征在于上述Si衬底的成膜面的表面面积为10cm2以上。另外，其特征在于上述化合物半导体层为单畴结构。另外，其特征在于上述化合物半导体层为<formula>formulaseeoriginaldocumentpage6</formula>另外，其特征在于上述Si衬底为Si薄膜衬底。另外，提供一种半导体器件，其特征在于使用了上述任一个化合物半导体衬底。另外，其特征在于上述半导体器件是电子器件、光器件、磁传感器、太阳能电池、利用了二维电子气的超高速器件中的任一个。这样，本发明需要在即将在氢终端处理后的Si衬底上外延生长化合物半导体层之前，对进行了终端处理的氢的脱离和化合物半导体源到达Si衬底的定时进行控制。在此，以低于氢脱离时的衬底温度的温度先行照射气体状的化合物半导体As，将其准备为在衬底表面上均勻地分布，在氢脱离之前开始提供III族元素来依次层叠化合物半导体，由此Si衬底与化合物半导体层之间的界面的结晶性在衬底整个面内得到改善。在上述方法中，通过高分辨率超高压透射电子束衍射来对所得到的Si衬底上的GaAs膜进行分析，结果是观察到在GaAs膜与Si衬底之间的界面处，周期性与Si衬底和GaAs膜都不同的物质呈岛状。确认出该物质对Si衬底没有外延生长。当通过电子能量损失谱(EELSELECTRONENERGYLOSSSPECTRUM)EELS法来对该物质进行分析时，确认出含有浓度比GaAs膜中的As浓度高的As。确认出没有岛状物质的部分的Si衬底与GaAs之间的界面的周期性极好。另外，确认出距界面lOnm的位置处的GaAs膜的位错密度较小而良好。在本申请发明中，认为得到质量极好的GaAs结晶的原因是，由于上述岛状含有As的物质吸收变形，并且在没有岛状物质的位置处，被终止于Si的氢与Ga整齐地替换，从而能够将Si衬底的外延信息延续到GaAs。如果使用本申请发明的方法，Si衬底的大小由外延生长装置能够设置的上限大小决定，没有特别限定上限。这是因为，先行照射的As为气体状的As，充满整个外延生长装置内，与Si衬底大小无关地能够控制到达Si衬底的定时。根据本发明，起到以下效果能够降低Si衬底与化合物半导体层之间的界面的位错(缺陷)密度；以及能够使形成在化合物半导体层上的电子器件、光器件等高质量化。另外，对HEMT、HBT等电子器件、光器件、磁传感器等利用化合物半导体衬底，随着界面的位错(缺陷)密度的降低而能够使其高质量化。图1是本发明的实施例1所涉及的包括Si上的化合物半导体层的化合物半导体衬底的截面示意图。图2是使用实施例1的化合物半导体衬底制作出的霍尔元件的截面示意图。图3是表示用于说明本发明所涉及的实施例1的化合物半导体衬底的制造方法的流程图的图。图4是表示用于说明本发明所涉及的实施例2的霍尔元件的制造方法的流程图的图。图5是存在于界面的岛状的As浓度较高的物质的截面图。图6是图5的放大图。具体实施例方式下面，参照附图来说明本发明的实施例。[实施例1]图1是本发明的实施例1所涉及的包括Si衬底上的化合物半导体层的化合物半导体衬底的截面示意图，在附图中，附图标记101表示由4英寸的单晶Si构成的Si衬底，102表示含有As的化合物半导体层。在辨别单畴结构的情况下，用在X射线衍射测试中观测到的、对于结晶轴方向的衍射线条数来确定。在与(111)面平行地被切割的单晶Si上生长时，判断畴结构的结晶面为(220)面，异质外延生长后的化合物半导体层102为三次对称，因此在单畴的情况下，对于全部结晶方向观察到三条衍射线。在多畴结构的情况下，观察到多于三条的多条该衍射线。在Si衬底101上形成化合物半导体层102的情况下，对其界面进行控制的初期生长很重要。在本发明中，通过从氢终端处理后的Si衬底101脱离氢的定时、对Si衬底101进行照射的材料以及照射的定时来示出各种界面形态。关于Si单晶101与化合物半导体102的界面，在氢脱离之前对Si衬底101仅照射As，之后，开始进行化合物半导体的异质外延生长，由此能够在Si衬底101和含有As的化合物半导体层102的界面处设置与含有As的化合物半导体层102的As浓度相比具有高As浓度的物质。使用聚焦离子束(FIB:F0⑶SEDIONBEAM)等微细加工装置来将该试样加工成10nm以下厚度的薄片，通过具有lOOOkeV左右加速能量的超高压电子显微镜来对该薄片的电子能量损失谱(EELS:ELECTR0NENERGYLOSSSPECTRUM)进行二维观测，由此能够确认存在于该界面的物质的As浓度高于化合物半导体层102的As浓度，并且离散地以岛状的形式存在于界面。另外，利用具有lOOOkeV左右加速能量的超高压电子显微镜能够观察到存在于该界面的As浓度较高的物质的结晶排列与Si衬底和化合物半导体层都不同，对Si衬底没有外延生长。图5是存在于界面的岛状的As浓度较高的物质的截面图，作为一例示出用本申请发明形成的Si上GaAs膜的超高压电子显微镜。另外，图6是图5的放大图。是以加速电压1250keV进行观察的结果。能够确认通过EELS确认出的存在于界面的As浓度较高的岛状物质的结晶排列与Si衬底和化合物半导体层都不同，对Si衬底没有外延生长。另外能够确认As浓度较高的岛状物质在厚度方向为2nm以下程度，在界面横向方向为6nm左右和16nm左右。确认出通过使用这种结构而存在于Si衬底101与化合物半导体层102之间的界面的位错(缺陷)得到改善，进而完成了本发明。这样，本发明的化合物半导体衬底是在Si衬底101上设置了含有As的化合物半导体的化合物半导体衬底，在Si衬底101与化合物半导体层102之间的界面处，As浓度高于化合物半导体层102的As浓度的物质以岛状的形式存在。另外，岛状物质由Si衬底101或化合物半导体层102的组成元素的一部分形成。另外，岛状物质对Si衬底101没有外延生长。另外，岛状物质的结晶排列与Si衬底101以及化合物半导体层102都不同。另外，在距Si衬底101与化合物半导体层102之间的界面lOnm的位置处，化合物半导体层102的结晶位错(缺陷)为5.OX108/Cm2以上并且2.5X1010/cm2以下。另外，化合物半导体层102的膜厚为0.liim以上并且2.Oilm以下。另外，Si衬底101的成膜面的表面面积为10cm2以上。另外，化合物半导体层102为单畴结构。另外，化合物半导体层102为InxAlyGazAS(x+y+z=1)。另夕卜，Si衬底101也可以为Si薄膜衬底。图3是表示用于说明本发明所涉及的实施例1的化合物半导体衬底的制造方法的流程图的图。在此，说明在4英寸Si衬底101上形成GaAs化合物半导体层102的薄膜的实施例。首先，对Si衬底101依次实施有机清洗、酸清洗以及碱清洗，去除该Si衬底101表面的有机物、金属等污染物质，来形成平坦的氧化膜(未图示)(步骤S31)。接着，使用浓度1.0wt%的氟化氢水溶液来去除表面的氧化膜并进行氢终端处理(步骤S32)。此外，氢终端处理也可以是其它方法，例如，也可以是缓冲氢氟酸水溶液处理、氢退火、H原子照射寸。接着，紧接在氢终端处理之后将Si衬底101容纳到真空度为10-6Torr(l.333X10_4Pa[帕斯卡])以下的真空装置内，之后使Si衬底101的衬底温度上升(步骤S33)。当这样使衬底温度上升时，进行终端处理得到的氢脱离。在氢脱离之前，先8行照射作为化合物半导体的As(步骤S34)，在准备好Si衬底101与化合物半导体层102之间的界面之后，在数秒钟后照射Ga和As(步骤S35)，从而形成了化合物半导体层102(步骤S36)。在该工序中，从Ga到达衬底时开始大量的氢从Si衬底脱离。通过四极质谱仪能够检测氢脱离的情形。另外，一般能够对MBE(分子束外延)进行反射式高能电子衍射(RHEED)这种InSitu(原位法)分析。然而，当进行RHEED测量时，由于电子束的能量而Si上的氢脱离，因此在实施本申请发明时优选为在初期生长阶段不使用RHEED。该化合物半导体层102为0.5ym。在通过X射线衍射测试来辨别畴结构时，确认出是单畴结构。将该试样加工成大约lOnm厚度的薄片，通过利用具有1250keV加速能量的超高压电子显微镜对该薄片的电子能量损失谱(EELSELECTRONENERGYLOSSSPECTRUM)进行二维观测，能够确认在GaAs与Si衬底之间的界面处，与GaAs中的As浓度相比具有高As浓度的物质以岛状的形式存在。另外，通过利用超高压电子显微镜进行截面观察能够确认存在于该界面的As浓度较高的物质的结晶排列与Si衬底和化合物半导体层都不同，对Si衬底没有外延生长。关于化合物半导体层102的界面中的位错(缺陷)，在使用离子减薄装置将试样加工成薄片之后，进行200万倍的截面TEM图像的拍摄，对化合物半导体(GaAs)层102中的贯通距与Si衬底101之间的界面lOnm的位置的位错(缺陷)进行测量，将其作为存在于化合物半导体层102的界面的位错密度。在表1中示出对三个不同点(A、B、C)进行测量得到的位错密度的结果。[比较例1]紧接在氢终端处理之后将Si衬底容纳到真空度为10_6TOrr(1.333X10_4Pa[帕斯卡])以下的真空装置内，之后使Si衬底的衬底温度上升。当这样使衬底温度上升时，进行终端处理得到的氢脱离，但是在氢脱离之前同时照射As和Ga，由此准备Si衬底与化合物半导体层之间的界面并形成化合物半导体层。该化合物半导体层为0.5ym。在此，在通过X射线衍射测试来辨别畴结构时，确认出是单畴。将该试样加工成大约lOnm厚度的薄片，通过具有1250keV加速能量的超高压电子显微镜来对该薄片的电子能量损失谱(EELSELECTRONENERGYL0SSSPECTRUM)进行二维观测，结果是确认出在GaAs与Si衬底之间的界面处没有As浓度较高的物质。与实施例1同样地，关于化合物半导体层102的界面中的位错(缺陷)，在使用离子减薄装置将试样加工成薄片之后，进行200万倍的截面TEM图像的拍摄，对化合物半导体(GaAs)层102中的贯通距与Si衬底101之间的界面lOnm的位置的位错(缺陷)进行测量，将其作为存在于化合物半导体层102的界面的位错密度。在表1中示出关于实施例1和比较例1的4英寸化合物半导体衬底的界面位错密度的三个不同点(A、B、C)的测量结果。[表1]<table>tableseeoriginaldocumentpage9</column></row><table><table>tableseeoriginaldocumentpage10</column></row><table>通过如实施例1那样紧接在化合物半导体层生长之前仅照射作为气体源的As，成功地大幅改善了整个化合物半导体衬底中的界面位错密度。当比较最大减最小时，能够确认分散也改善了近20倍。[实施例2]图2是使用实施例1的化合物半导体衬底制作的霍尔元件的截面示意图，在附图中，附图标记201表示化合物半导体衬底，202表示霍尔元件的感应部，203表示由氮化Si形成的保护膜，204表示Au/Ti的层叠电极部。在实施例1中准备的化合物半导体衬底201上设置有霍尔元件的感应部202，在该霍尔元件的感应部202的周围并且在化合物半导体衬底201上设置有Au/Ti层叠电极部204，在化合物半导体衬底201上在层叠电极部204的侧部设置有由氮化Si形成的保护膜203，并且在霍尔元件的感应部202上设置有由氮化Si形成的保护膜203。此外，在Si衬底的电阻较小的情况下，优选在Si衬底201与层叠电极部204之间夹持绝缘层。在上述实施例1中准备的化合物半导体衬底201上形成与化合物半导体有关的半导体器件的情况下，为了确认界面的位错(缺陷)给器件特性带来的影响，形成霍尔元件作为化合物半导体器件的一例，并对其特性进行比较。尝试在实施例1和比较例1中准备的化合物半导体衬底上层叠作为化合物半导体的InSb来形成霍尔元件。在表2中示出在实施例1和比较例1中准备的化合物半导体衬底201上形成的InSb的迁移率。范德堡法对lOnm□进行切出测量，示出平均值和标准偏差。在比较例中也存在迁移率为40000以上的部分，但是分散较大，当平均时不足20000，6较大为50%。与此相比，在本申请发明的实施例中，在衬底上的任何位置都得到了较高的迁移率。[表2]<table>tableseeoriginaldocumentpage10</column></row><table>图4是表示用于说明本发明所涉及的实施例2的霍尔元件的制造方法的流程图的图。首先，根据图3来制作化合物半导体衬底201(步骤S41)。在所制作的化合物半导体衬底201上层叠InSb(步骤S42)，进行台面蚀刻，从而形成霍尔元件的感应部202(步骤S43)。之后，通过等离子体CVD来形成由氮化Si形成的保护膜203的薄膜(步骤S44)，通过蒸镀来形成Au/Ti层叠电极部204(步骤S45)，从而制作霍尔元件(步骤S46)。表3示出以实施例1和比较例1来比较霍尔元件的电特性的结果。在此，对形成的所有霍尔元件比较无磁场下的输出电压即不平衡(偏移)电压的平均值及其标准偏差。另外，将对输入端子施加IV电压并且无磁场下的在输出端子得到的电压设为不平衡(偏移)电压。[表3]<table>tableseeoriginaldocumentpage11</column></row><table>在专利文献2中有如下报告不平衡(偏移)电压受成为霍尔元件的活性层的化合物半导体层的结晶性影响较大，具有形成在位错(缺陷)较少的化合物半导体上的霍尔元件的不平衡电压较小的倾向。另外，作为位错密度以外的给不平衡电压带来影响的物理属性的蚀刻速度、结晶性等在晶圆面内也较均勻，因此认为得到实施例中的效果。在实施例1和比较例1中，当以不平衡电压的标准偏差进行比较时，先行照射了作为气体源的As的化合物半导体衬底(实施例1)的不平衡电压的标准偏差明显较小。认为这是由于Si衬底与化合物半导体衬底之间的界面中的位错(缺陷)较少并且在晶圆面内较均勻。如果在降低了界面的位错(缺陷)密度的平均值/标准偏差的化合物半导体衬底上形成与化合物半导体有关的器件，则能够抑制与位错(缺陷)有关的特性降低和批量生产晶圆利用率降低，由此证明了本申请发明的显著效果。产业上的可利用件本发明的化合物半导体衬底通过降低界面附近的位错(缺陷)密度，能够提供批量生产性较高的化合物半导体衬底，并且能够提高在化合物半导体衬底上利用异质外延生长而形成的半导体电子器件的特性、光器件的发光效率，改善磁传感器的S/N。权利要求一种化合物半导体衬底，在Si衬底上设置了含有As的化合物半导体，其特征在于，在上述Si衬底与上述化合物半导体层之间的界面处，As浓度高于上述化合物半导体层的物质以岛状的形式存在。2.根据权利要求1所述的化合物半导体衬底，其特征在于，上述岛状的物质由上述Si衬底或上述化合物半导体层的组成元素的一部分构成。3.根据权利要求1或2所述的化合物半导体衬底，其特征在于，上述岛状的物质对上述Si衬底没有外延生长。4.根据权利要求1、2或3所述的化合物半导体衬底，其特征在于，上述岛状的物质的结晶排列与上述Si衬底不同，且与上述化合物半导体层不同。5.根据权利要求1至4中的任一项所述的化合物半导体衬底，其特征在于，在距上述Si衬底与上述化合物半导体层之间的界面IOnm的位置处，上述化合物半导体层的结晶位错(缺陷)为5.0X108/cm2以上并且2.5X101Q/Cm2以下。6.根据权利要求1至5中的任一项所述的化合物半导体衬底，其特征在于，上述化合物半导体层的膜厚为0.1μm以上并且2.0μm以下。7.根据权利要求1至6中的任一项所述的化合物半导体衬底，其特征在于，上述Si衬底的成膜面的表面面积为IOcm2以上。8.根据权利要求1至7中的任一项所述的化合物半导体衬底，其特征在于，上述化合物半导体层为单畴结构。9.根据权利要求1至8中的任一项所述的化合物半导体衬底，其特征在于，上述化合物半导体层为InxAlyGazAs(x+y+z=1)。10.根据权利要求1至9中的任一项所述的化合物半导体衬底，其特征在于，上述Si衬底为Si薄膜衬底。11.一种化合物半导体衬底的制造方法，在Si衬底上形成含有As的化合物半导体层，该化合物半导体衬底的制造方法的特征在于，在即将在氢终端处理后的Si衬底上外延生长化合物半导体之前，以低于氢脱离时的衬底温度的温度先行照射As，并依次层叠上述化合物半导体，由此在上述Si衬底上形成上述化合物半导体层。12.一种化合物半导体衬底的制造方法，在Si衬底上形成含有As的化合物半导体层，该化合物半导体衬底的制造方法的特征在于，在氢终端处理后的Si衬底上，以低于氢脱离时的衬底温度的温度，先行照射As以免脱氢，并且，在氢从衬底表面脱离之前，提供构成上述化合物半导体的III族元素，由此在上述Si衬底上形成上述化合物半导体层。13.根据权利要求11或12所述的化合物半导体衬底的制造方法，其特征在于，上述Si衬底的成膜面的表面面积为IOcm2以上。14.根据权利要求11、12或13所述的化合物半导体衬底的制造方法，其特征在于，上述化合物半导体层为单畴结构。15.根据权利要求11至14中的任一项所述的化合物半导体衬底的制造方法，其特征在于，上述化合物半导体层为<formula>formulaseeoriginaldocumentpage2</formula>。16.根据权利要求11至15中的任一项所述的化合物半导体衬底的制造方法，其特征在于，上述Si衬底为Si薄膜衬底。17.一种半导体器件，其特征在于，使用了权利要求1至10中的任一项所述的化合物半导体衬底。18.根据权利要求17所述的半导体器件，其特征在于，上述半导体器件是电子器件、光器件、磁传感器、太阳能电池、利用了二维电子气的超高速器件中的任一个。全文摘要本发明涉及一种降低了Si衬底与化合物半导体层之间的界面的位错(缺陷)密度的化合物半导体衬底及其制造方法。对Si衬底依次实施有机清洗、酸清洗以及碱清洗，去除Si衬底表面的有机物、金属等污染物质，来形成平坦的氧化膜(S31)。使用浓度1.0wt％的氟化氢水溶液来去除表面的氧化膜并进行氢终端处理(S32)。紧接在氢终端处理之后将Si衬底容纳到真空装置内，之后使Si衬底的衬底温度上升(S33)。当这样使衬底温度上升时，进行终端处理得到的氢脱离。在氢脱离之前先行照射As(S34)，在准备Si衬底与化合物半导体层之间的界面之后，在数秒钟后照射Ga和As(S35)，由此制作化合物半导体衬底(S36)。文档编号H01L29/26GK101802979SQ20088010690公开日2010年8月11日申请日期2008年9月12日优先权日2007年9月12日发明者国见仁久,宫原真敏,柴田佳彦,池田孝司申请人:旭化成微电子株式会社