专利名称：Nrom的制造方法及其器件的制作方法
技术领域：
本发明涉及一种半导体制造方法及其器件，具体地说，涉及一种NROM的制造方法 及其器件。
背景技术：
NROM(氮化物只读存储器)是一种非易失性只读存储器，它使用ONO(底层氧化 层-氮化硅层_顶层氧化层)绝缘层中的氮化硅层作为存储单元，利用其固有的物理性质， 每个存储单元含有两个位(Bit)来存储信息，相比其他非挥发半导体存储器件，具有更高 的存储密度，而且由于其存储的电荷比较少，因而具有有较高的编程和擦除速度。请参阅图1，图1为现有技术中的NROM示意图。现有技术的NROM包括半导体衬 底1、在半导体衬底1上两端分别形成的源极2和漏极3、在源极2和漏极3之间的半导体 衬底1表面上依次为栅极介质层9、位于栅极介质9层上的控制栅10。栅极介质层9为ONO 绝缘层(底层氧化物90-氮化物91-顶层氧化物92)，其中，底层氧化物90作为隧穿氧化 层，氮化物91作为电子存储层，顶层氧化层92作为阻止氧化层。随着半导体技术工艺的进步，成本更低、功耗更小、速度更快的半导体器件已经成 为半导体以及电子产业的普遍追求的目标之一。为了实现上述目标，提高集成度，缩小单元 面积，在同样面积的芯片内制造更多的晶体管，半导体器件的尺寸需要持续地随着技术发 展而进行微缩，源极端(source)和漏极端(drain)之间的物理尺寸也随之而缩短，随着源 极端(source)和漏极端(drain)之间的物理尺寸缩短，当器件工作时源极端(source)和 漏极端(drain)之间形成的沟道长度(channel length)也将变短。对于NROM器件来说，沟道长度的缩短将会产生如下问题一由于沟道长度的缩短，导致器件的阈值电压下降以及较高漏电流；二由于沟道长度的缩短，两个位之间形成干扰；三由于沟道长度的缩短，在使用NROM进行编程的阶段，经过高温烘烤之后，引起 阈值电压的进一步下降。
发明内容
本发明要解决的技术问题是提供一种NROM的制造方法及其器件，在器件缩小的 同时相对加长有效沟道的长度。为解决上述技术问题，本发明提供一种NROM的制造方法，其步骤包括在半导体衬底的工作表面下形成源极和漏极；在源极和漏极之间的半导体衬底上刻蚀出沟槽，并对所述半导体衬底的沟槽部位 注入硅离子，使沟槽表面的半导体衬底非晶化；在所述半导体衬底表面、源极和漏极表面上形成ONO绝缘层，所述ONO绝缘层对应 所述沟槽的部位凸起，嵌入在所述半导体衬底的沟槽内；在源极和漏极之间的ONO绝缘层表面上形成控制栅。
进一步的，形成浅沟槽并对其进行离子注入的步骤包括在半导体衬底表面上形成绝缘层；在绝缘层上形成氮化硅层；在源极和漏极上方的氮化硅层表面上涂上光刻胶并烘焙和显影；对未涂光刻胶部分的氮化硅层、绝缘层以及半导体衬底进行刻蚀，在半导体衬底 上形成浅沟槽；对所述半导体衬底的沟槽部位注入硅离子；刻蚀去除氮化硅层。进一步的，所述的氮化硅层的厚度为1900埃 2100埃。进一步的，所述的氮化硅层的厚度为2000埃。进一步的，刻蚀绝缘层与氮化硅层的刻蚀时间比为1 5。本发明还提供一种采用上述方法制造的NROM器件，该NROM器件包括半导体衬底；ONO绝缘层，位于半导体衬底上；源极和漏极，位于ONO绝缘层两侧的半导体衬底内；控制栅，位于所述ONO绝缘层上，所述控制栅为多晶硅栅极或者金属栅极；在源极和漏极之间的半导体衬底上具有沟槽，所述ONO绝缘层与沟槽位置对应的 部分凸起，并嵌入所述半导体衬底的沟槽内。与传统的NROM的制造方法及其器件相比，本发明通过在源极和漏极之间的半导 体衬底上刻蚀出一浅沟槽，并在含有浅沟槽的半导体衬底以及源极和漏极表面上形成ONO 结构和控制栅，使得NROM器件在工作时，对于等比例尺寸缩小的NROM器件，相对地延长了 有效沟道长度，从而克服沟道长度缩短产生的各种问题，如器件的阈值电压下降、较高漏电 流、两个位之间形成的干扰。
图1为传统NROM器件的截面示意图；图2A 2K为本发明实施例中NROM的制造方法中各个步骤的截面示意图。
具体实施例方式为了更清楚了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。请参阅图2A 2K，图2A 2K为本发明实施例中NROM的制造方法中各个步骤的 截面示意图。首先，在硅片上根据需要掺杂离子形成P型或者N型离子阱半导体衬底1，并在该 半导体衬底1上通过离子注入方式，分别形成源极2和漏极3，然后通过高温氧化热生长或 者淀积的方式在源极2和漏极3之间的半导体衬底1表面上形成绝缘层4，如图2A所示，本 实施例中，所述绝缘层4为二氧化硅。本实施例中，需要在源极2和漏极3之间的半导体衬底1上刻蚀出一浅沟槽7，由 于刻蚀时对绝缘层4以及半导体衬底1的刻蚀速度比较快，为了延缓刻蚀的速度，需要在绝 缘层4上再淀积一层比绝缘层4更耐腐蚀的绝缘层，因此在形成所述绝缘层4后，在所述绝缘层4表面上再淀积形成氮化硅层5，所述氮化硅层5为氮化硅，其厚度为1900埃 2100 埃，优选其厚度为2000埃。如图2B所示。接着，在氮化硅层5表面上均勻地涂抹一层光刻胶6，通过对准、曝光、显影，去除 部分位于源极2和漏极3之间的氮化硅层5表面上的光刻胶，将源极2和漏极3之间的氮 化硅层5表面暴露出来，如图2C。随后，即可对暴露出来的氮化硅层5进行刻蚀，如上所述，由于氮化硅层5的耐腐 蚀性比绝缘层4强，刻蚀氮化硅层5需要的时间比与刻蚀相同厚度的绝缘层4需要的时间 长。因此，在刻蚀的过程中，氮化硅层5起到了延缓刻蚀的作用，可以避免由于刻蚀绝缘层 4速度过快而在半导体衬底1内刻蚀出过深的沟槽。本实施例中，设定氮化硅层5与绝缘层4刻蚀的时间比为5 1，即刻蚀氮化硅层 5为五个单位时间，则刻蚀绝缘层4为一个单位时间，使得在刻蚀掉氮化硅层5完成后还能 刻蚀掉绝缘层4以及部分半导体衬底1，从而在所述半导体衬底1上形成一浅沟槽7，如图 2D所示。然后，采用化学反应方法去除氮化硅层5，如图2E所述。接着，对所述浅沟槽7注入离子8，为了避免离子8溅入其他区域，在所述源极2和 漏极3上再涂上光刻胶11，用以阻挡离子注入时离子8进入源极2和漏极3，如图2F所示。 所述沟槽7的作用相当于延长了有效沟道的长度，注入硅离子使沟槽7表面的半导体衬底
非晶化。完成上述离子注入工艺后，去除光刻胶11，将位于半导体衬底1上的绝缘层4去除 并清洗干净，如图2G所示。去除绝缘层4后，位于绝缘层4下面的半导体衬底1暴露出来，即可在源极2和漏 极3、半导体衬底1表面上依次形成底层氧化层90、氮化硅层91、顶层氧化层92，所述底层 氧化层90、氮化硅层91、顶层氧化层92组成了 ONO绝缘层9，如图2H所示。紧接着，在所述ONO绝缘层9表面上形成一多晶硅层或者金属层10作为控制栅， 如图21。完成上述步骤后，在所述ONO绝缘层10表面上涂上光刻胶12，通过对准、曝光、显 影，保留在所述源极2和漏极3之间的ONO绝缘层10表面上的光刻胶6，如图2J所示。最后，对未保留光刻胶12的区域进行刻蚀，刻蚀直至底层氧化层90，并去除光刻 胶12，从而形成NROM器件，如图2K。该器件包括半导体衬底1 ;0N0绝缘层9，位于半导体 衬底1上，所述ONO绝缘层9含有部分凸起嵌入所述半导体衬底1内；源极2和漏极3，分 别位于ONO绝缘层9两侧的半导体衬底1内；控制栅10，位于所述ONO绝缘层9上。当NROM工作时，分别在控制栅10、源极2和漏极3施加适当的电压，热电子在源极 2和漏极3之间的半导体衬底1流动，形成沟道，由于含有部分向下凸起的ONO绝缘层9，因 此沟道沿着凸起部分向下突出，对于等比例尺寸缩小的NROM器件，相对地延长了有效沟道 长度，从而克服沟道长度缩短产生的各种问题，如器件的阈值电压下降、较高漏电流、两个 位之间形成的干扰等。以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术 人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本 发明的原理，在不脱离本发明精神和范围的前提下本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其 等同物界定。
权利要求
一种NROM的制造方法，其步骤包括在半导体衬底的工作表面下形成源极和漏极；在源极和漏极之间的半导体衬底上刻蚀出沟槽，并对所述半导体衬底的沟槽部位注入硅离子，使沟槽表面的半导体衬底非晶化；在所述半导体衬底表面、源极和漏极表面上形成ONO绝缘层，所述ONO绝缘层对应所述沟槽的部位凸起，嵌入在所述半导体衬底的沟槽内；在源极和漏极之间的ONO绝缘层表面上形成控制栅。
2.如权利要求1所述NROM的制造方法，其特征在于形成浅沟槽并对其进行离子注入 的步骤包括在半导体衬底表面上形成绝缘层； 在绝缘层上形成氮化硅层；在源极和漏极上方的氮化硅层表面上涂上光刻胶并烘焙和显影； 对未涂光刻胶部分的氮化硅层、绝缘层以及半导体衬底进行刻蚀，在半导体衬底上形 成浅沟槽；对所述半导体衬底的沟槽部位注入硅离子； 刻蚀去除氮化硅层。
3.如权利要求2所述NROM的制造方法，其特征在于所述的氮化硅层的厚度为1900 埃 2100埃。
4.如权利要求3所述NROM的制造方法，其特征在于所述的氮化硅层的厚度为2000埃。
5.如权利要求2所述NROM的制造方法，其特征在于刻蚀绝缘层与氮化硅层的刻蚀时 间比为1 5。
6.一种采用权利要求1 5中任一项权利要求所述方法制造的NROM器件，包括 半导体衬底；ONO绝缘层，位于半导体衬底上；源极和漏极，位于ONO绝缘层两侧的半导体衬底内；控制栅，位于所述ONO绝缘层上；其特征在于在源极和漏极之间的半导体衬底上具有沟槽，所述ONO绝缘层与沟槽位 置对应的部分凸起，嵌入在所述半导体衬底的沟槽内。
7.如权利要求6所述的NROM器件，其特征在于所述控制栅为多晶硅栅极或者金属栅极。
全文摘要
本发明公开一种NROM的制造方法及其器件，其步骤包括在半导体衬底的工作表面下形成源极和漏极；在源极和漏极之间的半导体衬底上刻蚀出沟槽，并对所述半导体衬底的沟槽部位注入硅离子，使沟槽表面的半导体衬底非晶化；在所述半导体衬底表面、源极和漏极表面上形成ONO绝缘层，所述ONO绝缘层对应所述沟槽的部位凸起，嵌入在所述半导体衬底的沟槽内；在源极和漏极之间的ONO绝缘层表面上形成控制栅。本发明的NROM器件在工作时，对于等比例尺寸缩小的NROM器件，相对地延长了有效沟道长度，克服沟道长度缩短产生的各种问题，如器件的阈值电压下降、较高漏电流、两个位之间形成的干扰。
文档编号H01L29/423GK101894801SQ20091005185
公开日2010年11月24日 申请日期2009年5月22日 优先权日2009年5月22日
发明者张宏, 韩永召 申请人:中芯国际集成电路制造(上海)有限公司