专利名称：半导体装置及使用其的电源装置的制作方法
技术领域：
本发明涉及内置开关晶体管的半导体装置及使用该半导体装置的电 源装置。
背景技术：
以往，广泛使用将开关元件(例如，开关晶体管)及其驱动电路一起 设置在半导体集成电路中，控制输出电压的开关型电源装置。
图3是表示以往的开关型电源装置的构成例的图。在半导体集成电路 (IC) 10中内置有开关晶体管Qo以及驱动该开关晶体管Qo的驱动电路 20。该开关晶体管Qo通过IC10的焊盘Po与线圈Lo串联连接。所述连 接点的电压由二极管D o和电容器Co整流平滑后得到输出电压Vout。
若开关晶体管处于导通状态，从电池等电源(输入电压Vin)经过线圈 Lo、焊盘Po以及开关晶体管Qo流过开关电流Io。该电流Io，在开关晶 体管Qo导通后，随着时间的经过而变大。开关晶体管Qo截止时，在线 圈Lo上存储的能量由二极管Do和电容器Co整流、平滑后，输出变换输 入电压Vin后的输出电压Vout。
输出电压Vout的电平，决定于开关晶体管Qo的导通时间T。。和截止 时间IW的占空比(T。n/ (T。n+T。ff))。通常，向驱动电路20反馈对应于 输出电压Vout的反馈电压而控制占空比以使得该反馈电压与规定的基准 电压相等，从而将所述输出电压Vout维持在规定电平。
存在焊盘Po的电阻和用于与之连接的连接导线的电阻，以及它们的 接触电阻的合成电阻Rp。电阻Rp，标记在图3的括弧内。由于该电阻Rp 和电流Io将产生电压下降，产生功率损耗。
为了减小这些电压下降，并联连接多根连接导线，以减小电阻Rp(专 利文献l:特开平7—202097号公报，专利文献2:特开2000 —114307号 公报)。
为了使IC小型化，多采用晶片级芯片尺寸封装WL — CSP)型的IC。
4在WL—CSP型IC中，使用在BGA(球状栅格阵列)等的栅格状(grid状) 中使用二维配置的多个球状端子(ball端子)，与IC的外部电路连接。为 了实现高密度的安装，该球状端子的尺寸极小。
在BGA的球状端中，如专利文献l、 2所示，采取多根连接导线并联 的连接的结构非常困难。另外，由于球状端子栅格状地配置，所以规定端 子，即连接开关晶体管的端子的尺寸很难做得比其他端子的尺寸大。
一方面，由于伴随开关的电流Io具有比较大的电流水平，有时能超过 球状端子的电流耐量(容许的电流水平)。另外，由于球状端子的接触电 阻等的电阻和电流Io所引起的损失而发热。由此，与开关晶体管连接的球 状端子因发热而存在熔化的危险性。
发明内容
因此，本发明的目的在于，提供一种在具有内置开关电路及其驱动 电路的、BGA等栅格状阵列端子结构的半导体装置中，降低与开关电路 连接的端子的发热以减小熔化危险性的半导体装置。另一目的在于，提供 一种所使用的半导体装置以提高变换效率的电源装置。
本发明的半导体装置，在将开关电路和对该开关电路进行开/关控制 的驱动电路内置，并具有栅格状结构的栅格阵列端子的半导体装置中，
所述开关电路的输出端与所述栅格结构中的多个端子相连接。另外， 该多个端子可称作开关输出端子。
另外，所述多个端子的最接近的各对，按照在它们之间存在至少一 个所述多个端子以外的中间端子的方式配置。
所述中间端子不流过电流或仅流过与所述开关电路流过的电流相比 小得多的电流。
另外，所述多个端子的全部被配置于栅格阵列结构的最外周的端子位置。
另外，所述开关电路由并联连接的、被控制为同时开或关的多个开 关晶体管构成。
另外，所述栅格阵列端子的每一个是球状端子。 本发明的电源装置含有半导体装置，所述半导体装置内置开关电路和控制该开关电路开/关的驱动电路，且具有栅格阵列结构的栅格阵列端子， 另外，所述开关电路的输出端与所述栅格阵列结构中的多个端子相连接，
所述多个端子在所述半导体装置的外部相互连接，并且根据所述电路 的开/关控制输出将输入电压变换后的输出电压。
通过本发明，内置在BGA等的栅格阵列端子结构的半导体装置中的
开关电路的输出端，与所述栅格阵列中的多个端子连接。藉此将流入一个
阵列端子的电流降低到容许电流水平内。并降低与ic插槽之间的接触电
阻所产生的热量。因此，能够抑制栅格端子的熔化等危险性。
另外，由于开关电流被分配到多个端子，因而端子及其附近的电能损 耗被降低，有助于提高电源装置的变换效率。
另外，由于在多端子的最接近的各对端子之间存在一个以上的中间端 子的方式配置，或该中间端子的电流为零或极小，因此使发热区域分散容 易散热。从而，能够抑制这些端子的温度上升。另外，通过将多个端子的 全部，通过配置在栅格阵列结构的最外周的端子位置，将外部配线加粗以 降低配线电阻的同时，以期增大放热效果。
图1是表示与本发明的实施例相关的IC及使用该IC的电源装置的 构成的图2是表示图1的IC的一面的BGA端子配置的图； 图3是表示以往的开关型电源装置在的构成例的图。
具体实施例方式
以下，参照
关于本发明的半导体装置及使用该半导体装置的 电源装置。
图1模式地表示与本发明的实施例相关的IC10A以及使用该IC10A 的电源装置的构成。另外，11A是IC10A内部的IC芯片。另外，图2是 表示在IC10A的一面多个球状端子配置为栅格状的结构的BGA端子配置 的图。
在图1中，线圈Lo、 二极管Do、电容器Co以及输入电压Vin、输出电压Vout，与图3中的相同。
IC10A是WL—CSP型IC，其尺寸小。在该IC10A的一个面(例如反 面)上，如图2所示，栅格状地配置m行，n列的球状端子Bl-l Bn-m，称 作BGA端子结构。
返回图l，在IC10A的内部，设有由开关晶体管Q1 Q3组成的开关 电路以及驱动该开关晶体管Q1 Q3的驱动电路20。开关晶体管Q1 Q3， 在本例中可以是NPN双极性晶体管，也可是其他晶体管例如MOSFET。 这些开关晶体管Q1 Q3根据来自驱动电路20的导通驱动信号或截止驱
动信号，而同时地导通或截止。
开关电路由3个开关晶体管Q1 Q3构成，也可以是1个。不过，为
了防止因产生电路断线和接触不良而受到影响，优选开关晶体管是两个以 上数目。另外，开关晶体管是两个以上的数目，可具有充裕的电流驱动能 力。
另外该开关晶体管Q1 Q3的集电极分别通过芯片11A的焊盘P2-1、 P4-l、 P6-l及其凸块与BGA端子Bl-l Bn-m中的多个球状端子B2-l、 B4-l、 B6-l相连。优选该开关晶体管Q1 Q3的集电极相互连接。
另外，开关晶体管Q1 Q3的集电极分别连接的多个球状端子B2-1、 B4-l、 B6-l，在IC10A的外部各自相互连接。这些相互连接的多个球状端 子B2-1、 B4-l、 B6-l与线圈Lo和二极管Do之间的连接点相连接。
与线圈Lo连接的球状端子作为3个表示，如果可以对电流Io分流， 也可以是2个。可是，为了降低因球状端子的电阻(接触电阻和配线电阻 等)而产生的热量，另外也为了防止因产生电路断线和接触不良而受影响， 优选与线圈Lo连接的球状端子是3个以上。
若开关晶体管Q1 Q3处于导通状态，流经线圈Lo的电流随着时间 的经过而变大。其电流Io分流到球状端子B2-K B4-l、 B6-l，流过约三 分之一的电流Io/3。开关晶体管Q1 Q3中同样流过分流后的电流即Io/3。
开关晶体管Q1 Q3处于导通状态时，线圈Lo中储存的能量经二极 管Do、电容器Co整流、平滑后以输出电压Vout被输出。输出电压Vout 的控制同以往的图3的控制枏同。
藉此结构，将流经并联连接的多个球状端子B2-1、 B4-l、 B6-l的各球状端子和凸块的电流降低到了容许电流以内，同时，也降低了因IC10A 和基板连接之间的接触电阻而产生的发热量。从而，能够抑制BGA的球 状端子的熔化等危险性。
另外，由于通过将流经线圈的电流(开关电流)Io分流到多个端子(在 本例中是分流到3个端子)能够降低总接触电阻(Rb/3)，因而以在降低 各球状端子及其近旁的功率损失的同时可以分散发热。藉此，提高电源装 置的变换效率。
另外，通过将多个球状端子B2-1、 B4-l、 B6-l并联连接，或将开关 晶体管Q1 Q3并联连接，即使在电路中发生断线和接触不良等的情况下， 也能够使其影响减小。
再次参见图l和图2，多个球状端子B2-1、 B4-l、 B6-l按照在这些多 个球状端子B2-1、 B4-l、 B6-l的各端子间，至少存在一个其他球状端子 B3-l、 B5-l的方式配置。配置于各端子B2-1、 B4-l、 B6-l之间的球状端 子也可以是两个以上。
另外，这些其他的球状端子，作为不流过电流的端子，或作为与多个 球状端子B2-1、 B4-l、 B6-l中所流过的电流Io/3相比仅仅流过极小的电 流(例如，Io/10)。
这样，通过在并联连接的多个球状端子B2-1、 B4-l、 B6-l的各端子 间设置其他端子，使合成电阻减小，降低发热量，而且分散发热区域，因 而可以抑制各球状端子的温度上升。
另外，多个球状端子B2-1、 B4-1、 B6-l的全部配置于BGA端子中的 最外周。这样，通过配置于BGA端子中的最外周，相比在内周配置的场 合能够加粗外部配线，减小配线电阻，且期待更高的放热效果。
另外，以上说明中，是以BGA为例表示的。本发明并不限于此。例 如，也适用于在IC10A的一个面中多个针状端子配置为栅格状的PGA (针 状栅格阵列)等的栅格阵列结构的IC。
另外，本发明不限于图1所示的升压型直流-直流变换的电源装置，也 适用于含有降压型直流-直流变换和直流-交流变换模块的电源装置、使用 开关电路的开关型电源装置。另外，可广泛适用于使用开关电路的、电机 驱动中所使用的驱动装置等。
权利要求
1.一种半导体装置，具有栅格阵列端子结构，其特征在于，包括多个晶体管；栅格阵列结构的端子群内的多个栅格阵列端子，其与所述多个晶体管的各个输出端子一对一地连接；以及驱动电路，其与所述多个晶体管的各个控制端子相连接，执行所述多个晶体管的控制。
2. 根据权利要求1所述的半导体装置，其特征在于， 所述多个栅格阵列端子，按照所述多个栅格阵列端子的各个栅格阵列端子之间至少存在一个其他的栅格阵列端子的方式配置。
3. 根据权利要求2所述的半导体装置，其特征在于， 所述其他的栅格阵列端子中不流过电流，或仅流过与所述晶体管中流过的电流相比小得多的电流。
4. 根据权利要求l所述的半导体装置，其特征在于， 所述多个栅格阵列端子的全部，被配置于栅格阵列结构的最外周的端子位置。
5. 根据权利要求4所述的半导体装置，其特征在于， 所述多个栅格阵列端子，按照在所述多个栅格阵列端子的各个栅格阵列端子之间至少存在一个其他的栅格阵列端子的方式配置。
6. 根据权利要求5所述的半导体装置，其特征在于，所述其他的栅格阵列端子中不流过电流或仅流过与所述晶体管流过 的电流相比小得多的电流。
7. 根据权利要求l所述的半导体装置，其特征在于， 所述多个晶体管并联连接，被控制为同时开或者关。
8. 根据权利要求l所述的半导体装置，其特征在于， 所述栅格阵列结构的端子群的栅格阵列端子的每一个是球状端子。
9. 根据权利要求8所述的半导体装置，其特征在于，所述多个栅格阵列端子的全部被配置于栅格阵列结构中的最外周的 端子位置。
10. 根据权利要求9所述的半导体装置，其特征在于，所述多个栅格阵列端子，按照在所述多个栅格阵列端子的各个栅格阵 列端子之间至少存在一个其他的栅格阵列端子的方式配置。
11. 根据权利要求l所述的半导体装置，其特征在于， 所述多个晶体管的输出端子互相连接。
12. —种电源装置，其特征在于，具有 栅格阵列端子结构的半导体装置，该半导体装置包括-多个晶体管；栅格阵列结构的端子群内的多个栅格阵列端子，其与所述多个晶体管的各个输出端子一对一地连接；以及驱动电路，其与所述多个晶体管的各个控制端子相连接，执行所述多 个晶体管的控制；所述多个栅格阵列端子在所述半导体装置的外部相互连接，并且根据 所述多个晶体管的控制，输出将输入电压变换后的输出电压。
全文摘要
本发明提供一种半导体装置及使用其的电源装置。在含有BGA等栅格阵列结构的多个端子的半导体装置中，被内置的开关电路的输出端与栅格阵列结构中的多个端子相连接。藉此将流经多个端子的电流降低到容许电流水平以内，另外，降低由该多个端子与IC插槽之间的接触电阻所产生的发热量。另外，按照在所述多个端子的最接近的各对之间存在至少一个以上的端子的方式配置。另外，将多个端子的全部配置在栅格阵列结构的最外周的端子位置。藉此，降低与开关电路连接端子的发热，减小端子熔化危险的可能性。
文档编号H01L23/34GK101562166SQ200910128938
公开日2009年10月21日 申请日期2005年7月19日 优先权日2004年7月21日
发明者北川笃 申请人:罗姆股份有限公司