专利名称：制造半导体器件的方法
技术领域：
本发明内容涉及制造半导体器件的方法，且更具体涉及制造具有从 顶部至底部方向上形成的沟道(在本文中称为垂直沟道)的半导体器件的 方法。
背景技术：
为减小尺寸，通过将源极区和漏极区布置在有源区的上部和下部中 而将半导体器件设计成具有垂直沟道.
图1A和图1B为描述发明者已知的能够制造具有垂直沟道的半导体 器件的方法的示意性横截面图。
如图1A中所示，在衬底11上形成多个栅极硬掩模图案12，且使用 所述多个栅极硬掩模图案作为蚀刻阻挡或掩模而形成柱状物头13。接 着，在每一个柱状物头13和相应栅极硬掩模图案12的侧壁上形成侧壁 钝化层14，通过使用侧壁钝化层14作为蚀刻阻挡或掩模来各向同性地 蚀刻衬底11而形成柱状物颈15。柱状物颈15与柱状物头13 —起限定 柱状物图案。
接着，在柱状物头13的一部分以及柱状物颈15上形成栅极绝缘层 16，并沿着衬底的轮廓沉积导电层17。
如图1B中所示，通过各向异性地蚀刻导电层17而形成栅电极17A 以围绕柱状物颈15。
在已知的制造方法中，在导电层17的各向异性蚀刻期间，衬底ll 可能会部分损失，如图1B的圆團18中所示。衬底11的潜在损失使所
5制造的半导体器件的操作特性劣化。
具体地，实施导电层17的各向异性蚀刻，直至形成在柱状物头13 的侧壁处的侧壁钝化层14暴露为止。因此，潜在地，沉积在相邻柱状 物图案之间的导电层17可能被过度蚀刻。因此，如图1B的圆圏18中 所示，衬底ll的一部分可能会无意中损失。
尽管可将具有极佳选择性的蚀刻配方(etching recipe)用于导电层17 的各向异性蚀刻，但因为选择性并非无限的，所以仍存在限制。
发明内容
根据一个或多个实施方案， 一种在衬底上制造半导体器件的方法包 括在衬底上形成具有柱状物头和柱状物颈的至少一个柱状物图案；形 成围绕柱状物颈的栅极绝缘层；在其中柱状物颈上具有栅极绝缘层的衬 底上方形成导电层；和通过对导电层实施多个蚀刻工艺而形成围绕柱状 物颈上的栅极绝缘层的栅电极.
根据一个或多个实施方案， 一种由沉积在衬底上的导电层形成栅电 极的方法(在衬底上具有包括柱状物头、柱状物颈的至少一个柱状物图 案以及围绕柱状物颈的栅极绝缘层)包括对导电层依次实施多个不同 蚀刻工艺以形成围绕柱状物颈上的栅极绝缘层的栅电极；其中所述多个 蚀刻工艺中的每一个均部分地移除导电层的厚度，以减小过度蚀刻衬底 和/或栅极绝缘层的可能性。
通过举例而非限制地结合
各种实施方案，其中相同的附图标 记表示相同的元件。
图1A及图1B为描述制造具有垂直沟道的半导体器件的已知方法的 示意横截面图。
图2A至图2F为说明根据一些实施方案的制造具有垂直沟道的半导 体器件的方法的示意横截面图。
具体实施例方式
如图2A中所示，在衬底21上形成多个栅极硬^^模图案22，通过使用 所述多个栅^L硬掩模图案22作为蚀刻阻挡或掩模来蚀刻衬底21而形成柱 状物头23.
在一些实施方案中，栅极硬掩模图案22由氮化物层(具体地，氮化硅 层)制成。
在各栅极硬^^模图案22和柱状物头23的侧壁上形成侧壁钝化层24， 通过使用侧壁钝化层24作为蚀刻阻挡或掩模来各向异性地蚀刻衬底21而 形成柱状物颈25。
通过在沿着具有柱状物头23的衬底的轮廓沉积氮化物层之后实施回 蚀工艺而形成侧壁钝化层24。
在下文中，将柱状物头23与相应柱状物颈25—起称为柱状物图案。 柱状物图案为有源区。
接着，形成栅极绝缘层26以至少围绕柱状物颈25。
在具有柱状物图案和形成于其上的栅极绝缘层26的衬底上形成导电 层27。
在一些实施方案中，导电层27由至少多晶硅层和/或至少金属层形成。 用于导电层27的金属层包括选自钨(W)、钴(Co)、镍(Ni)、氮化钬层(TiN) 和钛(Ti)中的至少一种。例如，在一个实施方案中，导电层27包括钬层和 氮化钬层的堆叠结构。
接着，在具有导电层27的衬底的整个上表面上形成牺牲层28。
牺牲层28在后续工艺中保护栅极绝缘层26和在柱状物图案之间的衬 底21。可使用完全填充相邻柱状物图案之间的间隙的绝缘层作为牺牲层 28。例如，在一些实施方案中，牺牲层28可以是通过旋涂沉积的旋涂介电 层。
如图2B中所示，通过部分地移除牺牲层28的一部分而形成牺牲图案 28A。因此，形成在*极硬*^模图案22的顶壁以及柱状物头23和栅极硬 掩模图案22的侧壁上的导电层27的一部M暴露。
在一些实施方案例中，实施各向同性蚀刻工艺以部分地移除牺牲层28.在一些实施方案中，将蚀刻目标设定为高于柱状物头23与柱状物颈 25之间的边界来实施各向同性蚀刻工艺。即，在各向同性蚀刻工艺之后的 牺牲层图案28A的顶表面保持为高于柱状物头23与柱状物颈25之间的边 界。
如图2C中所示，在一些实施方案中，通过实施各向同性蚀刻工艺来 移除导电层27的暴露部分。在各向同性蚀刻工艺期间，形成在柱状物颈 25的侧壁上的导电层27受牺牲层28保护，因此仅蚀刻形成在牺牲层图案 28A的顶表面上的导电层27的暴露部分。结果，获得一次蚀刻的导电层 27A。
如图2D中所示，在一些实施方案中，通过使用侧壁钝化层24作为蚀 刻阻挡或掩模来实施各向异性蚀刻工艺，以部分地移除位于柱状物头23 与柱状物颈25之间的边界处的经一次蚀刻的导电层27A。在一些实施方案 中，选择蚀刻配方，以使导电层27和牺牲层图案28A的相邻部分比在相 邻柱状物图案之间的牺牲层图案28A的中心部分更快地受到蚀刻。因此， 经一次蚀刻的导电层27A变成经两次蚀刻的导电层27B，导电层27B具有 在柱状物头23与柱状物颈25之间的边界处的垂直轮廓。
如图2E中所示，首先在具有经两次蚀刻的导电层27B的衬底上沉积 绝缘层，接着通过实施各向异性蚀刻工艺而将绝缘层形成为具有间隔物形 状(spacer shape)的钝化层29。
钝化层29为由氮化物层制成的薄膜，其增强侧壁钝化层24以防止柱 状物图案在l^工艺中暴露。
接着，在一些实施方案中，通过湿蚀刻移除牺牲层28A。
如图2F中所示，通过使用钝化层29作为蚀刻阻挡或l^模来各向异性 地蚀刻经两次蚀刻的导电层27B，而形成栅电极27C以围绕柱状物颈25。 在一些实施方案中，1^废弃或以其它方式移除钝化层29。因此，栅电极 27C具有垂直侧壁。
由于栅电极27C在从栅极硬掩模图案22和柱状物头23的侧壁蚀刻导 电层27(如图2C及图2D所示)之后形成，因此由于蚀刻目标的降低，防止 了栅极绝缘层26和衬底21的潜在损失。
在所公开的实施方案中，通过在多个步骤中图案化导电层27而形成栅 电极27C。由于将导电层27的所要独刻目标分为若干较小蚀刻目标(例如，
8如在图2F中30、 31及32所指示)，因此与当利用一个大的蚀刻目标40 实施单蚀刻工艺时相比，可防止栅极绝缘层26和衬底21的潜在损伤。在 一些实施方案中，对导电层27实施的多个蚀刻工艺不仅包括至少各向同性 蚀刻工艺，还包括至少各向异性蚀刻工艺。
此处，附图标记30表示图2C的蚀刻工艺的蚀刻目标，附图标记31 表示图2D的蚀刻工艺的蚀刻目标，附图标记32表示图2F的蚀刻工艺的 蚀刻目标。
上述的制造半导体器件的方法可防止或至少减小栅极绝缘层和衬底在 形成栅电极的过程中的潜在损失。
因此，半导体器件的稳定性和可靠性可得到改善，且制造良品率亦可 得到改善.
尽管已描述了各种实施方案，^t本领域技术人员而言显而易见的是， 可做出各种改变和4务改。
权利要求
1.一种在衬底上制造半导体器件的方法，所述方法包括在所述衬底上形成具有柱状物头和柱状物颈的至少一个柱状物图案；形成围绕所述柱状物颈的栅极绝缘层；在其中所述柱状物颈上具有所述栅极绝缘层的衬底上形成导电层；和通过对所述导电层实施多个蚀刻工艺而形成围绕位于所述柱状物颈上的所述栅极绝缘层的栅电极。
2. 根据权利要求1的方法，其中对所述导电层实施的所述多个蚀 刻工艺包括至少各向同性蚀刻工艺和至少各向异性蚀刻工艺。
3. 根据权利要求1的方法，其中对所述导电层实施的所述多个蚀 刻工艺包括对由部分填充相邻柱状物图案之间间隙的牺牲层图案所暴露的所 述导电层的部分实施的各向同性蚀刻工艺；对已经各向同性蚀刻的导电层和所述牺牲层图案实施的第一各向 异性蚀刻工艺；和在将所述牺牲层图案移除之后对所述经一次各向异性蚀刻的导电 层实施用以获得所述栅电极的第二各向异性蚀刻工艺。
4. 根据权利要求3的方法，其中限定所述导电层的所述暴露部分 的所述牺牲层图案的顶表面高于所述柱状物颈与所述柱状物头之间的 边界。
5. 根据权利要求3的方法，还包括在所述经一次各向异性蚀刻的导电层的侧壁上和在所述各向同性 蚀刻工艺和所述第一各向异性蚀刻工艺之后暴露的所述柱状物头的侧 壁上形成呈间隔物形状的钝化层。
6. 根据权利要求5的方法，其中所述钝化层包括氮化物层。
7. 根据权利要求3的方法，其中通过湿蚀刻来移除所述牺牲层。
8. 根据权利要求4的方法，其中通过以下步骤形成所述牺牲层图案沉积牺牲层以填充所述相邻柱状物图案之间的所述间隙；和部分移除所述牺牲层以获得所述牺牲层图案。
9. 根据权利要求4的方法，其中将所述第一各向异性蚀刻工艺的 蚀刻目标设定为低于所述柱状物头与所述柱状物颈之间的所述边界。
10. 根据权利要求4的方法，其中选择所述第一各向异性蚀刻工艺 的蚀刻配方，以使得所述经各向同性蚀刻的导电层和所述牺牲层图案的 相邻部分比在所述相邻柱状物图案之间的所述牺牲层图案的中心部分 更快地受到蚀刻。
11. 一种由沉积在衬底上的导电层形成栅电极的方法，所述衬底在 其上具有包括柱状物头、柱状物颈的至少一个柱状物图案以及围绕所述 柱状物颈的栅极绝缘层，所述方法包括对所述导电层依次实施多个不同蚀刻工艺以形成围绕位于所述柱 状物颈上的所述栅极绝缘层的所述栅电极；其中所述多个蚀刻工艺中的每一个均部分地移除所述导电层的厚 度，以减小过度蚀刻所述衬底和/或所述栅极绝缘层的可能性。
12. 根据权利要求11的方法，其中对所述导电层实施的所述多个 蚀刻工艺包括至少各向同性蚀刻工艺和至少各向异性蚀刻工艺。
13. 根据权利要求11的方法，其中对所述导电层实施的所述多个 蚀刻工艺包括第一蚀刻工艺，其从所述柱状物头上方开始移除所述导电层直到第 一蚀刻目标，所述第一蚀刻目标高于所述柱状物颈与所述柱状物头之间 的边界；第二蚀刻工艺，其从所述第一蚀刻目标开始移除所述导电层直到所 述边界，且从所述边界开始部分地移除所述导电层的侧面部分直到第二 蚀刻目标；和第三蚀刻工艺，其部分地移除低于所述第二蚀刻目标但在所述柱状 物头下方的所述导电层，且移除低于所述笫二蚀刻目标但不在所述柱状 物头下方的所述导电层。
14. 根据权利要求13的方法，其中所述第一蚀刻工艺为各向同性 蚀刻工艺，所述第二蚀刻工艺和所述第三蚀刻工艺为各向异性蚀刻工 艺。
15. 根据权利要求13的方法，还包括形成部分填充相邻柱状物图案之间的间隙的牺牲层图案； 其中所述牺牲层图案的顶表面限定所述第一蚀刻目标，且在所述第一蚀刻工艺期间移除在所述牺牲层图案的所述顶表面以上所暴露的所述导电层的部分。
16. 根据权利要求15的方法，其中在所述第二蚀刻工艺期间部分 地移除所述导电层和所述牺牲层图案。
17. 根据权利要求16的方法，其中在所述第二蚀刻工艺期间，所 述导电层蚀刻得比所述牺牲层图案快。
18. 根据权利要求15的方法，还包括在所述第二蚀刻工艺之后且在所述第三蚀刻工艺之前，移除所述牺 牲层图案。
19. 根据权利要求18的方法，还包括在移除所述牺牲层图案之后，在所述第二蚀刻目标以上的所述导电 层和所述柱状物头的侧壁上形成呈间隔物形状的钝化层；其中在所述第三蚀刻工艺期间，使用所述钝化层作为蚀刻阻挡或掩模。
20. 根据权利要求15的方法，其中通过以下步骤形成所述牺牲层 图案沉积牺牲层以填充所述相邻柱状物图案之间的所述间隙；和部分地移除所述牺牲层直至所述第一蚀刻目标以获得所述牺牲层 图案。
全文摘要
本发明涉及制造半导体器件的方法。在制造具有垂直沟道的半导体器件的方法及图案化该半导体器件的栅电极的方法中，通过多个蚀刻工艺来移除初始导电层。
文档编号H01L21/3213GK101552239SQ20091013261
公开日2009年10月7日 申请日期2009年3月27日 优先权日2008年4月4日
发明者曹允硕, 曹祥薰, 朴相勋, 李春熙 申请人:海力士半导体有限公司