专利名称：一种高张应力薄膜的形成方法
技术领域：
本发明涉及晶体管制造工艺领域，特别涉及一种在应变硅金属氧化物半导体晶体 管(strained silicon metal-oxide-semiconductor transistor)上形成高张应；O薄月莫白勺 方法。
背景技术：
随着集成电路的集成度不断提高，其线宽不断缩小，这对半导体工艺提出了更高 的要求。如何改善元件性能，例如，提高金属氧化物半导体(metal-oxide-semiconductor， M0S)晶体管的速度，已成为半导体产业中的一个重要课题。目前，为了提高MOS晶体管的速度，业界已提出一种应变硅(strained silicon) 技术并将其作为提高晶体管速度的主要途径。应变硅技术主要是使栅极下方即沟道区 (channel region)的硅晶格产生应变，降低载流子移动时所受到的阻力从而提高其通 过沟道的迁移率。应变硅技术大致分为两种，一种是直接利用应变硅晶片作为基底或结 合选择性外延生长(selective epitaxial growth，SEG)工艺进行元件的制作；另一种 是利用高应力薄膜(high stress film)覆盖在MOS晶体管上来实现，例如多晶硅应力 层(poly stressor)或接触洞刻蚀停止层(contact etch stop layer, CESL)等。其中， 多晶硅应力层应用于镍化硅等金属硅化物形成之前，其制造工艺可以承受较高的热效应 (thermal budget)，例如，大于1000°C。CESL则应用在镍化硅等金属硅化物形成之后，由 于形成镍化硅等金属硅化物时不能承受较高的热效应，因此其制造工艺必须限制在一定 温度之下，例如，小于480°C。此外，高应力薄膜根据NMOS(negative channel M0S)晶体 管和PMOS (positive channel M0S)晶体管特性需求的不同又可分为高张应力薄膜(high tensile stress film)禾口高压应力薄膜(high compressive stress film)。高张应力薄 膜可以提供一伸张应力，进而拉大NMOS晶体管下方的半导体基底内的晶格排列，而高压应 力薄膜可以提供一压缩应力，进而挤压PMOS晶体管下方的半导体基底内的晶格排列。图1为现有技术的形成有高张应力薄膜的NMOS晶体管的示意图。如图1所示， 基底10上形成有NMOS晶体管。其中，所述NMOS晶体管的栅极结构包括栅极氧化层12和 位于所述栅极氧化层12上的栅极14。氧化物-氮化物-氧化物偏位间隙壁(0N0 offset spacer) 13形成于所述栅极结构的侧壁。在所述间隙壁13周围的所述基底10中形成有源 极/漏极区域11。在所述源极/漏极区域11以及栅极14上形成有金属硅化物层15，且在 NMOS晶体管的表面形成有高张应力薄膜16。此外，在基底10内环绕NMOS晶体管形成有浅 沟道隔离17。现有技术中，通过沉积工艺形成高张应力薄膜16，之后利用紫外线暨快速热 处理工艺对其进行硬化并提高其伸张应力。其中，紫外线暨快速热处理工艺同时利用光子 的能量与热能打断高张应力薄膜16中的硅-氢(Si-H)键与氮化硅-氢(SiN-H)键，靠着 移除高张应力薄膜16中的氢，使其产生不可逆的伸张应力，且氢移除量越多，其伸张应力 也越高。然而，现有技术中，沉积工艺与紫外线暨快速热处理工艺是在同一温度下进行的， 所形成的高张应力薄膜的伸张应力还有待于进一步提高。
发明内容
本发明的目的在于提供一种高张应力薄膜的形成方法，以进一步提高高张应力薄 膜的伸张应力。本发明提供一种高张应力薄膜的形成方法，包括提供基底，且所述基底表面形成有至少一个晶体管；通过沉积工艺在所述基底表面形成高张应力薄膜；以及进行紫外线暨快速热处理工艺以硬化所述高张应力薄膜，并提高所述高张应力薄 膜的伸张应力，其中，所述沉积工艺的温度与所述紫外线暨快速热处理工艺的温度不同。进一步的，所述紫外线暨快速热处理工艺的温度比所述沉积工艺的温度高。进一步的，所述沉积工艺的温度为300 400°C。进一步的，所述紫外线暨快速热处理工艺的温度小于等于480°C。进一步的，所述沉积工艺为等离子体加强化学气相沉积工艺。进一步的，所述高张应力薄膜为接触洞刻蚀停止层。进一步的，所述晶体管的形成包括以下步骤在所述基底表面形成栅极结构；在 所述栅极结构的侧壁形成间隙壁；在所述间隙壁周围的所述基底中形成源极/漏极区域； 以及在所述基底上形成金属硅化物层。进一步的，所述接触洞刻蚀停止层的形成步骤在所述金属硅化物层的形成步骤之后。进一步的，所述高张应力薄膜为氮化硅、氧化硅或氮氧化硅。进一步的，所述晶体管为NMOS晶体管。与现有技术相比，本发明提供的高张应力薄膜的形成方法，通过采用不同的沉积 工艺温度与紫外线暨快速热处理工艺温度，可以移除更多高张应力薄膜中的氢，从而进一 步提高了高张应力薄膜的伸张应力。
图1为现有技术的形成有高张应力薄膜的NMOS晶体管的示意图；图2至图4为本发明提供的高张应力薄膜的形成方法的实施例的各步骤的示意 图；图5为本发明提供的方法所形成的高张应力薄膜的伸张应力与沉积工艺的温度 和紫外线暨快速热处理工艺的温度的关系图。
具体实施例方式为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式
作 进一步的说明。本发明的核心思想在于，通过采用不同的沉积工艺温度与紫外线暨快速热处理工 艺温度，移除更多高张应力薄膜中的氢，进而提高高张应力薄膜的伸张应力。图2至图4为本发明提供的高张应力薄膜的形成方法的实施例的各步骤的示意 图。本实施例中，所述高张应力薄膜为接触洞刻蚀停止层(contact etch stop layer,CESL)。首先，提供基底20，例如硅晶片或者硅覆盖绝缘基底，所述基底20上形成至少一 个晶体管，如图1所示。本实施例中，所述晶体管为NMOS晶体管，包括栅极结构和位于所述 栅极结构两侧的源极/漏极区域。所述NMOS晶体管的栅极结构包括栅极氧化层22、位于所 述栅极氧化层22上的多晶硅栅极24。栅极氧化层22可以通过热氧化或者沉积等工艺形 成。氧化物_氮化物-氧化物偏位间隙壁(0N0 offset spacer) 23形成于所述栅极结构的 侧壁。在基底20内环绕所述NMOS晶体管形成浅沟道隔离27，用以电性隔离所述NMOS晶体 管与其他元件。在所述间隙壁23周围的所述基底20中通过离子注入(ion implantation) 工艺形成源极/漏极区域21，并进行快速热退火(rapid thermal annealing, RTA)工艺以 利用900 1050°C高温活化源极/漏极区域21中的掺杂杂质，同时修补离子注入工艺中受 损的基底晶格结构。之后，在基底20上通过溅射或热蒸发的方式沉积金属层，所述金属层 可以为钴(Co)、钛(Ti)、镍(Ni)、钨(W)、钼(Pt)、钯(Pd)、钼(Mo)中的一种或上述金属的 合金，并进行RTA工艺以利用400 600°C的温度环境使金属层分别与源极/漏极区域21 以及多晶硅栅极24自对准反应形成金属硅化物。然后利用选择性湿法刻蚀去除未反应形 成金属硅化物的金属层，形成金属硅化物层25。接下来，在基底20表面上通过沉积工艺形成CESL 26，如图3所示。所述CESL 26可以为氮化硅、氧化硅或氮氧化硅等材料。本实施例中采用等离子体加强化学气相沉积 (plasma-enhanced chemical vapor deposition, PECVD)工艺进行沉禾只，该工艺具有低温、 低压、高沉积速率以及能控制沉积薄膜的应力等优点。然而，由于采用PECVD工艺沉积的薄 膜通常含有氢，为了控制CESL 26中氢的含量，将工艺温度保持在300 400°C。最后，如图4所示，对CESL 26进行紫外线暨快速热处理工艺，硬化CESL26的同时 提高其伸张应力，以拉大栅极结构下方的沟道区的晶格排列，降低载流子移动时所受到的 阻力从而提高其通过沟道的迁移率。由于CESL 26形成于金属硅化物层25之后，过高的温 度会导致金属硅化物的损毁和CESL 26在虚线26A处(大约转角处45度位置)裂开，因此 将紫外线暨快速热处理工艺的温度控制在小于等于480°C。图5为本发明提供的方法所形成的高张应力薄膜的伸张应力与沉积工艺的温度 和紫外线暨快速热处理工艺的温度的关系图。图5中，沉积工艺的温度用D印T表示，单 位为。C，横坐标代表紫外线暨快速热处理工艺的温度，用UV T表示，单位为。C，纵坐标代表 CESL 26的伸张应力，用Stress表示，单位为Mpa。从图5可以看出，在同一沉积工艺的温 度下，紫外线暨快速热处理工艺的温度越高，CESL 26的伸张应力也越高。这是由于紫外线 暨快速热处理工艺的温度越高，其移除的氢的量也越高。而且，相比于在沉积工艺的温度为 400°C条件下形成的CESL 26，在沉积工艺的温度为350°C条件下形成的CESL 26的伸张应 力更高，例如，在D印T/UV T为400°C/400°C时CESL 26的伸张应力为1592MPa，而在D印 T/UV T为350°C /400°C时CESL 26的伸张应力为1648Mpa，提高了 3. 5%。这是由于沉积工 艺的温度越低，CESL 26中氢的含量越高，紫外线暨快速热处理工艺能够移除的氢的量也就 越高，CESL 26的伸张应力也就越高。因此，紫外线暨快速热处理工艺的温度比沉积工艺的 温度高得越多，CESL 26的伸张应力越高。此外，实验表明，本发明提供的高张应力薄膜的形成方法所形成的高张应力薄膜 在现有工艺条件下具有与现有技术相近的良率(yield)。
综上所述，本发明提供的高张应力薄膜的形成方法，通过采用不同的沉积工艺温 度与紫外线暨快速热处理工艺温度，可以移除更多高张应力薄膜中的氢，从而进一步提高 了高张应力薄膜的伸张应力。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
权利要求
1.一种高张应力薄膜的形成方法，包括提供基底，且所述基底表面形成有至少一个晶体管； 通过沉积工艺在所述基底表面形成高张应力薄膜；以及进行紫外线暨快速热处理工艺以硬化所述高张应力薄膜，并提高所述高张应力薄膜的 伸张应力，其特征在于，所述沉积工艺的温度与所述紫外线暨快速热处理工艺的温度不同。
2.如权利要求1所述的方法，其特征在于，所述紫外线暨快速热处理工艺的温度比所 述沉积工艺的温度高。
3.如权利要求2所述的方法，其特征在于，所述沉积工艺的温度为300 400°C。
4.如权利要求2所述的方法，其特征在于，所述紫外线暨快速热处理工艺的温度小于 等于480°C。
5.如权利要求1所述的方法，其特征在于，所述沉积工艺为等离子体加强化学气相沉 积工艺。
6.如权利要求1所述的方法，其特征在于，所述高张应力薄膜为接触洞刻蚀停止层。
7.如权利要求6所述的方法，其特征在于，所述晶体管的形成方法包括以下步骤 在所述基底表面形成栅极结构；在所述栅极结构的侧壁形成间隙壁；在所述间隙壁周围的所述基底中形成源极/漏极区域；以及在所述基底上形成金属硅化物层。
8.如权利要求7所述的方法，其特征在于，所述接触洞刻蚀停止层的形成步骤在所述 金属硅化物层的形成步骤之后。
9.如权利要求1所述的方法，其特征在于，所述高张应力薄膜为氮化硅、氧化硅或氮氧化硅。
10.如权利要求1所述的方法，其特征在于，所述晶体管为NMOS晶体管。
全文摘要
本发明揭露了一种高张应力薄膜的形成方法，通过采用不同的沉积工艺温度与紫外线暨快速热处理工艺温度，可以移除更多高张应力薄膜中的氢，从而进一步提高了高张应力薄膜的伸张应力。
文档编号H01L21/268GK101996881SQ200910194440
公开日2011年3月30日 申请日期2009年8月21日 优先权日2009年8月21日
发明者王祯贞 申请人:中芯国际集成电路制造(上海)有限公司