专利名称：互连结构及其制作方法
技术领域：
本发明涉及半导体器件领域，尤其涉及互连结构及其制作方法。
背景技术：
多层互连技术业已成为大规模集成电路和特大规模集成电路制备工艺的重要组 成部分。当前高性能的特大规模集成电路已具有多达7 10层的金属连线。因此，寻求较 低电阻率的金属互连材料和较低介电常数的绝缘材料已成为深亚微米和纳米器件的一大 研究方向。多层互连结构通常包含有多层金属连线，通过绝缘材料中的插塞结构进行互连。 形成插塞的工艺是用金属材料填充通孔或者沟槽的工艺，例如申请号为CN98118^K)的中 国专利申请文件所提供的形成插塞结构的方法。在半导体器件的后段制作过程中，进行金属互连结构布线工艺如图1至图4所示。 参考图1，提供一半导体衬底100，所述半导体衬底100具有隔离结构及位于隔离结构间的 有源区，所述有源区上形成有诸如晶体管、电容器等半导体器件或金属连线等。随后，在半 导体衬底100上依次形成第一金属布线层102，其中第一金属布线层102之间形成有与第一 金属布线层102厚度一致的第一隔离层103，所述第一金属布线层102与上述半导体衬底 100上已形成的诸如晶体管、电容器等半导体器件或金属连线等通过导电插塞进行连通。如图2所示，用化学气相沉积法在第一隔离层103上形成第一绝缘介质层104，且 所述第一绝缘介质层104覆盖第一金属布线层102 ；所述第一绝缘介质层104的材料可以 是含硅的氧化物。在第一绝缘介质层104内形成贯穿第一绝缘介质层104厚度且与第一金 属布线层102连通的第一导电插塞105，具体形成工艺如下先于第一绝缘介质层104上旋 涂光刻胶层，经过光刻工艺后，在光刻胶层上定义出通孔图形；以光刻胶层为掩膜，沿通孔 图形刻蚀第一绝缘介质层104至露出第一金属布线102，形成通孔；去除光刻胶层后，在通 孔内填充满导电材料。如图3所示，采用上述方法，依次在第一绝缘介质层104上形成覆盖第一导电插塞 105的第二金属布线层106，其中第二金属布线层106之间形成有与第二金属布线层106厚 度一致的第二隔离层107 ；在第一绝缘介质层104上形成覆盖第二金属布线层106的第二 绝缘介质层108 ；在第二绝缘介质层108内形成贯穿第二绝缘介质层108厚度且与第二金属布线层106连通的第二导电插塞109 ；......根据工艺需要形成所需数量N的金属布线层、隔离层、绝缘介质层及相应的导电插塞，例如在第N-I绝缘介质层上形成覆盖第N-I导 电插塞的第N金属布线层110，其中第N金属布线层110之间形成有与第N金属布线层110 厚度一致的第N隔离层111 ；在第N隔离层111上形成覆盖第N金属布线层110的第N绝 缘介质层112 ；在第N绝缘介质层112内形成贯穿第N绝缘介质层112厚度且与第N金属 布线层110连通的第N导电插塞113。现有工艺中，随着半导体器件集成度的提高，高性能集成电路需要集中电阻、电容 或电感的电路元件。现有多层互连结构由多层金属布线和绝缘介质层堆叠而成，容易使器件之间的信号干扰增大，造成器件质量下降；另外，这种结构不适用于高速的半导体器件。
发明内容
本发明解决的问题是提供一种互连结构及其制作方法，防止信号串扰及其信号完 整性差。为解决上述问题，本发明提供一种互连结构，包括半导体衬底；位于半导体衬底 上的至少三层金属布线层；位于金属布线层之间的绝缘介质层；贯穿绝缘介质层厚度将金 属布线层之间连通的导电插塞，所述金属布线层与导电插塞截面的组合构成环形分布。可选的，所述环形分布的顶层金属布线层与底层金属布线层之间的其中一层金属 布线层嵌套于环形分布内。可选的，所述嵌套于环形分布内的金属布线层未与导电插塞及其它金属布线层连 接。可选的，所述金属布线层的材料为铜、铝或铜铝合金，厚度为0. Ιμπι 1.5 μπι。可选的，所述绝缘介质层的材料为氧化硅、氮化硅或低介质常数材料，厚度为 0. 1 μ m 1. 5 μ m。可选的，所述导电插塞的材料为铜、铝或铜铝合金。可选的，所述金属布线层与绝缘介质层之间还包括有阻挡层，所述阻挡层为钽或 钛的氮化物，厚度为IOnm 80nm。本发明还提供一种制作互连结构的方法，包括提供半导体衬底；在半导体衬底 上间隔依次形成至少三层金属布线层和至少两层绝缘介质层，所述绝缘介质层内形成有贯 穿其厚度且将金属布线层之间连通的导电插塞；其中，所述金属布线层与导电插塞截面构 成环形分布。可选的，所述环形分布的顶层金属布线层与底层金属布线层之间的其中一层金属 布线层嵌套于环形分布内。可选的，所述嵌套于环形分布内的金属布线层未与导电插塞及其它金属布线层连 接。可选的，形成金属布线层的方法为物理溅镀法、化学气相沉积法或化学电镀法。所 述金属布线层的材料为铜、铝或铜铝合金，厚度为0. 1 μ m 1. 5 μ m。可选的，形成绝缘介质层的方法为化学气相沉积法或物理薄膜涂布法。所述绝缘 介质层的材料为氧化硅、氮化硅或低介质常数材料，厚度为0. 1 μ m 1. 5 μ m。可选的，所述导电插塞的材料为铜、铝或铜铝合金。可选的，所述金属布线层与绝缘介质层之间还形成有阻挡层，形成所述阻挡层的 方法为物理溅镀法。所述阻挡层的材料为钽或钛的氮化物，厚度为IOnm 80nm。与现有技术相比，本发明具有以下优点将多层互连结构的金属布线层和导电插 塞的截面制作成环形结构，由于环形结构将其内的金属信号线与外界的金属信号线隔离， 减少了金属信号线与金属信号线之间的干扰；同时，环形结构的截面积增大，可降低其电 阻，适宜于作为高电位或低电位参考电压的输送线。这种结构能适于高速互连，增强互连结 构的信号完整性，同时能降低信号间的串扰。
图1至图3是现有技术形成金属互连结构的示意图；图4至图8是本发明制作互连结构的第一实施例示意图；图4、图5、图6、图7、图9为本发明制作互连结构的第二实施例示意图；图4、图5、图10、图11、图12为本发明制作互连结构的第三实施例示意图。
具体实施例方式本发明将多层互连结构的金属布线层和导电插塞的截面制作成环形结构，由于环 形结构将其内的金属信号线与外界的金属信号线隔离，减少了金属信号线与金属信号线之 间的干扰；同时，环形结构的截面积增大，可降低其电阻，适宜于作为高电位或低电位参考 电压的输送线。这种结构能适于高速互连，增强互连结构的信号完整性，同时能降低信号间 的串扰。为实现上述目的，本发明制作互连结构的具体实施方式
为提供半导体衬底；在 半导体衬底上间隔依次形成至少三层金属布线层和至少两层绝缘介质层，所述绝缘介质层 内形成有贯穿其厚度且将金属布线层之间连通的导电插塞；其中，所述金属布线层与导电 插塞截面构成环形分布。基于上述实施方式形成的互连结构，包括半导体衬底；位于半导体衬底上的至 少三层金属布线层；位于金属布线层之间的绝缘介质层；贯穿绝缘介质层厚度将金属布线 层之间连通的导电插塞，所述金属布线层与导电插塞截面的组合构成环形分布。其它实施方式中，金属布线层与绝缘介质层之间、导电插塞与绝缘介质层之间形 成有阻挡层。下面结合附图对本发明的具体实施方式
做详细的说明。实施例一图5至图9是本发明制作互连结构的实施例示意图。如图5所示，提供一半导体 衬底200，所述半导体衬底200具有隔离结构及位于隔离结构间的有源区，所述有源区上形 成有诸如晶体管、电容器等半导体器件或金属连线等。继续参考图5，随后，在半导体衬底200上形成厚度为0. Ιμπι 1.5 μπι的第一金 属布线层202，所述第一金属布线层202的材料可以是铜、铝或铜铝合金等，其中第一金属 布线层202之间形成有与第一金属布线层202厚度一致的第一隔离层203，所述第一金属布 线层202与上述半导体衬底200上已形成的诸如晶体管、电容器等半导体器件或金属连线 等通过导电插塞进行连通。所述形成上述第一金属布线层202和第一隔离层203的工艺如下如果形成第一 金属布线层202的材料为铜的话，用化学气相沉积法在半导体衬底200上形成第一隔离层 203，所述第一隔离层203的材料为氧化硅或氮氧化硅等；在第一隔离层203上旋涂光刻胶 层，经过光刻工艺后，定义出第一金属布线图形；以光刻胶层为掩膜，沿第一金属布线图形 刻蚀第一隔离层203至露出半导体衬底200，形成第一金属布线开口 ；去除光刻胶层后，用 电镀法在第一金属布线开口内电镀铜。如果形成第一金属布线202的材料为铝或铜铝合金的话，用物理气相沉积法在半 导体衬底200上形成第一金属层；在第一金属层上形成光刻胶层，经过曝光显影工艺后，在光刻胶层上定义出第一金属布线图形；以光刻胶层为掩膜，沿第一金属布线图形刻蚀第一 金属层至露出半导体衬底，形成第一金属布线层202 ；用化学气相沉积法在半导体衬底200 上形成第一隔离层203，所述第一隔离层203覆盖第一金属布线层202 ；用化学机械抛光法 对第一隔离层203进行平坦化至露出第一金属布线层202。参考图6，用化学气相沉积法在第一隔离层203上形成厚度为0. 1 μ m 1. 5 μ m的 第一绝缘介质层204，且所述第一绝缘介质层204覆盖第一金属布线层202，所述第一绝缘 介质层的材料为氧化硅、氮化硅或低介质常数材料等。在第一绝缘介质层204内形成贯穿 第一绝缘介质层204厚度且与第一金属布线层202边缘两端连通的第一导电插塞205，具体 形成工艺如下先于第一绝缘介质层204上旋涂光刻胶层，经过光刻工艺后，在光刻胶层上 定义出与第一绝缘介质层204两端位置对应的通孔图形；以光刻胶层为掩膜，沿通孔图形 刻蚀第一绝缘介质层204至露出第一金属布线202，形成通孔；去除光刻胶层后，在通孔内 填充满导电材料。如图7所示，在第一绝缘介质层204上形成厚度为0. 1 μ m 1. 5 μ m的第二金属 布线层206a、206b、206c，所述第二金属布线层206a、206b、206c的材料可以是铜、铝或铜铝 合金等，其中第二金属布线层206a、206b、206c之间形成有与第二金属布线层206a、206b、 206c厚度一致的第二隔离层207，所述第二金属布线层206a、206c分别通过第一绝缘介质 层204内的第一导电插塞205与第一金属布线层202连通，而第二金属布线层206b位于第 二金属布线层206a、206c之间，不与第一金属布线层202连接。所述形成以铜为材料的第二金属布线层206a、206b、206c，和形成以铝或铜铝合金 等为材料的第二金属布线层206a、206b、206c的工艺同上述形成第一金属布线202的工艺， 因此不再赘述。
如图8所示，用化学气相沉积法在第二隔离层207上形成厚度为0. 1 μ m 1. 5 μ m 的第二绝缘介质层208，且所述第二绝缘介质层208覆盖第二金属布线层206a、206b、206c， 所述第二绝缘介质层208的材料为氧化硅、氮化硅或低介质常数材料等。在第二绝缘介质 层208内形成贯穿第二绝缘介质层208厚度且分别与第二金属布线层206a、206c连通的第 二导电插塞209。具体形成工艺同形成第一导电插塞205，在此不再赘述。参考图9，在第二绝缘介质层208上形成厚度为0. Iym 1.5 ym的第三金属布 线层210，所述第三金属布线层210的材料可以是铜、铝或铜铝合金等，其中第三金属布线 层210之间形成有与第三金属布线层210厚度一致的第三隔离层211，所述第三金属布线 层210的边缘两端分别通过第二绝缘介质层208内的第二导电插塞209与第二金属布线层 206a,206c 连通。所述形成以铜为材料的第三金属布线层210，和形成以铝或铜铝合金等为材料的 第二金属布线层210的工艺同上述形成第一金属布线202的工艺，因此不再赘述。除上述实施例外，还可以形成五层金属布线层构成的双环形分布结构、七层金属布线层构成的三环形分布结构、九层金属布线层构成的四环形分布结构......，可根据具体工艺要求确定金属布线层的数量。只要使最后形成的金属布线层和导电插塞结合构成的 截面为由绝缘介质层进行绝缘的不断向外延伸的环形分布结构。基于上述实施例形成的互连结构，包括半导体衬底200，所述半导体衬底200具 有隔离结构及位于隔离结构间的有源区，所述有源区上形成有诸如晶体管、电容器等半导体器件或金属连线等；第一金属布线层202，位于半导体衬底200上；第一隔离层203，位 于半导体衬底200上且处于第一金属布线层202之间，用于第一金属布线层202之间的隔 离，其厚度与第一金属布线层202 —致；第一绝缘介质层204，位于第一金属布线层202和 第一隔离层203上；第一导电插塞205，贯穿第一绝缘介质层204厚度且与第一金属布线层 202边缘两端连通；第二金属布线层206a、206b、206c，位于第一绝缘介质层204上，其中第 二金属布线层206a、206c分别通过第一绝缘介质层204内的第一导电插塞205与第一金 属布线层202连通，而第二金属布线层206b位于第二金属布线层206a、206c之间，不与第 一金属布线层202连接；第二隔离层207，位于第一绝缘介质层204上且处于第二金属布线 层206a、206b、206c之间，用于第二金属布线层206a、206b、206c之间的隔离，其厚度与第二 金属布线层206a、206b、206c —致；第二绝缘介质层208，位于第二金属布线层206a、206b、 206c和第二隔离层207上；第二导电插塞209，贯穿第二绝缘介质层208厚度且分别与第 二金属布线层206a、206c连通；第三金属布线层210，位于第二绝缘介质层208上，其边缘 两端分别通过第二绝缘介质层208内的第二导电插塞209与第二金属布线层206a、206c连 通；第三隔离层211，位于第二绝缘介质层208上且处于第三金属布线层210之间，用于第 三金属布线层210之间的隔离，其厚度与第三金属布线层210 —致。实施例二图5、图6、图7、图8、图10为本发明制作互连结构的第二实施例示意图。由图5 图8中形成第一金属布线层202和第一隔离层203、第一绝缘介质层204、与第一金属布线 层202边缘两端连通的第一导电插塞205、第二金属布线层206a、206b、206c和第二隔离层 207、第二绝缘介质层208、分别与第二金属布线层206a、206c连通的第二导电插塞209的具 体工艺在实施例一中有详细描述，在此不再赘述。参考图10，在第二绝缘介质层208上形成厚度为0. Iym 1.5 ym的第三金属布 线层210a、210b，所述第三金属布线层210a、210b的材料可以是铜、铝或铜铝合金等，其中 第三金属布线层210a、210b之间形成有与第三金属布线层210a、210b厚度一致的第三隔离 层211，所述第三金属布线层210a通过第二绝缘介质层208内的第二导电插塞209与第二 金属布线层206a连通，第三金属布线层210b通过第二绝缘介质层208内的第二导电插塞 209与第二金属布线层206c连通。继续参考图10，用化学气相沉积法在第三隔离层211上形成厚度为0. 1 μ m 1. 5 μ m的第三绝缘介质层212，且所述第三绝缘介质层212覆盖第三金属布线层210a、 210b，所述第三绝缘介质层212的材料为氧化硅、氮化硅或低介质常数材料等。在第三绝缘 介质层212内形成贯穿第三绝缘介质层212厚度且分别与第三金属布线层210a、210b连通 的第三导电插塞213。具体形成工艺同形成第一导电插塞205，在此不再赘述。在第三绝缘 介质层212上形成厚度为0. 1 μ m 1. 5 μ m的第四金属布线层216，所述第四金属布线层 216的材料可以是铜、铝或铜铝合金等，其中第四金属布线层216之间形成有与第四金属布 线层216厚度一致的第四隔离层215，所述第四金属布线层216的边缘两端分别通过第三绝 缘介质层212内的第三导电插塞213与第三金属布线层210a、210b连通。基于上述实施例形成的互连结构，包括半导体衬底200，所述半导体衬底200具 有隔离结构及位于隔离结构间的有源区，所述有源区上形成有诸如晶体管、电容器等半导 体器件或金属连线等；第一金属布线层202，位于半导体衬底200上；第一隔离层203，位于半导体衬底200上且处于第一金属布线层202之间，用于第一金属布线层202之间的隔 离，其厚度与第一金属布线层202 —致；第一绝缘介质层204，位于第一金属布线层202和 第一隔离层203上；第一导电插塞205，贯穿第一绝缘介质层204厚度且与第一金属布线层 202边缘两端连通；第二金属布线层206a、206b、206c，位于第一绝缘介质层204上，其中第 二金属布线层206a、206c分别通过第一绝缘介质层204内的第一导电插塞205与第一金 属布线层202连通，而第二金属布线层206b位于第二金属布线层206a、206c之间，不与第 一金属布线层202连接；第二隔离层207，位于第一绝缘介质层204上且处于第二金属布线 层206a、206b、206c之间，用于第二金属布线层206a、206b、206c之间的隔离，其厚度与第二 金属布线层206a、206b、206c —致；第二绝缘介质层208，位于第二金属布线层206a、206b、 206c和第二隔离层207上；第二导电插塞209，贯穿第二绝缘介质层208厚度且分别与第二 金属布线层206a、206c连通；第三金属布线层210a、210b，位于第二绝缘介质层208上，分 别通过第二绝缘介质层208内的第二导电插塞209与第二金属布线层206a、206c连通；第 三隔离层211，位于第二绝缘介质层208上且处于第三金属布线层210a、210b之间，用于第 三金属布线层210a、210b之间的隔离，其厚度与第三金属布线层210a、210b —致；第三绝缘 介质层212，位于第三金属布线层210a、210b和第三隔离层211上；第三导电插塞213，贯穿 第三绝缘介质层212厚度且分别与第三金属布线层210a、210b连通；第四金属布线层216， 位于第三绝缘介质层212上，其边缘两端分别通过第三绝缘介质层212内的第三导电插塞 213与第三金属布线层210a、210b连通；第四隔离层215，位于第三绝缘介质层212上且处 于第四金属布线层216之间，用于第四金属布线层216之间的隔离，其厚度与第四金属布线 层216 一致。除上述实施例外，还可以在第三金属布线层210a、210b和第四金属布线层216之 间形成若干层与第三金属布线层210a、210b分布一致的金属布线层，并由绝缘介质层内的 导电插塞进行连接。实施例三图5、图6、图11、图12、图13为本发明制作互连结构的第三实施例示意图。由图 5 图6中形成第一金属布线层202和第一隔离层203、第一绝缘介质层204、与第一金属布 线层202边缘两端连通的第一导电插塞205的具体工艺在实施例一中有详细描述，在此不 再赘述。如图11所示，在第一绝缘介质层204上形成厚度为0. 1 μ m 1.5μπι的第二金属 布线层206a、206b，所述第二金属布线层206a、206b的材料可以是铜、铝或铜铝合金等，其 中第二金属布线层206a、206b之间形成有与第二金属布线层206a、206b厚度一致的第二隔 离层207，所述第二金属布线层206a、206b分别通过第一绝缘介质层204内的第一导电插塞 205与第一金属布线层202连通。如图12所示，用化学气相沉积法在第二隔离层207上形成厚度为0. 1 μ m 1. 5 μ m的第二绝缘介质层208，且所述第二绝缘介质层208覆盖第二金属布线层206a、 206b，所述第二绝缘介质层208的材料为氧化硅、氮化硅或低介质常数材料等。在第二绝缘 介质层208内形成贯穿第二绝缘介质层208厚度且分别与第二金属布线层206a、206b连通 的第二导电插塞209。具体形成工艺同实施例一中提及的方法，在此不再赘述。如图13所示，在第二绝缘介质层208上形成厚度为0. 1 μ m 1.5μπι的第三金属布线层210a、210b、210c，所述第三金属布线层210a、210b的材料可以是铜、铝或铜铝合金 等，其中第三金属布线层210a、210b、210c之间形成有与第三金属布线层210a、210b、210c 厚度一致的第三隔离层211，所述第三金属布线层210a、210c分别通过第二绝缘介质层208 内的第二导电插塞209与第二金属布线层206a、206b连通，而第三金属布线层210b位于第 三金属布线层210a、210c之间，不与第二金属布线层206a、2(^b连接。继续参考图13，用化学气相沉积法在第三隔离层211上形成厚度为0. 1 μ m 1. 5 μ m的第三绝缘介质层212，且所述第三绝缘介质层212覆盖第三金属布线层210a、 210b、210c，所述第三绝缘介质层212的材料为氧化硅、氮化硅或低介质常数材料等。在第 三绝缘介质层212内形成贯穿第三绝缘介质层212厚度且分别与第三金属布线层210a、 210b、210c连通的第三导电插塞213。在第三绝缘介质层212上形成厚度为0. 1 μ π! 1. 5μπι的第四金属布线层216，所述第四金属布线层216的材料可以是铜、铝或铜铝合金 等，其中第四金属布线层216之间形成有与第四金属布线层216厚度一致的第四隔离层 215，所述第四金属布线层216的边缘两端分别通过第三绝缘介质层212内的第三导电插塞 213与第三金属布线层210a、210c连通。基于上述实施例形成的互连结构，包括半导体衬底200，所述半导体衬底200具 有隔离结构及位于隔离结构间的有源区，所述有源区上形成有诸如晶体管、电容器等半导 体器件或金属连线等；第一金属布线层202，位于半导体衬底200上；第一隔离层203，位于 半导体衬底200上且处于第一金属布线层202之间，用于第一金属布线层202之间的隔离， 其厚度与第一金属布线层202 —致；第一绝缘介质层204，位于第一金属布线层202和第一 隔离层203上；第一导电插塞205，贯穿第一绝缘介质层204厚度且与第一金属布线层202 边缘两端连通；第二金属布线层206a、206b，位于第一绝缘介质层204上，分别通过第一绝 缘介质层204内的第一导电插塞205与第一金属布线层202连通；第二隔离层207，位于第 一绝缘介质层204上且处于第二金属布线层206a、206b之间，用于第二金属布线层206a、 206b之间的隔离，其厚度与第二金属布线层206a、206b —致；第二绝缘介质层208，位于第 二金属布线层206a、206b和第二隔离层207上；第二导电插塞209，贯穿第二绝缘介质层 208厚度且分别与第二金属布线层206a、206b连通；第三金属布线层210a、210b、210c，位于 第二绝缘介质层208上，其中第三金属布线层210a、210c分别通过第二绝缘介质层208内 的第二导电插塞209与第二金属布线层206a、206b连通，而第三金属布线层210b位于第三 金属布线层210a、210c之间，不与第二金属布线层206a、206b连接；第三隔离层211，位于 第二绝缘介质层208上且处于第三金属布线层210a、210b、210c之间，用于第三金属布线层 210a、210b、210c之间的隔离，其厚度与第三金属布线层210a、210b、210c—致；第三绝缘介 质层212，位于第三金属布线层210a、210b、210c和第三隔离层211上；第三导电插塞213， 贯穿第三绝缘介质层212厚度且分别与第三金属布线层210a、210c连通；第四金属布线层 216，位于第三绝缘介质层212上，其边缘两端分别通过第三绝缘介质层212内的第三导电 插塞213与第三金属布线层210a、210c连通；第四隔离层215，位于第三绝缘介质层212上 且处于第四金属布线层216之间，用于第四金属布线层216之间的隔离，其厚度与第四金属 布线层216 —致。除上述实施例外，还可以在第一金属布线层202和第二金属布线层206a、206b之 间形成若干层与第二金属布线层206a、206b分布一致的金属布线层，并由绝缘介质层内的9导电插塞进行连接。 虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术 人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应 当以权利要求所限定的范围为准。
权利要求
1.一种互连结构，包括半导体衬底，位于半导体衬底上的至少三层金属布线层，位于金属布线层之间的绝缘 介质层，贯穿绝缘介质层厚度将金属布线层之间连通的导电插塞；其特征在于，所述金属布 线层与导电插塞截面的组合构成环形分布。
2.根据权利要求1所述互连结构，其特征在于，所述环形分布的顶层金属布线层与底 层金属布线层之间的其中一层金属布线层嵌套于环形分布内。
3.根据权利要求1所述互连结构，其特征在于，所述嵌套于环形分布内的金属布线层 未与导电插塞及其它金属布线层连接。
4.根据权利要求1所述互连结构，其特征在于，所述金属布线层的材料为铜、铝或铜铝 合金，厚度为0. Iym 1. 5μπ 。
5.根据权利要求1所述互连结构，其特征在于，所述绝缘介质层的材料为氧化硅、氮化 硅或低介质常数材料，厚度为0. 1 μ m 1. 5 μ m。
6.根据权利要求1所述互连结构，其特征在于，所述导电插塞的材料为铜、铝或铜铝合^^ ο
7.根据权利要求1所述互连结构，其特征在于，所述金属布线层与绝缘介质层之间还 包括有阻挡层，所述阻挡层为钽或钛的氮化物，厚度为IOnm 80nm。
8.一种制作权利要求1所述互连结构的方法，其特征在于，包括 提供半导体衬底；在半导体衬底上间隔依次形成至少三层金属布线层和至少两层绝缘介质层，所述绝缘 介质层内形成有贯穿其厚度且将金属布线层之间连通的导电插塞； 其中，所述金属布线层与导电插塞截面构成环形分布。
9.根据权利要求8所述的方法，其特征在于，所述环形分布的顶层金属布线层与底层 金属布线层之间的其中一层金属布线层嵌套于环形分布内。
10.根据权利要求8所述的方法，其特征在于，所述嵌套于环形分布内的金属布线层未 与导电插塞及其它金属布线层连接。
11.根据权利要求8所述的方法，其特征在于，形成金属布线层的方法为物理溅镀法、 化学气相沉积法或化学电镀法。
12.根据权利要求11所述的方法，其特征在于，所述金属布线层的材料为铜、铝或铜铝 合金，厚度为0. Iym 1. 5μπι。
13.根据权利要求8所述的方法，其特征在于，形成绝缘介质层的方法为化学气相沉积 法或物理薄膜涂布法。
14.根据权利要求13所述的方法，其特征在于，所述绝缘介质层的材料为氧化硅、氮化 硅或低介质常数材料，厚度为0. 1 μ m 1. 5 μ m。
15.根据权利要求8所述的方法，其特征在于，所述导电插塞的材料为铜、铝或铜铝合^^ ο
16.根据权利要求8所述的方法，其特征在于，所述金属布线层与绝缘介质层之间还形 成有阻挡层，形成所述阻挡层的方法为物理溅镀法。
17.根据权利要求16所述的方法，其特征在于，所述阻挡层的材料为钽或钛的氮化物， 厚度为IOnm 80nm。
全文摘要
一种互连结构及其制作方法。其中互连结构，包括半导体衬底；位于半导体衬底上的至少三层金属布线层；位于金属布线层之间的绝缘介质层；贯穿绝缘介质层厚度将金属布线层之间连通的导电插塞，所述金属布线层与导电插塞截面的组合构成环形分布。本发明能适于高速互连，增强互连结构的信号完整性，同时能降低信号间的串扰。
文档编号H01L21/768GK102054818SQ200910198579
公开日2011年5月11日 申请日期2009年11月10日 优先权日2009年11月10日
发明者王津洲 申请人:中芯国际集成电路制造(上海)有限公司