专利名称：半导体器件及其制造方法
技术领域：
本发明的实施例涉及一种半导体器件，特别涉及一种半导体器件及其制造方法。
背景技术：
随着半导体技术的发展，不断产生各种类型的问题。随着半导体器件的微型化 (microminiaturization)，对半导体器件的电学性质的要求也日益苛刻，因此需要有新的 工艺或设计变化。 由于半导体器件的尺寸减小，出现的最显著的问题之一可能是在将外部电信号传 输至晶体管时的RC延迟。在半导体器件的制造工艺期间，自然会产生RC延迟特性，例如可 以用寄生电阻或者寄生电容作为其实例。在使用氧化物和金属的半导体器件中，通常会不 可避免地产生寄生电阻和寄生电容。因此，对于降低寄生电阻和寄生电容的研究正方兴未 艾。 例如，作为解决该问题的方法，提出使用铜(Cu)的布线工艺以及使用超低k材料 的工艺。然而，由于这些材料也具有寄生电阻和寄生电容，所以它们并不是持久的解决方案。 图1是用来描述半导体器件中的RC延迟的视图。参照图l，在预定的层中形成多
个金属布线11、12和13，并且在这些金属布线之间形成作为层间介电层的MD。 在此情况下，在半导体器件中传输电信号的期间，每个金属布线11、12和13都示
出为电阻特性，而MD示出为电容特性。因此，由于电阻和电容是相关联的，所以存在电信
号延迟传输的问题。
发明内容
为克服现有技术的缺陷，本发明的实施例涉及一种半导体器件，并且特别涉及一 种可以降低半导体器件内的RC延迟的半导体器件及其制造方法。根据实施例的半导体器 件包括第一层间介电层，形成于半导体衬底上方；第一金属布线和第二金属布线，形成于 所述第一层间介电层上方；第二层间介电层，形成于所述第一金属布线和第二金属布线上 方；以及相变材料层，形成于所述第一金属布线与第二金属布线之间。 根据本发明实施例的一种用来制造半导体器件的方法，包括以下步骤在半导体 衬底上方形成第一层间介电层；在所述第一层间介电层上方形成多个金属布线；在所述第 一层间介电层和所述金属布线上方沉积相变材料；通过平坦化所述相变材料，在所述金属 布线之间形成相变材料层；在所述相变材料层和所述金属布线上方形成第二层间介电层； 以及执行用来引起所述相变材料层的相位变化的热处理。本发明的实施例被设计成解决上 述问题，并且本发明的实施例涉及在金属布线之间形成空气层以降低寄生电容的半导体器 件以及其制造方法。 在所述金属布线之间形成相变材料之后，通过执行用于引起所述相变材料的相位 变化的热处理，提供了一种在金属布线之间形成预定空气层的半导体器件及其制造方法。
图1是用来描述半导体器件中的RC延迟的剖视图。 示例性图2-图6是用来描述根据实施例的制造半导体器件的方法的剖视图。
具体实施例方式
示例性图2-图6是用来描述根据实施例的制造半导体器件的方法的剖视图。首 先，参照示例性图2，通过执行将杂质注入半导体衬底100的工艺形成第一杂质区(即，源极 区)101和第二杂质区(即，漏极区)。在半导体衬底100上方形成栅电极110。
本发明的实施例不局限于图中所示的半导体器件，而可以普遍适用于具有金属布 线和层间介电层的半导体器件。可以由各种现有技术来实现在半导体衬底100中形成杂质 区101和102的工艺及形成栅电极110的工艺。 同时，可以在半导体衬底100上方形成用于层间隔绝的第一层间介电层120。可以 在第一层间介电层120中形成接触孔。可以在接触孔中形成接触栓塞133、134和135。还 可以将第一层间介电层120称作金属前介电层(pre-metal dielectric,简写为PMD)，以便 与后文描述的第二层间介电层相区分。 接着，可以在第一层间介电层120上方形成与接触栓塞133、 134和135电连接的 金属布线130、 131和132。可以以预定间隔来图案化金属布线130、 131和132，以防止金属 布线130、 131和132互相接触。 参照示例性图3，可以在第一层间介电层120和金属布线130、 131和132上方形成 相变材料层140。在这里，可以通过用诸如CVD或者PVD等方法形成该相变材料层140。
此外，相变材料层140可以由以下各种材料制成，所述材料例如是将两种元素结 合的GaSb、InSb、InSe、Sb2Te3和GeTe，将三种元素结合的GeSbTe、GaSeTe、InSbTe、SnSb2Te4 和InSbGe，以及将四种元素结合的AglnSbTe、 (GeSn)SbTe、 GeSb (SeTe)和Te81Ge15Sb2S2，而 相变材料层140应该是由具有其体积(volume)可縮小的性质的材料制成。
此外，如图所示，垂直地位于金属布线130、 131和132上方的相变材料层140的高 度可以大于形成于第一层间介电层120上方的相变材料层140的高度。
接着，参照示例性图4，可以执行平坦化相变材料层140的工艺。相变材料层140 的蚀刻工艺可采用干蚀刻法，例如可以使用Cl2气体或者诸如CxHyFz等氟化物气体，但并不 局限于此。因此，如图所示，相变材料层140可以被平坦化，从而使相变材料层140的高度 和金属布线130U31和132的高度相同。 接着，参照图5，可以在金属布线130、131和132和相变材料层140上方形成第 二层间介电层150。第二层间介电层150还可称作金属层间介电层(interlayer metal dielectric,简写为MD)，以便与第一层间介电层120相区分。 参照示例性图6，可以执行用来使形成于金属布线130、131和132之间的区域中的 相变材料层140的相位变化的热处理工艺。通过该热处理工艺，相变材料层140的体积可 以被减小，其结果是，如图所示，可以形成真空或者气隙160。 S卩，在第一金属布线130和第二金属布线131之间产生预定气隙160。还可以在第 二金属布线131和第三金属布线132之间形成另一间隙。
4
在金属布线之间形成层间介电层的情况下，e =4.0。在形成如上面的实施例中 所述的气隙的情况下，该值示出为接近大约1. 0。 例如，由于电容C可以表示为e e。A/d，则电容C与介电常数成正比，与距离d成 反比。即，材料的介电常数越小，尺寸越小，距离越远，则电容值可以被减小，且RC延迟也可 以被降低。结果，在e值减小的实施例中，RC延迟被显著降低。 因此，可以通过形成气隙(该气隙取决于金属布线之间的区域中相变材料的相位 变化)来降低半导体器件的RC延迟。 本发明实施例的半导体器件可以适用于范围广泛的半导体器件技术，并且可以由 各种各样的半导体材料制造。由于目前大多数市售的半导体器件都是在硅衬底中制造的， 并且通常所见的大部分实施例的应用会涉及硅衬底，所以随后的描述对在硅衬底中实现的 半导体器件的实施例进行了讨论。不过，在绝缘体上硅(SOI)、锗和其它半导体材料中应用 本发明的实施例也会颇有裨益。因此，本发明的实施例并不局限于在硅半导体材料中制造 的那些器件，而是还可以包含由本领域普通技术人员能得到的一种或多种半导体材料及技 术(诸如使用玻璃衬底上的多晶硅的薄膜晶体管(TFT)等技术)制造的那些器件。
对本领域普通技术人员而言，显然可以在所公开的实施例中进行各种变型和修 改。因此，所公开的实施例应该涵盖各种显而易见的变型和修改，只要其落在所附权利要求 及其等同物的范围内即可。
权利要求
一种设备，包括第一层间介电层，形成于半导体衬底上方；第一金属布线和第二金属布线，形成于所述第一层间介电层上方；第二层间介电层，形成于所述第一金属布线和第二金属布线上方；以及相变材料层，形成于所述第一金属布线和第二金属布线之间。
2. 根据权利要求1所述的设备，其中在所述第一层间介电层和所述第二层间介电层之 间形成气隙。
3. 根据权利要求2所述的设备，其中所述相变材料层和所述气隙形成于所述第一金属 布线和所述第二金属布线之间。
4. 根据权利要求2所述的设备，其中所述气隙呈真空状态。
5. 根据权利要求1所述的设备，其中所述第一金属布线和所述第二金属布线形成有介 于所述第一金属布线和所述第二金属布线之间的空隙区。
6. 根据权利要求5所述的设备，其中所述空隙区呈真空状态。
7. —种方法，包括以下步骤 在半导体衬底上方形成第一层间介电层； 在所述第一层间介电层上方形成多个金属布线； 在所述第一层间介电层和所述金属布线上方沉积相变材料； 通过平坦化所述相变材料，在所述金属布线之间形成相变材料层； 在所述相变材料层和所述金属布线上方形成第二层间介电层；以及 执行用来引起所述相变材料层的相位变化的热处理。
8. 根据权利要求7所述的方法，其中在通过平坦化所述相变材料而形成所述相变材料 层时，所述金属布线的厚度与所述相变材料层的厚度相同。
9. 根据权利要求7所述的方法，其中在执行热处理工艺时，所述相变材料层的体积被 减小，使得在所述金属布线之间产生预定气隙。
10. 根据权利要求9所述的方法，其中所述气隙呈真空状态。
全文摘要
本发明的实施例涉及一种半导体器件，并且特别涉及一种可以降低半导体器件内的RC延迟的半导体器件及其制造方法。本发明的实施例提供一种半导体器件，包括形成于半导体衬底上方的第一层间介电层；形成于第一层间介电层上方的第一金属布线和第二金属布线；形成于第一金属布线和第二金属布线上方的第二层间介电层；以及形成于第一金属布线和第二金属布线之间的相变材料层。本发明通过在所述金属布线之间形成气隙(该气隙取决于金属布线之间的区域中相变材料的相位变化)来降低半导体器件的RC延迟。
文档编号H01L23/532GK101740548SQ20091020798
公开日2010年6月16日 申请日期2009年11月4日 优先权日2008年11月5日
发明者李秉镐 申请人:东部高科股份有限公司