专利名称：一种具有改进型终端保护结构的沟槽型功率mos器件的制作方法
技术领域：
本发明涉及一种沟槽型功率MOS器件，尤其是一种具有改进型终端保护结构的沟 槽型功率MOS器件。
背景技术：
提高器件性能，降低成本是推动功率MOS器件不断发展的两个主要源动力，这两 方面的发展主要取决于工艺加工水平和器件设计水平。作为功率MOS器件的一个重要组成 部分，终端保护结构不仅直接影响了器件性能，而且也对降低成本起着重要作用。在现有技 术中，所述终端保护结构，如中国专利ZL200710302461. 4和ZL 200810019085. 2所述，其终端
保护结构特征是阱贯穿整个终端，深入至外延层的沟槽将阱区分隔为数个相互独立的阱区。
然而，如图1所示，所述分压保护区2内设有两个分压沟槽16，所述两个分压沟槽 16间的P-阱7为浮置状态，即分压沟槽16间的P-阱7未与任何具有确定电位的电极相 连。分压沟槽16间的P-阱浮置时，存在以下问题 —、浮置的P-阱电位易受外界环境影响。M0S器件在栅源端短接接地，漏极14加 正向偏置电压时(对应于N型器件)，M0S器件的电压主要由元胞区1上对应于最外侧的元 胞沟槽17与分压保护区2上对应于靠近元胞区1的分压沟槽16间的P-阱7、分压保护区 2上对应于靠近元胞区1的分压沟槽16进行分担，而分压保护区2上的其余P-阱7和分压 沟槽16对正向偏置电压的分压很小，仿真结果如图4所示。这种电场强度分布极不均匀的 结构，当提高漏极14的正向偏置电压时，可能就会导致M0S器件在局部区域过早击穿，使器 件的击穿性能恶化。 二、当漏极14上加正向偏置电压时，M0S器件的电压主要由元胞区1上对应于最 外侧的元胞沟槽17与分压保护区2上对应于靠近元胞区1的分压沟槽16间的P-阱7、分 压保护区2上对应于靠近元胞区1的分压沟槽16进行分担时，所述分压保护区2上其余的 P-阱7和分压沟槽16未达到分压设计的目的，浪费了终端保护区的面积。对于功率M0S器 件，终端保护结构至少占据了管芯面积的20%，因此面积的浪费会导致成本的提高；如果 保持总管芯面积不变，就要牺牲元胞区面积去弥补，这样也会增加器件的导通电阻。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种具有改进型终端保护结构 的沟槽型功率M0S器件，其与现有沟槽制造工艺兼容，不需要增加光刻层数，可以提高器件 耐压及其稳定性，并能够縮小管芯面积及降低成本。 按照本发明提供的技术方案，所述具有改进型终端保护结构的沟槽型功率MOS器 件，在所述M0S器件的俯视平面上，包括位于半导体基板上的元胞区和终端保护结构，所述 元胞区包括若干并联的元胞，并位于半导体基板的中心区；所述元胞区的外围设有终端保 护结构，所述元胞区内元胞通过位于沟槽内的导电多晶硅并联成整体；所述终端保护结构 包括位于其内圈的分压保护区和位于其外圈的截止保护区；其创新点为
3
在终端保护结构的截面上，所述分压保护区采用沟槽结构，所述沟槽结构包括至 少两个分压沟槽，分压沟槽位于第二导电类型层，深度伸入第二导电类型层下的第一导电 类型外延层，分压沟槽壁表面生长有绝缘栅氧化层，在所述分压沟槽内淀积有导电多晶硅， 分压沟槽顶部的槽口由绝缘介质覆盖，所述相邻两个分压沟槽间设置欧姆接触孔，所述欧 姆接触孔内覆盖有第一金属连线，位于相邻两个分压沟槽间的第二导电类型层与第一金属 连线相接触；所述第一金属连线将相邻两个分压沟槽间的第二导电类型层与源极金属连接 成等电位，以此构成沟槽型的分压保护区； 所述第一导电类型层包括位于半导体基板底部的第一导电类型衬底及位于第一 导电类型衬底上面的第一导电类型外延层，以及位于第一导电类型外延层上部的第一导电 类型注入区；所述第二导电类型层位于第一导电类型外延层的上部；所述源极金属位于元 胞区上面；所述源极金属与所述第一金属连线连成一体； 在终端保护结构的截面上，截止保护区采用沟槽结构，截止沟槽位于第二导电类
型层，深度伸入第二导电类型层下方的第一导电类型外延层，截止沟槽壁表面生长有绝缘
栅氧化层，其后，截止沟槽内淀积有导电多晶硅，截止沟槽顶部设置第二金属连线，截止沟
槽顶部除第二金属连线外的其余槽口部分由绝缘介质覆盖，截止沟槽外侧为上方带第一导
电类型层注入区域的第二导电类型层，所述第二金属连线将截止沟槽内的导电多晶硅同时
与截止沟槽外侧的第一导电类型注入区连接成等电位，以此构成沟槽型的截止保护区。 当源极金属为零电位时，所述第一金属连线将相邻两个分压沟槽间的第二导电类
型层与源极金属连接成零电位。在终端保护结构的截面上，所述第一导电类型层衬底上设
有漏极端。在终端保护结构的截面上，所述第一金属连线与第二金属连线间不接触。在终
端保护结构的俯视平面上，所述源极金属与第一金属连线间设有栅极金属。 所述"第一导电类型"和"第二导电类型"两者中，对于N型M0S场效应管，第一导
电类型指N型，第二导电类型为P型；对于P型M0S场效应管，第一导电类型与第二导电类
型所指的类型与N型M0S场效应管正好相反。 本发明的优点和效果 1、将分压保护区上相邻的两个分压沟槽间的第二导电类型层，通过开设欧姆接触 孔，利用第一金属连线与源极金属相连，使第二导电类型层与源极端保持等电位(通常工 作时为零电位)，排除了浮置结构易受外界影响，电位不稳定的情况，确保了分压保护的效 果和稳定性，提高了产品的性能。 2、分压保护区能够平均分配电场，因此可以縮小保护区的尺寸，从而减小管芯面 积，降低成本。 3、本发明可以与现有4块版沟槽型功率M0S器件加工工艺兼容，在制造元胞区时， 一起形成终端保护区，如一起形成沟槽， 一起生长栅氧填充导电多晶硅， 一起扩散形成阱区 和重掺杂源区，一起开出接触孔，降低了制造的复杂性和困难度。 4、此种改进型终端设计结构和思路亦可以应用于其它功率分立器件，如Planar 匿OS，场效应晶体管，二级管，IGBT等。
图1为现有功率沟槽式MOS场效应管的剖面示意图。
图2为图3的A-A剖视图。 图3为本发明结构的俯视平面金属布线图。 图4为图1结构的仿真结果示意图。 图5为本发明的仿真结果示意图。
具体实施例方式
下面结合具体附图和实施例对本发明作进一步说明。 如图2 图3所示以N型M0S器件为例，本发明包括元胞区1、分压保护区2、截 止保护区3、绝缘介质层4、第一金属连线5、导电多晶硅6、P-阱7、N型外延层8、N+衬底9、 绝缘栅氧化层10、N+注入区11、源极端12、栅极端13、漏极端14、欧姆接触孔15、分压沟槽 16、元胞沟槽17、截止沟槽18、第二金属连线19、源极金属20及栅极金属21。
图3为深沟槽大功率N型M0S器件俯视状态平面的金属布线图。如图3所示，M0S 器件中心区为源极金属20，所述元胞区1由源极金属20覆盖，所述元胞区1的外围设有终 端保护结构。元胞区l由沟槽型导电多晶硅6将元胞并联成整体。终端保护区包括位于其 内圈的分压保护区2和位于其外圈的截止保护区3。所述源极金属20与第一金属连线5连 成一体。所述第一金属连线5的外围为第二金属连线19，所述截止保护区3由第二金属连 线19覆盖。所述源极金属20、栅极金属21、第一金属连线5及第二金属连线19间的间隔 均为分压保护区2。 图2为图3的A-A剖视图。如图2所示，在截面上，分压保护区2采用沟槽结构， 分压沟槽16位于轻掺杂P阱层7，深度伸入P阱层7下方的轻掺杂N型外延层8，分压沟槽 16内壁表面生长有绝缘栅氧化层IO，分压沟槽16内淀积有导电多晶硅6，分压沟槽16顶 部的槽口由绝缘介质层4覆盖；所述分压保护区2内包括至少两个分压沟槽16，所述相邻 两个分压沟槽16间设有欧姆接触孔15，所述欧姆接触孔15内设有第一金属连线5，第一金 属连线5将分压沟槽16间的P阱层7与源极端12连接成等电位，使分压沟槽16间的P阱 层7的电位具有确定的电势，分压沟槽16间的P阱层7不为浮置状态，以此构成沟槽型导 电多晶硅的分压保护区2。 在截面上，所述截止保护区3采用沟槽结构，所述截止沟槽18的宽度大于元胞区 1内元胞沟槽17的宽度。所述截止沟槽18位于轻掺杂P阱层7，深度伸入P阱层7下方的 轻掺杂N型外延层8，截止沟槽18内壁表面生长有绝缘栅氧化层10、截止沟槽18内淀积有 导电多晶硅6，顶部设置第二金属连线19。所述第二金属连线19将截止沟槽18内的导电 多晶硅6与外侧的P阱层8连接位等电位，或第二金属连线19将截止沟槽18内的导电多 晶硅6与外侧的N+注入区11及P阱层7连接成等电位，使截止保护区3能够更有效地减 少表面的漏电流，有利于提高MOS器件表面的稳定性；所述截止沟槽18顶部槽口由绝缘介 质层4覆盖，构成沟槽型截止保护区。 如图2所示，在截面上，所述N+衬底9上连接有漏极端14。所述元胞区1上的元 胞沟槽17内导电多晶硅6上设有栅电极的引线端栅极端13，源极金属20上设置源极端12， 所述源极金属20与第一金属连线5连成一体，所述第一金属连线5与第二金属连线19不 接触。 所述改进型终端保护结构的工作机理是P阱层7存在于整个终端保护区内，分压沟槽16与截止沟槽18将P阱层7相隔离。当所述N型MOS器件在漏极端14上加正向偏 置电压，源极端12与栅极端13接地时，最大电场点，即电力线最密区存在与主结与其对应 的元胞沟槽17的交叉处。所述主结为元胞区1最外侧元胞沟槽17的P阱与N型外延层8 组成的PN结。所述漏极端14上的正向偏置电压，会使N型外延层8和P阱层7构成的PN 结反偏，耗尽层会向轻掺杂的N型外延层8扩展。当主结反偏电压之值大到使耗尽层扩展 到分压保护区2上的分压沟槽16时，主结电子流入到分压沟槽16上，使分压保护区2由电 中性变成带负电荷，所述负电荷分布在分压沟槽16对应于靠近元胞区1最外侧元胞沟槽 17的外壁。所述分压保护区2上对应于相邻两个分压沟槽16间的P阱层7与N型外延层 8同样构成了反偏的PN结，相邻两个分压沟槽16间通过欧姆接触孔15与源极端12相连， 使相邻两个分压沟槽16间的P阱层7为零电势；当所述主结的耗尽层扩展到分压保护区2 对应于靠近最外侧元胞沟槽17的分压沟槽16时，相邻分压沟槽16间的耗尽层与主结耗尽 层相连通，耗尽层面的曲率变大，分压沟槽16间的多数载流子流入耗尽层，分压沟槽16间 产生的电场抵消了主结部分的水平电场，起到了分压的目的。通过分压沟槽16间的P阱层 7与源极端12相连，使分压沟槽16间的P阱层7电势为零，提高了分压保护区2分压的能 力，使整个MOS器件能够縮小尺寸，同时能够保证MOS器件的耐压能力，降低MOS器件的成 本。 如图4和图5所示，为相同条件下，对现有结构的MOS器件和本发明的MOS器件的 栅极13、源极12短接接地，漏极端14加正向电压，得到M0S器件上电势线的分布示意图。如 图4和图5所示，位于P阱层7与N型外延层8上的虚线22间构成了反向偏置PN结的耗尽 层，耗尽层内的密集簇状实线23为电势线，电势线的密集程度反应了此处的电场强度。从 图4中可以看出，现有结构的MOS器件存在的问题是所述耗尽层内的绝大多数的电势线在 分压保护区2对应于靠近元胞区1的分压沟槽16的左侧外壁及上方的绝缘介质层4集中 收敛，而分压保护区2内对应于相邻两个分压沟槽16间的浮置P阱层7及所述浮置P阱层 7两端的分压沟槽16的外壁只分布有少数电势线，因此会导致整个分压保护区电场分布极 不均匀，容易出现过早的局部击穿。如图5所示，本发明在相邻两个分压沟槽16间设置欧 姆接触孔15，使漏极端14加正向电压时，电势线均分于整个分压保护区，从而降低局部电 场强度，有利于延长MOS器件的使用寿命和使用范围。 通过在绝缘介质层4上增加一个光刻窗口，在光刻腐蚀时形成欧姆接触孔15，第 一金属连线5将相连两个分压沟槽16间的P阱层7与源极端12相连，使分压沟槽16间的 P阱层7不为浮置状态，增大了分压能力，同时工艺操作简单，不增加光刻成本。
权利要求
一种具有改进型终端保护结构的沟槽型功率MOS器件，在所述MOS器件的俯视平面上，包括位于半导体基板上的元胞区和终端保护结构，所述元胞区包括若干并联的元胞，并位于半导体基板的中心区；所述元胞区的外围设有终端保护结构，所述元胞区内的元胞通过位于沟槽内的导电多晶硅并联成整体；所述终端保护结构包括位于其内圈的分压保护区和位于其外圈的截止保护区；其特征是在终端保护结构的截面上，所述分压保护区采用沟槽结构，所述沟槽结构包括至少两个分压沟槽，分压沟槽位于第二导电类型层，深度伸入第二导电类型层下的第一导电类型外延层，分压沟槽壁表面生长有绝缘栅氧化层，在所述分压沟槽内淀积有导电多晶硅，分压沟槽顶部的槽口由绝缘介质覆盖，所述相邻两个分压沟槽间设置欧姆接触孔，所述欧姆接触孔内覆盖有第一金属连线，位于相邻两个分压沟槽间的第二导电类型层与第一金属连线相接触；所述第一金属连线将相邻两个分压沟槽间的第二导电类型层与源极金属连接成等电位，以此构成沟槽型的分压保护区；所述第一导电类型层包括位于半导体基板底部的第一导电类型衬底及位于第一导电类型衬底上面的第一导电类型外延层，以及位于第一导电类型外延层上部的第一导电类型注入区；所述第二导电类型层位于第一导电类型外延层的上部；所述源极金属位于元胞区上面；所述源极金属与所述第一金属连线连成一体；在终端保护结构的截面上，截止保护区采用沟槽结构，截止沟槽位于第二导电类型层，深度伸入第二导电类型层下方的第一导电类型外延层，截止沟槽壁表面生长有绝缘栅氧化层，其后，截止沟槽内淀积有导电多晶硅，截止沟槽顶部设置第二金属连线，截止沟槽顶部除第二金属连线外的其余槽口部分由绝缘介质覆盖，截止沟槽外侧为上方带第一导电类型层注入区域的第二导电类型层，所述第二金属连线将截止沟槽内的导电多晶硅同时与截止沟槽外侧的第一导电类型注入区连接成等电位，以此构成沟槽型的截止保护区。
2. 根据权利要求1所述沟槽型功率MOS器件，其特征是当源极金属为零电位时，所述 第一金属连线将相邻两个分压沟槽间的第二导电类型层与源极金属连接成零电位。
3. 根据权利要求1所述沟槽型功率MOS器件，其特征是在终端保护结构的截面上，所 述第一导电类型层衬底上设有漏极端。
4. 根据权利要求1所述沟槽型功率MOS器件，其特征是在终端保护结构的截面上，所 述第一金属连线与第二金属连线间不接触。
5. 根据权利要求1所述沟槽型功率MOS器件，其特征是在终端保护结构的俯视平面 上，所述源极金属与第一金属连线间设有栅极金属。
全文摘要
本发明涉及一种沟槽型功率MOS器件，尤其是一种具有改进型终端保护结构的沟槽型功率MOS器件。在所述MOS器件的俯视平面上，包括位于半导体基板上的元胞区和终端保护结构，所述元胞区包括若干并联的元胞，并位于半导体基板的中心区；所述元胞区的外围设有终端保护结构，所述元胞区内元胞通过位于沟槽内的导电多晶硅并联成整体；所述终端保护结构包括位于其内圈的分压保护区和位于其外圈的截止保护区；所述分压保护区采用沟槽结构，所述沟槽结构包括至少两个分压沟槽，相邻两个分压沟槽间设有欧姆接触孔，使相邻两个分压沟槽间的第二导电类型层具有与源极相等的电势，改进了终端保护区的分压能力。本发明分压保护区能够平均分配电场，可以缩小保护区的尺寸，从而减小管芯面积，降低成本，与现有沟槽型功率MOS工艺兼容，制造方便。
文档编号H01L27/085GK101752375SQ200910215280
公开日2010年6月23日 申请日期2009年12月29日 优先权日2009年12月29日
发明者叶鹏, 朱袁正 申请人:无锡新洁能功率半导体有限公司