专利名称：高性能半导体器件及其形成方法
技术领域：
本发明通常涉及一种半导体器件及其形成方法。更具体而言，涉及一种在沟道中 具有反转Halo离子注入区的半导体器件及其形成方法，从而能够在降低短沟道效应的同 时不损害金属栅堆叠的性能。
背景技术：
随着半导体行业的发展，具有更高性能和更强功能的集成电路要求更大的元件密 度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小。相 应地，为了提高MOSFET (金属氧化物半导体场效应晶体管)器件的性能需要进一步减少 MOSFET器件的栅长。然而随着栅长持续减小，减少到接近源极和漏极的耗尽层的宽度，例 如小于40nm时，将会产生较严重的短沟道效应(short channel effect或简写为SCE)， 从而不利地降低器件的性能，给大规模集成电路的生产造成困难。一种短沟道效应表现在 MOSFET的阈值电压随着栅长减少而减少，从而导致栅长短时漏电流急剧增加。如何降低短 沟道效应以及有效地控制栅长缩小时引起的低阈值电压，已经成为集成电路大规模生产中 的一个很关键的问题。在ZhuH等人的文章中“0n the Control of Short-Channel Effect forMOSFETs With Reverse Halo Implantation，，，IEEE ELECTRON DEVICELETTERS,卷沘第 2 期，第 168-170页，描述了了一种在沟道中引入反转Halo离子注入区来控制和降低短沟道效应的 方法。通过对NMOS器件的沟道中利用较大能量注入N型掺杂剂，由于较长栅长的栅堆叠对 离子阻挡更多，导致栅长较短的NMOS器件的沟道区的N型离子掺杂的量比栅长较长的NMOS 器件的沟道区的N型离子掺杂的量更小，进而可以提高短栅长NMOS器件的阈值电压，控制 和降低短沟道效应。这种方法也可通过利用较大能量注入P型掺杂剂来实现在PMOS器件 上。然而，在现有的反转Halo离子注入方法均采用了后反转Halo注入方法，即，反转 Halo注入是在形成栅堆叠之后进行的，而且反转Halo掺杂剂需穿透栅堆叠注入沟道区，这 将引起栅堆叠的劣化和缺陷，并且容易导致栅极漏电流。而且，在采用金属栅的情况下，反 转Halo掺杂剂将很难穿透金属栅，这将导致无法实现反转Halo离子注入。因此，为了改进高性能半导体器件的制造，需要提供一种能够在沟道中形成反转 Halo离子注入区的半导体器件及其形成方法，从而能够在降低短沟道效应的同时不损害金 属栅堆叠的性能。
发明内容
为了解决上述技术问题，本发明提出了一种制造半导体器件的方法，所述方法包 括a)提供一个衬底；b)在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区 和漏极区之间的栅堆叠、在所述栅堆叠侧壁形成的侧墙以及覆盖所述源极区和漏极区的内 层介电层，所述栅堆叠包括栅极介质层和伪栅极；c)去除所述伪栅极，暴露所述栅极介质层以形成开口 ；d)对所述器件进行反转Halo离子注入，对于N型半导体器件使用N型掺杂 剂进行离子注入，对于P型半导体器件使用P型掺杂剂进行离子注入，以在所述开口的衬底 中形成反转Halo离子注入区；f)进行退火，以激活反转Halo离子注入区的掺杂；g)对所述 器件进行后续加工。此外，也可以通过如下替代方式来制造半导体器件，所述方法包括a)提供一个 衬底；b)在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和漏极区之间 的栅堆叠、在所述栅堆叠侧壁形成的侧墙以及覆盖所述源极区和漏极区的内层介电层，所 述栅堆叠包括栅极介质层和伪栅极；c)去除所述栅极介质层和伪栅极，暴露所述衬底以形 成开口 ；d)对所述器件进行反转Halo离子注入，对于N型半导体器件使用N型掺杂剂进行 离子注入，对于P型半导体器件使用P型掺杂剂进行离子注入，以在所述开口的衬底中形成 反转Halo离子注入区；e)进行退火，以激活反转Halo离子注入区的掺杂；f)对所述器件进 行后续加工。特别地，对于N型半导体器件，使用例如V族元素进行离子注入，例如磷和砷，离子 注入能量为5-40keV，剂量为Iel2-5el3。对于P型半导体器件，使用例如III族元素进行 例子注入，例如硼、二氟化硼和铟，离子注入能量为5-40keV，剂量为Iel2-5el3。可以以与 垂直方向成大约0-40度的角度对所述器件进行两次对称反转Halo离子注入，在衬底的沟 道中形成反转Halo离子注入区。此外根据本发明的另一个方面还提供一种半导体器件，包括衬底、在衬底上形成 的源极区、漏极区、形成在衬底上位于所述源极区和所述漏极区之间的栅堆叠、在栅堆叠侧 壁形成的侧墙和覆盖所述源极区和漏极区的内层介电层，其中所述栅堆叠包括栅极介质层 和金属栅极，所述半导体器件还包括在所述半导体器件的沟道区形成的反转Halo离子注 入区，对于N型半导体器件所述反转Halo离子注入区包括N型掺杂剂，对于P型半导体器 件所述反转Halo离子注入区包括P型掺杂剂。
图1示出了根据本发明的第一实施例的半导体器件的制造方法的流程图；图2-11示出了根据本发明的第一实施例的半导体器件各个制造阶段的示意图；图12示出了根据本发明的第二实施例的半导体器件的制造方法的流程图；图13-15示出了根据本发明的第二实施例的半导体器件各个制造阶段的示意图。
具体实施例方式本发明通常涉及一种半导体器件的制造方法。下文的公开提供了许多不同的实施 例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件 和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以 在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指 示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材 料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的 使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成 为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样
5第一和第二特征可能不是直接接触。第一实施例根据本发明的第一实施例，参考图1，图1示出了根据本发明的实施例的半导体器 件的制造方法的流程图。在步骤101，首先提供一个半导体衬底202，参考图2。在本实施例 中，衬底202包括位于晶体结构中的硅衬底(例如晶片)。根据现有技术公知的设计要求 (例如P型衬底或者η型衬底)，衬底202可以包括各种掺杂配置。其他例子的衬底202还 可以包括其他基本半导体，例如锗和金刚石。或者，衬底202可以包括化合物半导体，例如 碳化硅、砷化镓、砷化铟或者磷化铟。此外，衬底202可以可选地包括外延层，可以被应力改 变以增强性能，以及可以包括绝缘体上硅(SOI)结构。在步骤102，在衬底202上形成源极区204、漏极区206、设置在所述衬底上位于所 述源极区204和所述漏极区206之间的栅堆叠30，在所述栅堆叠30的侧壁形成的侧墙214。 所述栅堆叠30包括栅极介质层212和伪栅极208。栅极介质层212可以为热氧化层，包括氧化硅、氮化硅，例如二氧化硅，也可为高K 介质。伪栅极208为牺牲层。伪栅极208可以例如为多晶硅。在一个实施例中，伪栅极208 包括非晶硅。栅极介质层212和伪栅极208可以由MOS技术工艺，例如沉积、光刻、蚀刻及 /或其他合适的方法形成。源/漏极区204、206可以通过根据期望的晶体管结构，注入ρ型或η型掺杂物或 杂质到衬底202中而形成。源/漏极区204、206可以由包括光刻、离子注入、扩散和/或其 他合适工艺的方法形成。源极和漏极204、206可以后于栅极介质层212形成，利用通常的 半导体加工工艺和步骤，对所述器件进行热退火，以激活源极和漏极204、206中的掺杂，热 退火可以采用包括快速热退火、尖峰退火等本领域技术人员所知晓的工艺进行。覆盖所述栅堆叠30形成侧墙214。侧墙214可以由氮化硅、氧化硅、氮氧化硅、碳 化硅、氟化物掺杂硅玻璃、低k电介质材料及其组合，和/或其他合适的材料形成。侧墙214 可以具有多层结构。侧墙214可以通过包括沉积合适的电介质材料的方法形成。侧墙214 有一段覆盖在栅堆叠30上，这结构可以用本领域技术人员所知晓的工艺得到。在其它实施 例中，侧墙214也可以没有覆盖在栅堆叠30上。特别地，还可以在所述衬底上沉积形成内层介电层(ILD)216，所述可以是但不限 于例如未掺杂的氧化硅(Si02)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)和氮化硅 (Si3N4)。所述内层介电层216可以使用例如化学气相沉积(CVD)、物理气相沉积(PVD)、原 子层沉积(ALD)及/或其他合适的工艺等方法形成。内层介电层可以具有多层结构。在一 个实施例中，内层介电层216的厚度范围为大约30到90纳米。而后，对所述层间介质层216和所述侧墙214平坦化处理以暴露所述伪栅极208 的上表面。例如可以通过化学机械抛光(CMP)方法来去除所述层间介质层216，直至暴露所 述侧墙214的上表面，如图3所示。而后再对所述侧墙214进行化学机械抛光或反应离子 刻蚀，从而去除所述侧墙214的上表面，从而暴露所述伪栅极208，如图4所示。而后方法进行到步骤103，在该步骤中伪栅极208被移除，暴露所述栅极介质层 212以形成开口 220。如图5所示。例如，选择性地蚀刻多晶硅并停止在栅极介质层212上 来除去伪栅极208并形成开口 220。伪栅极208可以使用湿蚀刻和/或干蚀刻除去。在一 个实施例中，湿蚀刻工艺包括四甲基氢氧化铵(TMAH)、KOH或者其他合适蚀刻剂溶液。
在步骤104，如图6A所示，对所述器件进行反转Halo离子注入，以在所述开口的衬 底中形成反转Halo离子注入区。本发明所指的反转Halo离子注入是指，对于N型半导体器件，使用N型掺杂剂进 行离子注入，例如V族元素进行离子注入，例如磷和砷，离子注入能量为5-40keV，剂量为 Iel2-5el3。对于P型半导体器件，使用P型掺杂剂进行离子注入，例如使用III族元素进 行例子注入，例如硼、二氟化硼和铟，离子注入能量为5-40keV，剂量为Iel2-5el3。由于本 发明的反转Halo离子通过开口 220注入，所需离子的能量比现有技术的反转Halo离子注 入能量低很多。本发明可以以与垂直方向成大约0-40度的角度对所述器件进行两次对称 反转Halo离子注入，在衬底的沟道中形成反转Halo离子注入区228。反转Halo离子注入 区域由开口 220的宽度、开口 220的高度、离子注入的能量、注入的角度及离子穿透侧墙214 和介质层216能力决定。当与垂直方向的角度增大，反转Halo离子注入区将从沟道中间移 向沟道的两侧，同时反转Halo离子注入区的深度变浅。所以在实施中，根据控制器件短沟 道效应需要，设计反转Halo离子注入的能量和角度。假如在进行两次对称反转Halo离子 注入中，与垂直方向的角度不大，沟道中的两个反转Halo离子注入区离沟道中间近，可能 出现重叠。由于栅长的长短决定了开口 220的宽度，也就决定所注入反转Halo离子掺杂剂的 量，栅长越短，注入的反转Halo离子掺杂剂越少，反之亦然。因此N型反转Halo离子掺杂 剂对短沟道nMOSFET的沟道区中的P型掺杂剂产生的抵消作用比长沟道nMOSFET的沟道区 中的P型掺杂剂产生的抵消作用要小，而P型反转Halo离子掺杂剂对短沟道pMOSFET的沟 道区中的N型掺杂剂产生的抵消作用比长沟道pMOSFET的沟道区中的N型掺杂剂产生的抵 消作用要小，因此短沟道MOSFET器件的沟道区的反转Halo离子掺杂量比长沟道的MOSFET 器件的沟道区的反转Halo离子掺杂量更小，即进而可以提高短沟道器件的阈值电压，可以 用来减少栅长缩小时引起的低阈值电压效应，控制和降低短沟道效应。例如，如图6B-6C所 示，在栅长为30nm的nMOSFET器件中的反转Halo离子注入量(图6B)将大大低于栅长为 60nm的nMOSFET器件中的反转Halo离子注入量(图6C)。此后，在步骤105，对器件进行热退火，以激活反转Halo离子注入区中的掺杂。例 如可以采用快速热退火，在其他的实施例中可以采用其他的退火工艺。在这一步骤，还需要 考虑对源漏区及源漏扩展区掺杂的激活需要和扩散影响。如果源漏区及源漏扩展区掺杂还 没有激活，可以利用本步骤顺带退火，以达到激活目的。根据本发明的实施例，通常采用尖 峰退火工艺对器件进行退火，例如在大约1000°c以上的温度进行0. 5到2秒间退火。此后，在步骤106，可以根据制造需要对所述器件进行进一步的加工。例如，如图7 所示，可以在开口中形成金属栅极226。优选地，可以在形成栅极介质层212之后可以在其 上沉积功函数金属栅层。功函数金属栅层可以包括在大约10埃到大约100埃范围之间的 厚度。用于功函数金属栅层的材料可以包括TiN、TiAlN, TaN以及TaAIN。之后在所述栅极介质层212之上形成金属栅极226，如图7所示。金属栅极材料可 以包括一个或多个材料层，例如衬层，向栅极提供合适功函数的材料，栅电极材料和/或其 他合适材料。对于N型半导体器件可以从包含下列元素的组中选择一种或多种元素进行沉 积TiN、TiAlN, TaAIN、TaN, TaSiN及这些材料的组合；对于P型半导体器件可以从包含下 列元素的组中选择一种或多种元素进行沉积TiN、TiSiN, TiCN, TaAlC, TiAlN, TaN及这些
7材料的组合。最后执行化学机械抛光(CMP)工艺，以形成金属栅极226。特别地，如果反转Halo离子注入和反转Halo离子注入的热退火工艺可能对栅极 介质层造成不可接受的劣化。可选择地，可以在反转Halo离子注入后去除所述栅极介质层 212，如图8所示，例如可以使用湿蚀刻和/或干蚀刻除去。在一个实施例中，氢氟酸(HF) 或者其他合适蚀刻剂溶液。然后再形成新的栅极介质层。栅极介质层212可以在反转Halo 离子注入后去除。在其它的实施例中，栅极介质层212也可以选择在下一步反转Halo离子 注入区退火后再去除。在栅极介质层212被去除的情况下，在对反转Halo离子注入区进行退火之后，则 可以在开口中形成新的栅极介质层2M和金属栅极226，所述栅极介质层2M覆盖所述衬底 202和侧墙214的内壁。如图9所示，可以沉积新的栅极介质层224，所述栅极介质层2 覆盖所述衬底和 侧墙的内壁。栅极介质层2M为高介电常数(高k)材料。在一个实施例中，高k材料包括 二氧化铪(HfO2)。其他例子的高k材料包括HfSiO、HfSiON、HfTaO, HfTiO, HfZrO及其组 合，以及/或者其他合适的材料。栅极介质层2M可以包括大约12埃到35埃范围之间的 厚度。栅极介质层212可以通过例如化学气相沉积(CVD)或者原子层沉积(ALD)的工艺来 形成。栅极介质层2M还可以具有多层结构，包括具有上述材料的一个以上的层。优选地，在形成栅极介质层2M之后可以在其上沉积功函数金属栅层。功函数金 属栅层可以包括在大约10埃到大约100埃范围之间的厚度。用于功函数金属栅层的材料 可以包括 TiN、TiAlN, TaN 以及 TaAIN。优选地，在新的栅极介质层2M形成后，可以增加一步退火处理，以提高栅极介质 层2M质量，退火的温度范围为600至800度。之后在所述栅极介质层2M之上形成金属栅极226，如图10所示。金属栅极材料 可以包括一个或多个材料层，例如衬层，向栅极提供合适功函数的材料，栅电极材料和/或 其他合适材料。对于N型半导体器件可以从包含下列元素的组中选择一种或多种元素进行 沉积TiN、TiAlN, TaAIN、TaN, TaSiN及这些材料的组合；对于P型半导体器件可以从包含 下列元素的组中选择一种或多种元素进行沉积TiN、TiSiN, TiCN, TaAlC, TiAlN, TaN及这 些材料的组合。最后执行化学机械抛光(CMP)工艺，以形成金属栅极226，如图11所示。也就是说，如果栅极介质受反转Halo离子注入和反转Halo离子注入的热退火工 艺影响不大时，上述第一实施例中的栅极介质可以作为器件的栅极介质，因此可以保留器 件的栅极介质层，即，不去除栅极介质，在进行退火激活后，形成金属栅极，所以在侧墙214 的侧壁上没有栅极介质层。如果栅极介质受反转Halo离子注入和反转Halo离子注入的热 退火工艺影响变得不可接受时，比如影响器件的可靠性，可选择地在对反转Halo离子注入 区退火之前或者之后去除所述栅极介质层212，在对器件进行退火之后，再形成新的栅极介 质层和金属栅极，这样在侧墙214的侧壁上将形成有栅极介质层。第二实施例下面将仅就第二实施例区别于第一实施例的方面进行阐述。未描述的部分应当认 为与第一实施例采用了相同的步骤、方法或者工艺来进行，因此再次不再赘述。在根据本发
8明的第二实施例中，如图12所示，在所述步骤203中，可以将栅极介质层212与伪栅极208 一并去除，从而暴露所述衬底202，以形成开口 220，如图13所示。可以使用湿蚀刻和/或 干蚀刻除去所述伪栅极208和栅极介质层212。而后与第一实施例的步骤相同，在步骤204，如图14所示，对所述器件进行反转 Halo离子注入，以在所述开口的衬底中形成反转Halo离子注入区228。对于N型半导体器 件，使用N型掺杂剂进行离子注入，例如V族元素进行离子注入，例如磷和砷，离子注入能量 为5-40keV，剂量为Iel2-5el3，。对于P型半导体器件，使用P型掺杂剂进行离子注入，例 如使用III族元素进行例子注入，例如硼、二氟化硼和铟，离子注入能量为5-40keV，剂量为 Iel2_5el3。由于本发明的反转Halo离子通过开口 220注入，所需离子的能量比现有技术 的反转Halo离子注入能量低很多。本发明可以以与垂直方向成大约0-40度的角度对所述 器件进行两次对称反转Halo离子注入，在衬底的沟道中形成反转Halo离子注入区228。反 转Halo离子注入区域由开口 220的宽度、开口 220的高度、离子注入的能量、注入的角度及 离子穿透侧墙214和介质层216能力决定。当与垂直方向的角度增大，反转Halo离子注入 区将从沟道中间移向沟道的两侧，同时反转Halo离子注入区的深度变浅。所以在实施中， 根据控制器件短沟道效应需要，设计反转Halo离子注入的能量和角度。假如在进行两次对 称反转Halo离子注入中，与垂直方向的角度不大，沟道中的两个反转Halo离子注入区离沟 道中间近，可能出现重叠。由于栅长的长短决定了开口 220的宽度，也就决定所注入反转Halo离子掺杂剂的 量，栅长越短，注入的反转Halo离子掺杂剂越少，反之亦然，因此N型反转Halo掺杂剂对短 沟道nMOSFET的沟道区中的P型掺杂剂产生的抵消作用比长沟道nMOSFET的沟道区中的P 型掺杂剂产生的抵消作用要小，而P型反转Halo掺杂剂对短沟道pMOSFET的沟道区中的N 型掺杂剂产生的抵消作用比长沟道pMOSFET的沟道区中的N型掺杂剂产生的抵消作用要 小，因此短沟道MOSFET器件的沟道区的反转Halo离子掺杂量比长沟道的MOSFET器件的沟 道区的反转Halo离子掺杂量更小，即进而可以提高短沟道器件的阈值电压，可以用来减少 栅长缩小时引起的低阈值电压效应，控制和降低短沟道效应。由于栅极介质层212已经在步骤203中被去除，因此，直接进入步骤205，对器件 进行退火，以激活反转Halo离子注入区的杂质。例如可以采用快速热退火，在其他的实施 例中可以采用其他的退火工艺。如果源漏区及源漏扩展区参杂还没有激活，可以利用本步 骤顺带退火，以达到激活目的。根据本发明的实施例，通常采用尖峰退火工艺对器件进行退 火，例如在大约1000°C以上的温度进行0. 5到2秒间退火随后在开口 222中形成新的栅极介质层2M和金属栅极226，所述栅极介质层2M 覆盖所述衬底202和侧墙214的内壁。上面已经根据第一和第二实施例阐述了在沟道中形成具有反转Halo离子注入区 的半导体器件的方法，从而能够在降低短沟道效应的同时不损害金属栅堆叠的性能。本发明的实施例利用去除伪栅极形成的开口进行反转Halo离子注入，从而减少 了反转Halo离子注入区对栅堆叠的劣化避免导致栅极漏电流。而且也提供了对于金属栅 情况下，实现反转Halo离子注入的方法，减少了反转Halo离子注入区与源极区和漏极区主 体部分的重叠，能够减少MOSFET器件中的带-带泄漏电流。同时由于对于沟道区采用反转Halo离子注入的方式，即对于N型半导体器件，使用N型掺杂剂进行离子注入，例如V族元素进行离子注入，例如磷和砷。对于P型半导体器 件，使用P型掺杂剂进行离子注入，例如使用III族元素进行例子注入，例如硼、二氟化硼和 铟，使得对于栅长较短的MOSFET器件的沟道区获得的反转Halo离子掺杂量比栅长较长的 MOSFET器件的沟道区的反转Halo离子掺杂量更小，进而可以提高阈值电压、控制和降低短 沟道效应。此外，对于本发明技术中反转Halo离子注入，本发明也可因需要来选择先进行源 /漏及其延伸区退火、进行反转Halo离子注入、再进行反转Halo掺杂退火的方式，避免了源 /漏及其延伸区退火对反转Halo掺杂的影响；可考虑对源/漏及其延伸区掺杂影响上分开 优化反转Halo离子注入退火，以满足反转Halo掺杂的激活和扩散控制需要。此外，由于现有技术的反转Halo离子注入通常在栅极介质形成后进行，离子注入 可能使栅极介质劣化，也会不利地降低器件的性能。而本发明可采用先进行反转Halo的离 子注入，再形成栅极介质和金属栅极的方式，可以避免上述栅极介质劣化的问题。虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和 所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对 于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺 步骤的次序可以变化。此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制 造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容 易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法 或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结 果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制 造、物质组成、手段、方法或步骤包含在其保护范围内。
权利要求
1.一种制造半导体器件的方法，所述方法包括a)提供一个衬底；b)在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和漏极区之间的 栅堆叠、在所述栅堆叠侧壁形成的侧墙以及覆盖所述源极区和漏极区的内层介电层，所述 栅堆叠包括栅极介质层和伪栅极，所述器件的栅长小于；c)去除所述伪栅极，暴露所述栅极介质层以形成开口；d)对所述器件进行反转Halo离子注入，对于N型半导体器件使用N型掺杂剂进行离子 注入，对于P型半导体器件使用P型掺杂剂进行离子注入，以在所述开口的衬底中形成反转 Halo离子注入区；f)进行退火，以激活反转Halo离子注入区的掺杂；g)对所述器件进行后续加工。
2.根据权利要求1所述的方法，其中所述步骤g)包括在所述开口中形成金属栅极。
3.根据权利要求1所述的方法，其中在步骤d)和f)之间还包括e)去除所述栅极介质层。
4.根据权利要求3所述的方法，其中所述步骤g)包括在所述开口中形成新的栅极介 质层和金属栅极，其中所述新的栅极介质层覆盖所述侧墙的内壁。
5.根据权利要求3所述的方法，其中所述步骤e)在步骤f)之后执行。
6.一种制造半导体器件的方法，所述方法包括a)提供一个衬底；b)在衬底上形成源极区、漏极区、设置在所述衬底上位于所述源极区和漏极区之间的 栅堆叠、在所述栅堆叠侧壁形成的侧墙以及覆盖所述源极区和漏极区的内层介电层，所述 栅堆叠包括栅极介质层和伪栅极；c)去除所述栅极介质层和伪栅极，暴露所述衬底以形成开口；d)对所述器件进行反转Halo离子注入，对于N型半导体器件使用N型掺杂剂进行离子 注入，对于P型半导体器件使用P型掺杂剂进行离子注入，以在所述开口的衬底中形成反转 Halo离子注入区；e)进行退火，以激活反转Halo离子注入区的掺杂；f)对所述器件进行后续加工。
7.根据权利要求6所述的方法，其中所述步骤f)包括在所述开口中形成新的栅极介 质层和金属栅极，其中所述新的栅极介质层覆盖所述侧墙的内壁。
8.根据权利要求1-7中任意一项所述的方法，其中在执行所述d)前进行退火，以激活 源/漏极区的掺杂。
9.根据权利要求1-8中任意一项所述的方法，其中所述步骤d)包括对于N型半导体 器件，使用V族元素进行离子注入。
10.根据权利要求9所述的方法，其中，所述V族元素包括磷和砷，离子注入能量为 5-40keV，剂量为 Iel2-5el3。
11.根据权利要求1-8中任意一项所述的方法，其中所述步骤d)包括对于P型半导 体器件，使用III族元素进行离子注入。
12.根据权利要求11所述的方法，其中，所述III族元素包括硼、二氟化硼和铟，离子注入能量为5-40keV，剂量为Iel2-5el3。
13.根据权利要求1-8中任意一项所述的方法，其中所述进行反转Halo离子注入的步 骤包括以与垂直方向成0-40度的角度对所述器件进行两次对称反转Halo离子注入。
14.一种半导体器件，包括衬底、在衬底上形成的源极区、漏极区、形成在衬底上位于 所述源极区和所述漏极区之间的栅堆叠、在栅堆叠侧壁形成的侧墙和覆盖所述源极区和漏 极区的内层介电层，其中所述栅堆叠包括栅极介质层和金属栅极，所述半导体器件还包括 在所述半导体器件的沟道区形成的反转Halo离子注入区，对于N型半导体器件所述反转 Halo离子注入区包括N型掺杂剂，对于P型半导体器件所述反转Halo离子注入区包括P型 掺杂剂。
15.根据权利要求15所述的器件，其中所述N型掺杂剂包括V族元素，所述P型掺杂剂 包括III族元素。
16.根据权利要求15所述的方法，其中所述V族元素包括磷和砷，所述反转Halo离子 注入能量为5-40keV，剂量为Iel2-5el3 ；所述III族元素包括硼、二氟化硼和铟，所述反转 Halo离子注入能量为5_40keV，剂量为Iel2_5el3。
全文摘要
一种制造半导体器件的方法，所述方法采用了先对源/漏极区进行热退火再进行反转Halo离子注入以形成反转Halo离子注入区的方式，通过先去除所述伪栅极，暴露所述栅极介质层以形成开口；而后从所述开口对衬底进行反转Halo离子注入，以在器件的沟道中形成反转Halo离子注入区；而后进行退火，以激活反转Halo离子注入区的掺杂；最后根据制造工艺的要求对器件进行后续加工。通过本发明能够避免反转Halo离子注入对栅堆叠的劣化，使得反转Halo离子注入能够应用于金属栅堆叠器件中，同时能够很好地降低和控制短沟道效应，从而提高器件性能。
文档编号H01L29/78GK102110609SQ20091024385
公开日2011年6月29日 申请日期2009年12月23日 优先权日2009年12月23日
发明者尹海洲, 朱慧珑, 骆志炯 申请人:中国科学院微电子研究所