半导体器件制造方法

专利名称：半导体器件制造方法
技术领域：
本发明涉及半导体器件的制造方法。
背景技术：
随着近来技术的发展，半导体发光器件变得越发高效并且具有更高输出。然而，随着输出变高，由半导体发光器件生成的热量同样增加，这导致如下问题半导体发光器件变得低效，半导体膜退化，并且可靠性降低。为了解决这个问题，采用一种结构，在这种结构中，去除了相对低热导率的生长衬底，而是采用由相对高热导率的金属支撑的半导体膜。通过采用这样一种结构可以提高半导体发光器件的散热性能，并且通过去除生长衬底可以期待提高发光效率，具体地讲，提高出光效率。换言之，可以减小当光通过生长衬底时发生的光吸收，并且可以减小由于折射率的差而导致在半导体膜与生长衬底之间的交界面处的全反射的光分量。通常，利用激光剥离(LL0)方法来剥离生长衬底。 参考文献1和2(日本特开专利申请No. 2006-315895和2001-36139)描述了不利用激光剥离方法剥离生长衬底的方法。下面描述日本特开专利申请No. 2006-315895的半导体器件制造方法。首先，在生长衬底上以带状结构形成Si(^掩模。接下来，在掩模的开口部上选择性生长GaN膜。随后，在掩模之间的彼此相邻的GaN膜完全熔合在一起之前从HVPE设备上去除晶片，并且通过蚀刻掉掩模而在GaN膜内部形成空腔。然后，再次将晶片设置在HVPE设备中并且在保持空腔的同时使GaN膜进一步生长。然后，当环境温度下降时，利用GaN膜与蓝宝石衬底的热膨胀系数的差别从GaN膜上剥离蓝宝石衬底。
另一方面，下面描述了日本特开专利申请No. 2001-36139的制造半导体器件的方法。在蓝宝石衬底与半导体晶体层之间形成分离层，在这个分离层中，以孤岛的形式分散和布置氮化铝等。蚀刻剂流入形成于分离层中的空腔，并且通过对分离层进行蚀刻剥离蓝宝石衬底。 由于在蓝宝石衬底与GaN或其它III族氮化物半导体的晶体之间晶格形状的数目显著不同，所以在蓝宝石衬底上生长的III族氮化物半导体的晶体中存在大量的晶体缺陷。外延横向过生长(EL0G :印itaxial laterialovergrowth)是对这个问题的有效回应。这个方法需要例如在蓝宝石衬底的表面上形成由Si02等构成的具有开口部的选择性生长掩模，在横向方向上从掩模开口生长III族氮化物半导体晶体以使错位(dislocation)偏斜，从而防止贯穿迁移向上层的传播(参考文献3 :日本专利No. 3930161)。
当利用LL0方法剥离生长衬底时，吸收了激光的氮化物半导体分解并生成N2气体，会出现下面情况气压导致半导体膜出现裂纹，通过吸收激光而生成的热量导致半导体膜的晶体质量下降。由于必须利用昂贵的特殊设备执行LLO方法，所以这会导致更高成本。此外，难以使用LLO方法在单个工序中处理多个晶片，并且该工序需要使激光扫描过整个晶片表面。因此，需要相对长的处理时间。随着晶片直径的增大，该处理时间会进一步延长。因此认为当通过湿蚀刻或施加外力轻松地剥离生长衬底时，在质量、成本、处理时间和其它方面都是有利的。
根据日本特开专利申请No. 2006-315895和2001-36139，不需要利用LL0方法就可以剥离掉生长衬底。然而，在日本特开专利申请No. 2006-315895中描述的制造方法中，临时从HVPE设备去除晶片并且对掩模进行蚀刻以在GaN膜内部形成空腔，然后将晶片再次设置在HVPE设备中以生长GaN膜。因此，步骤变得复杂并且需要大量处理时间。在日本特开专利申请No. 2001-36139中描述的制造方法中，半导体晶体层从分离层生长，并且取决于膜形成条件和分离层的材料，即使利用缓冲层，GaN半导体晶体层也不会容易地在分离层上外延生长。 在与选择性生长结合使用的ELOG技术中，存在在掩模上形成空腔的情况，并且可以考虑这样一种方法，在这种方法中，这些空腔用作用于剥离生长衬底的蚀刻剂引入通道。然而，由于没有尝试将作为GaN晶体的横向生长的结果而获得的空腔用作蚀刻剂引入通道，所以几乎还没有研究用于控制空腔的开口的表面面积、开口的形状等的方法。换言之，通过常规的横向生长的方法获得的空腔不具有充分发挥蚀刻剂引入通道功能所需的开口表面面积和开口宽度。

发明内容
鉴于上述内容而构思了本发明，本发明的一个目的在于提供一种制造半导体器件的方法，其中，通过利用ELOG技术在半导体层内部形成具有大开口表面面积的空腔并通过湿蚀刻或施加外力可以容易地剥离生长衬底。 本发明的制造半导体器件的方法是一种使用有机金属气相生长方法制造半导体器件的方法，该方法包括以下步骤在生长衬底上形成部分地覆盖该生长衬底的选择性生长掩模；在所述生长衬底上未被所述掩模覆盖的非掩模部中形成厚度比所述掩模的厚度更大并在表面上具有小面的缓冲层；空腔形成步骤，在所述缓冲层上生长横向生长层并且在所述掩模的上部上形成空腔；以及在所述横向生长层上外延生长器件功能层，其中，所述空腔形成步骤包括以第一生长速率生长半导体膜的第一步骤和以与该第一生长速率彼此不同的另一个生长速率生长另一个半导体膜的第二步骤，其中，该第一步骤和该第二步骤以交替方式执行多次。 本发明的半导体器件是如下半导体器件，其中，在生长衬底上形成有具有III族
氮化物半导体的器件功能层，该半导体器件在所述生长衬底与所述器件功能层之间具有空
腔包含层，该空腔包含层包含具有多个空腔的III族氮化物半导体，其中，所述空腔中的每
一个具有如下侧壁，该侧壁具有所述III族氮化物半导体晶体的{11-22}面。 根据本发明的制造半导体器件的方法，可以形成具有如下多个空腔的层，这些空
腔具有有利于剥离生长衬底的大开口表面面积和开口宽度，并且还可以使用除了LLO方法
之外的方法容易地剥离生长衬底。


在下文中结合附图解释了本发明的上述方面和其它特征，在附图中 图1是作为本发明的一个例子的制造半导体器件的步骤的流程图； 图2(a)到2(e)、图3(f)到3 (h)和图4(i)到4(k)是作为本发明的一个例子的半
导体器件的各制造步骤的截面 图5(a)到5(e)是示出作为本发明的一个例子的Si02的结构示例的平面图；
图6(a)和6(b)是作为本发明的一个例子的蓝宝石衬底与GaN膜的接合部的表面 面积被减小的半导体器件的截面图； 图7是示出空腔形状与制造条件之间的关系的视图； 图8是利用本发明的制造方法制备的半导体发光器件的截面的SEM图像；
图9(a)到9(d)是利用与本发明的制造方法不同的方法制备的半导体发光器件的 各制造步骤的截面图； 图IO是利用与本发明的制造方法不同的方法制备的半导体发光器件的截面的 SEM图像；以及 图11 (a)到11 (d)是利用与本发明的制造方法不同的方法制备的半导体发光器件 的各制造步骤的截面图。
具体实施例方式
在下文参照附图描述本发明的例子。图1是作为本发明的一个例子的制造半导体 发光器件的步骤的流程图。图2到图4是作为本发明的一个例子的半导体发光器件的各制 造步骤的截面图。(选择性生长掩模形成步骤步骤SI) 首先，准备生长衬底。在这个例子中采用的生长衬底是其中C面用作晶体生长面 的C面蓝宝石衬底IO，在该晶体生长面上，可以通过金属有机化学气相沉积(MOCVD)形成 GaN基半导体外延层。 接下来，形成掩模层以在蓝宝石衬底10上选择性地生长GaN膜。掩模层由以带 状形式布置在蓝宝石衬底10中的Si02掩模20构成。形成掩模层的顺序如下。首先，利用 EB(电子束)方法等在蓝宝石衬底10上沉积厚度大约为150nm的Si02膜。接下来，在Si02 膜上形成抗蚀剂掩模，然后通过利用例如CHF3进行干蚀刻选择性去除Si02来形成带状图 案。在这个例子中，Si02膜被去除了 1 P m的宽度，并且通过将Si02去除3 m的宽度而形成 掩模部21和非掩模部22以交替方式布置的带状图案。换言之，在蓝宝石衬底10上以4 m 的间距(pitch)形成宽度为3ym的Si02掩模。此时，优选地按如下方式进行构图，即使得 掩模部21的延伸方向平行于蓝宝石衬底10的晶体取向的〈11-20〉(轴)。通过以这种方式 布置Si02膜有利于GaN膜的横向方向上的生长。 在这个例子中，利用Si02形成掩模层，但是还可以利用使得GaN膜能够选择性生 长的任何材料，并且其它例子包括Ti02、 SiN和TiN。形成的Si02膜的厚度可以在例如100 到500nm范围内，但是当考虑到生长时间以及有利于GaN膜的生长时厚度优选是100到 200nm。 形成SiOj莫的方法不限于EB方法；可以利用的其它方法的例子包括溅射 (sputtering)、等离子CVD和热CVD。 Si02膜的蚀刻不限于利用CHF3的干蚀刻；还可以采用 利用CF4、 C2F8等的干蚀刻。还可以利用HF、 BHF、 NH4F+HF、 KOH、 NaOH(氧化物)、热磷酸、磷 酸+硫酸(氮化物)等进行湿蚀刻。 Si02掩模可以以离散形式以适合间隔形成于蓝宝石衬底10上，并且除了带状图案 以外，还可以利用如下图案，在该图案中，以网格形式排列三角形、六边形、菱形、或者另一种多边形，其中，该多边形的一边平行于与GaN晶体的晶体取向〈10-10〉平行的轴或与之等 效的轴，如图5(a)到图5(d)所示。米勒指数(Miller index)括号"〈>"用于指示所有等 效方向的集合。 通过首先利用光致抗蚀剂在蓝宝石衬底10上形成图案，然后沉积Si02膜，并且将 沉积在抗蚀剂掩模上的不需要的部分除去，可以获得Si02掩模。 生长衬底不限于蓝宝石衬底，并且还可以利用适于在Si或SiC衬底或另一个半导
体衬底上生长GaN的衬底。(再沉积层形成步骤步骤S2) 接下来，将其上形成有Si(^掩模20的蓝宝石衬底IO置于被设置在IOO(TC的 MOCVD设备中，并且在还原气氛(reduced atmosphere)之下处理七分钟(氢流量10LM ;氮 流量7LM)。通过暴露于高温还原气氛中，构成Si02掩模20的Si02分解并从掩模部21脱 离。这样脱离的Si02在还原气氛下进行扩散，并且Si02的一部分再沉积于蓝宝石衬底10 上，这是非掩模部22。将该热处理执行适当长的时间，由此在非掩模部22上形成再沉积层， 在该再沉积层中，沉积了厚度大约是几个埃的Si02的再沉积物23并且这些再沉积物23以 孤岛形式分布(图2(b))。 再沉积物23和Si02掩模20用作在稍后的生长衬底剥离步骤(步骤S7)中被蚀 刻掉的牺牲膜。介于蓝宝石衬底10与GaN膜之间的Si02的再沉积物23稍后被蚀刻掉，从 而有利于蓝宝石衬底10的剥离。 为了使得再沉积物23用作牺牲层并且充分剥离掉蓝宝石衬底IO，重要的是使得 从掩模部21脱离的Si(^均匀地分布在非掩模部22上。这是由于如下原因当非掩模部22 上没有再沉积Si02的面积增加时，蓝宝石衬底与GaN膜之间的接合部的表面面积增加，并 且可能会不能剥离掉蓝宝石衬底10。短语"Si(^均匀分布"还指如下状态，在该状态下，再 沉积物23的孤岛均匀散布在非掩模部22上，并且不一定要在非掩模部22上形成Si02膜。
为了使得Si02再沉积物23均匀分布在非掩模部22上，重要的是适当地设置Si02 掩模20的图案结构(即掩模部21和非掩模部22的宽度尺寸)。换言之，由于脱离的Si02 的散布距离有限，所以Si02的再沉积物23不太可能沉积，这是因为当掩模部21之间的分 离距离(即非掩模部22的宽度)是5 i！ m或更多时，非掩模部22的宽度方向上的中心部变 得离掩模部21更远。因此，非掩模部22的宽度被设置为5 ii m或更小，更优选地是1 P m或 更小。另一方面，考虑制造精确度以及在以后步骤中要在掩模部21上形成空腔41，掩模部 21的宽度优选地被设置为1到5 ii m。优选的是，掩模部21的宽度大于非掩模部22的宽度 并且比率大约是3 : l到4 : 1。 在促进Si02的分解和脱离的条件下优选进行当前步骤的热处理，并且这种处理优 选在100(TC或更高的富氢还原气氛中进行。另外，当在以后步骤中在经由非掩模部22而暴 露的蓝宝石衬底10上选择性生长GaN时，在再沉积物23的厚度过大的情况下，上层的半导 体外延层50的结晶度(crystallinity)受到不利影响。因此，沉积在非掩模部22上的Si02 再沉积物23的厚度优选被设置为lnm或更小以避免对上层的GaN膜的结晶度的损害。因 此，可以将处理时间适当地设置在1到20分钟的范围内从而根据处理时间、环境温度、Si(^ 掩模20的图案和其它因素实现再沉积物23的适当厚度。 在这个例子中，通过将晶片暴露于高温氢气氛并且在非掩模部22上再沉积Si02
6有利于Si02的分解和脱离，但是还可以通过在有氢参与的情况下在等离子体气氛中进行处 理或者通过在有氢参与的情况下进行电子辐射而实现该目的。 [OO39](低温缓冲层形成步骤步骤S3) 接下来，在其上形成有Si02掩模20的蓝宝石衬底10上形成由GaN构成并且具有 低结晶度的低温缓冲层30。低温缓冲层30用作用于减轻蓝宝石衬底10与GaN膜之间的晶 格失配的缓冲层。根据本发明人的研究，清楚的是，可以利用低温缓冲层30的厚度来控制 在以后步骤中在掩模部21上形成的开口的表面面积和空腔41的形状。空腔41用作用于 在生长衬底剥离步骤(步骤S7)中通过湿蚀刻剥离蓝宝石衬底10的蚀刻剂引入通道。在 空腔41用作蚀刻剂引入通道的情况下，为了促进蚀刻，空腔41的开口的表面面积和宽度优 选地非常大。清楚的是，当试图形成具有这种大的开口表面面积和开口宽度的空腔时，低温 缓冲层30的厚度最好大于Si02掩模20的厚度。 具体地讲，MOCVD设备内部的温度升到525。C，三甲基镓(TMG)(流量10iimo1/ min)和氨(NH3)(流量3. 3LM)(在这种情况下，V/III比率大约是14000)被馈送到由氮 (流量13. 5LM)和氧(流量7LM)组成的混合气氛中，并且将低温缓冲层30的厚度形成为 大约400nm，该厚度大于Si02掩模20的厚度(150nm)。 当在这些条件下在其上已经形成了 Si02掩模20的蓝宝石衬底10上生长GaN膜 时，在掩模部21上不生长GaN单晶膜，而是会生长多晶体，并且GaN晶核仅仅出现于经由非 掩模而暴露出的蓝宝石衬底10上。然后环境温度上升到80(TC，这是下面的空腔形成步骤 (步骤S4)中的生长温度。此时，在蓝宝石衬底10上生长的低温缓冲层30的表面上出现稳 定的GaN晶体的小面{11-22}。即使在以后描述的横向生长层40的生长过程中仍保持这个 小面(facet)，并且这个小面构成了空腔41的侧壁(图2(c))。米勒指数括号"{}"示出了 等效平面的代表值。 在当前步骤中，环境温度可以设置在425t:到625t:的范围内。TMG流量可以设置 在3到45 ii mol/min的范围内，但是优选设置在9到23 y mol/min的范围内，以增加缓冲层 30的形成均匀性以及上层的半导体外延层50(在下文中可以称作"器件功能层50")的结 晶度。V/III比率可以设置在3000到25000的范围内，但是这个比率优选设置在6000到 14000的范围内，以增加器件功能层50的结晶度。在V/111比率的范围内，NH3的流量可以 设置在3.3到5. 5LM的范围内。
(空腔形成步骤步骤S4) 通过以交替方式重复用于在相对低生长速度条件下执行GaN生长的过程(称作第 一步骤)和用于在相对高生长速度条件下执行GaN生长的过程(称作第二步骤)多个循环 以横向生长GaN膜，在蓝宝石衬底10上形成将在掩模部21上形成空腔41的厚度大约400nm 的横向生长层40。 具体地讲，在第一步骤中，MOCVD设备内的温度升至800°C ，在流量为6LM的氮和流 量为13LM的氢组成的气氛中，TMG以23 ii mol/min的流量进行馈送并且NH3以2. 2LM的流 量进行馈送，从而以23nm/min的生长速度生长GaN膜。在第一步骤中，由于生长速度相对 较低，因此而有利于所馈送的种子材料的脱离。然后，在已经在低温缓冲层30上生长的横 向生长层40的构成元素中出现GaN晶体的小面{11-22}(图2(d))。 另一方面，在第二步骤中，TMG以45 ii mol/min的流量进行馈送，而NH3以4. 4LM的流量进行馈送，并且GaN膜以45nm/min的生长速度进行生长。由于在第二步骤中生长速 度相对较高，所以在第一步骤中形成的小面{11-22}进行生长从而在横向方向上进行伸展 (图2(e))。因此，在第二步骤中有利于GaN膜的横向生长。因此，在蓝宝石衬底10与GaN 膜之间的交界面处出现的错位发生弯曲，错位向上的传导受到抑制，并且能够减小上层的 错位密度。 以交替方式对第一和第二步骤分别重复四次，由此彼此相邻的GaN晶体熔合在一 起并且在每个掩模部21的上部上形成用于形成空腔41的横向生长层40(图3(f))。
此时，在重复第一和第二步骤并且横向生长GaN膜的过程中发生下面的反应。在 所提供的Ga原子和N原子在衬底上吸收、解离(dissociate)并且在衬底上脱离的同时，构 成横向生长层40的GaN膜生长。随着第二步骤中横向生长的进行，掩模部21的上部由横向 生长层40覆盖，并且空腔41的基本形状逐渐形成。刚好在彼此相邻的GaN晶体完全熔合 在一起之前空腔41的上部的开口部的宽度下降，从而使得种子材料气体难于进入空腔41。 另一方面，在空腔41内部结晶度弱的部分中分解和脱离继续进行，并且呈气态的氮经由开 口部从空隙41内部逃逸。因此，空腔41的尺寸逐渐增大，并且形成截面大致呈梯形的空腔 41，在该空腔41中该截面的宽度大于掩模部21的宽度。在早先的低温缓冲层形成步骤中 形成的稳定小面{11-22}得到保持并且构成了空腔41的侧壁表面。 因此，各空腔41用作当在以后的生长衬底剥离步骤(步骤S7)中通过湿蚀刻剥离 蓝宝石衬底10时用于将蚀刻剂引入GaN膜中的蚀刻剂引入通道。 当前步骤中的生长温度可以设置在70(TC到90(rC的范围内。另外，第一步骤中的 GaN膜的生长速度可以设置在10到30nm/min的范围内。第二步骤中的GaN膜的生长速度 可以设置在30到70nm/min的范围内。在这种情况下，第一步骤中的生长速度与第二步骤 中的生长速度之比优选保持在大约l : 1.5到l : 4的范围内。
(器件功能层形成步骤步骤S5) 接下来，利用MOCVD在横向生长层40上形成由诸如分别由GaN基半导体构成的n 层51、发光层52和p层53之类的发光工作层构成的器件功能层50(图3(g))。
具体地讲，环境温度设置到1000 。C ，将TMG (流量45 y mol/min) 、 NH3 (流量 4. 4LM)和SiH4作为掺杂气体进行馈送，并且形成以5X 1018atOm/cm3掺杂有Si并且厚度大 约是liim至lj 10iim的n层51。 TMG的流量可以在10到70 y mol/min的范围内改变。NH3 的流量可以在3. 3到5. 5LM的范围内改变。V/III比率可以设置在2000到22500的范围 内，并且优选在3000到8000的范围内。 接下来，环境温度设置到760。C，馈送TMG(流量3.6iimol/min)、三甲基铟(TMI ; 流量3. 6 ii mol/min)禾P NH3 (流量4. 4LM)并且形成30对GaN/InyGai—yN(均是2nm)，由此 形成应变减轻层(strain-alleviatinglayer)(未示出)。TMG和TMI的流量可以在1到 10 ii mol/min的范围内改变。在这种情况下，必须同时改变TMI和TMG的流量以使得铟结构 大约是y = 0. 2。 NH3的流量可以在3. 3到5. 5LM的范围内改变。可以形成InxGai—XN来代 替GaN。在这种情况下，必须对流量进行调整以满足x < y。通过改变成对的数目以及GaN/ InyGai—yN的各层的厚度，应变减轻层的厚度可以在50到300nm的范围内改变。利用Si对 应变减轻层的掺杂可以达到最大5X 10 tom/cm3。 3接下来，环境温度设置到730°C ，馈送TMG (流量3. 6 ii mol/min)、三甲基铟(TMI ;流量:10 ii mol/min)和NH3(流量4. 4LM)并且形成5对GaN阻挡层/InzGai—ZN阱层 (均是14nm/2nm)，由此形成了具有多量子阱结构的发光层52。 TMG和TMI的流量可以在1 到10 ii mol/min的范围内改变。在这种情况下，必须同时修改TMG和TMI的流量以使得铟 结构为大约w = 0. 35。 NH3的流量可以在3. 3到5. 5LM的范围内改变。利用Si对发光层 52的掺杂可以达到最大5X 1017atom/cm3。 4接下来，环境温度设置到870。C，将TMG(流量8. liimol/min)、三甲基铝(TMA ; 流量7. 6 ii mol/min) 、NH3(流量4. 4LM)和CP2MG (bis-cyclopentadienyl Mg :二茂基镁) 作为掺杂气体进行馈送，由此形成了厚度大约是40nm并且以1Xl(Tatom/cn^掺杂有镁的 p-AlwGai—WN层(未示出)。TMG的流量可以在4到20 y mol/min的范围内改变。在这种情况 下，必须同时改变TMG和TMA的流量以使得铝结构为大约w = 0. 2。 NH3的流量可以在3. 3 到5. 5LM的范围内改变。p_AlwGai—WN层的厚度可以在20到60nm的范围内改变。
5接下来，环境温度设置到870 °C ，将TMG (流量18 y mol/min) 、 NH3 (流量 4. 4LM)和CP2MG( 二茂基镁)作为掺杂气体进行馈送，由此形成厚度大约是200nm并且以 1 X 102°atom/cm3掺杂有Mg的p层53。 TMG的流量可以在8到36 y mol/min的范围内改变。 NH3的流量可以在3. 3到5. 5LM的范围内改变。p层53的厚度可以在100到300nm的范围 内改变。接下来，在大约90(TC的氮气氛中通过进行大约1分钟的热处理来激活p层53。
器件功能层不限于由上述的发光工作层构成，并且可以由具有晶体管等的电路工 作层构成。在这个说明书中，器件功能层是指由将被包括进来从而半导体元件将展示其功 能的半导体构成的层。例如，在简单晶体管的情况下，包括由n型半导体、p型半导体和n型 半导体(或者P型半导体、n型半导体和p型半导体)的p-n结构成的结构层。由p型半 导体层、发光层和n型半导体层构成并且通过重新耦合所注入的载流子(carrier)而执行
发光工作的半导体层特别称作发光工作层。 [OOSO](支撑衬底接合步骤步骤S6) 接下来，通过EB技术等在p层53上顺序地沉积Pt(lnm)和Ag(300nm)以形成电 极层61。 Pt层保证了p层53之间的欧姆接触，并且Ag层保证了高反射率。接下来，顺序 地沉积Ti(100nm)、Pt(200nm)和Au(200nm)以形成接合层62。接合层62构成对以后描述 的支撑衬底70的接合部(图3 (h))。 接下来，准备用于支撑半导体外延层50的支撑衬底70来替代蓝宝石衬底10。例 如，Si单晶衬底以及铜或另一个金属衬底可以用作支撑衬底70。先前已经通过EB等在支 撑衬底70上形成了接合层71，该接合层71包括顺序地层叠的Pt、 Ti、 Ni、 Au和AuSn。接 下来，使支撑衬底70的接合层71与半导体外延层50的接合层62紧密接触，从而通过在 真空或N2气氛中进行热压接合而将支撑衬底70附着到半导体外延层50的p层53侧(图 4(i))。通过在半导体外延层50上电镀和生长Cu或其它金属膜可以形成支撑衬底70。
(生长衬底去除步骤步骤S7) 接下来，经历上述步骤的晶片被浸入到氢氟酸(HF)的水溶液中，沉积在Si(^掩模 20和非掩模部22上的Si02的再沉积物23被蚀刻掉，并且蓝宝石衬底10被剥离掉。在这 个湿蚀刻处理中，蚀刻剂流入空腔41 。在使用了 HF的湿蚀刻处理中，Si02被选择性蚀刻掉 并且GaN膜被保留下来。当通过湿蚀刻处理而选择性地蚀刻掉Si02掩模20和介于蓝宝石 衬底10与GaN膜之间的Si02再沉积物23时，蓝宝石衬底10进行剥离。即使在这个阶段没有实现剥离，通过施加机械冲击、热冲击、超声波或其它外力也可以容易地剥离掉蓝宝石 衬底10(图4(j))。由于确保了空腔41的充分的开口表面面积作为蚀刻剂引入通道，所以 在当前步骤中有利于湿蚀刻处理并且能够在短时间内执行这个处理。 用于当前湿蚀刻处理中的蚀刻剂可以是溶解Si02的任何蚀刻剂，并且能够利用的 例子包括BHF、 NH4F和HF的混合溶液、热磷酸、K0H和NaOH。 在当前步骤以后，可以利用KOH等对通过剥离蓝宝石衬底10暴露出的GaN膜的表 面进行蚀刻，并且可以执行表面处理以在剥离表面上形成由GaN结晶结构而得到的几个六 边锥形突起(所谓的微锥体)。通过在出光表面中形成几个凹部和凸部可以确保出光效率 的提高。通过使用Ar等离子体或基于氯化物的等离子体进行干蚀刻可以执行表面处理。
(电极形成步骤步骤S8) 接下来，借助于EB等在通过剥离掉蓝宝石衬底10而暴露出的GaN膜的表面上顺 序地沉积Ti和Al，并且通过在最上表面上沉积Ti/Au来形成n电极80 (图4 (k))，从而进 一步提高接合特性。除了Ti/Al以外，还可以使用Al/Rh、Al/Ir、Al/Pt、Al/Pd等作为电极 材料。(切片分离步骤步骤S9) 接下来，在形成n电极80以后，由支撑衬底进行支撑的半导体外延层50被分离成 单独的切片。在这个步骤中，首先在半导体外延层50的表面上形成抗蚀剂图案以设计用于 提供要进行分离的切片之间的边界的槽。接下来，通过使用抗蚀剂的槽和反应离子蚀刻，在 半导体外延层50的表面中形成多个槽，各槽的深度到达电极层61。然后将支撑衬底70等 切成块并且沿着这些槽分离成切片。还可以利用激光刻划(laser scribe)或其它技术。经 由上述的步骤完成半导体发光器件。 在上述例子中，空腔41用作蚀刻剂引入通道，并且通过利用湿蚀刻对Si02掩模20 和再沉积物23进行蚀刻而剥离蓝宝石衬底10。然而，如果使彼此相邻的空腔41分离的分 隔壁部的宽度减小，则GaN膜与蓝宝石衬底10之间的接合表面面积也减小，由此通过施加 外力可以用机械方式剥离掉蓝宝石衬底10。例如，通过对蓝宝石衬底IO施加较轻冲击就能 够剥离掉蓝宝石衬底10。还可以通过利用超声波等对晶片施加振动来剥离掉蓝宝石衬底 10。另外，还可以通过将空腔41浸入到流体中并且利用对该流体进行加热而生成的水蒸气 压力来剥离掉蓝宝石衬底10。作为GaN膜生长的起点的非掩模部22的宽度可以变窄以减 小空腔41之间的分隔壁部的表面面积，如图6(a)所示。用于从非掩模部22开始生长的低 温缓冲层30的宽度减小，从而接合表面面积也减小。通过增大低温缓冲层30的厚度能够 减小接合部的表面面积，如图6(b)所示。这是因为如下原因在低温缓冲层30的表面上暴 露的小面{11-20}的倾斜角度是恒定的，并且随着厚度增加，远端部的宽度变窄。
为了通过施加外力而非通过湿蚀刻以机械方式剥离掉蓝宝石衬底IO，必须考虑器 件功能层50和支撑衬底70的厚度。可以对Si02掩模和低温缓冲层的厚度进行调节以使 得接合部的表面面积的面内占用率(in-plane occupancy ratio)大约是10%。因此，在能 够通过施加外力以机械方式剥离掉蓝宝石衬底10的情况下，在上述例子中可以省去再沉 积层形成步骤(步骤S2)和生长衬底剥离步骤(步骤S7)中的湿蚀刻处理。
(研究结果) 图7以图表形式示出了空腔41的截面形状与上述的当前例子的参数之间的关系。在图表的水平轴上示出了低温缓冲层30的厚度，并且在图表的垂直轴上示出了掩模部21 的宽度与非掩模部22的宽度之比(在下文中称作"掩模比")。通过改变参数而制备的样 品的空腔形状与绘图形状相关并且进行了绘制。各Si02掩模的厚度是150nm。
如图表所示，确认了如下趋势，即随着空腔41的形状改变成三角形、矩形和梯形， 掩模比增大。还确认了如下趋势，即随着空腔41的截面形状改变成三角形、矩形和梯形，低 温缓冲层30的厚度增大。还确认了当缓冲层的掩模比变得极高时，在掩模上产生了 GaN多 晶体，并且空腔41变得被GaN多晶体堵塞。可以认为这是由于如下原因当掩模宽度增大 时，在用于覆盖掩模的上部的GaN晶体生长期间的相对长时间内，种子材料被大量馈送到 掩模上，并且GaN多晶体的产生速度超过了脱离速度。 如上所述，空腔41的形状优选是梯形的，从而在空腔41被用于剥离蓝宝石衬底10 的情况下可以使开口表面面积和宽度最大化。使得低温缓冲层30的厚度大于Si02掩模20 的厚度并且暴露小面{11-22}，然后以交替方式重复以相对低生长速度进行的GaN膜的生 长和以相对高生长速度进行的GaN膜的生长，由此可以形成梯形空腔，这些梯形空腔有利 于在湿蚀刻和机械处理中剥离蓝宝石衬底。图8是使用本发明的制造方法制备的半导体发 光器件的截面的SEM图像。
(比较例) 作为比较例在下文中描述了使用与上述例子的制造方法不同的制造方法制备的
半导体发光器件从而使得上述例子的制造方法的操作和效果更加清楚。 通过使得低温缓冲层的厚度大于Si02掩模的厚度并且暴露出GaN晶体的小面
{11-22}，上述例子的制造方法使得空腔的形状大致呈梯形并且保证了空腔的开口表面面
积。相比较而言，在下文中参照图9描述了使得低温缓冲层的厚度小于Si02掩模的厚度的情况。 图9(a)示出了如下状态，在该状态中，在蓝宝石衬底10上形成的低温缓冲层30 比Si02掩模20薄。 在该状态下，首先，当在与上述例子的空腔形成步骤(步骤S4)中的条件相同的条 件下生长GaN膜时，在低温缓冲层30a的垂直方向上出现生长。然后，当GaN膜生长至其 高度超过Si(^掩模20的厚度时，横向生长开始。这里，与上述例子一样在与空腔侧壁部相 对应的部分中没有暴露出小面。另外，横向生长层40a的下表面部的结晶度较差并且由此 进行剥离(图9(c))。当生长进一步持续时，彼此相邻的GaN晶体围绕掩模部21熔合在一 起，并且在掩模部21上形成大致三角形的空腔41a(图9(d))。图10是根据当前比较例制 备的半导体发光器件的截面的SEM图像。因此，当低温缓冲层的厚度小于Si02掩模的厚度 时，空腔的形状为近似三角形，空腔的开口的表面面积和宽度比上述例子中的小。
另一方面，在上述例子的制造方法中，形成的低温缓冲层30的厚度大于Si(^掩模 20的厚度，并通过以后的热处理而暴露出GaN的小面{11-22}，然后执行横向生长。由于即 使在横向生长过程中仍保持小面，所以空腔的形状大致呈梯形，并且能够保证空腔的开口 的表面面积和宽度。 接下来，针对GaN膜的生长速度恒定的情况参照图11描述空腔形成步骤。 图ll(a)示出了如下状态，在该状态中，经由与当前例子的低温缓冲层形成步骤
(步骤S3)的处理相同的处理在蓝宝石衬底10上形成低温缓冲层30。仅利用与生长速率相对高的当前例子的步骤2相对应的处理而使GaN膜从该状态开始生长。在这种情况下，
不执行与有利于种子材料的脱离的当前例子的第一步骤相对应的处理。因此，在沿横向方 向伸展开的GaN晶体的端面上没有暴露出小面{11-22}(图11 (b)和图11 (c))。当生长进 一步继续时，彼此相邻的GaN晶体熔合在一起并形成空腔41b，并且空腔41b在中心区域中 具有突起状的凹部(图ll(d))。刚好在GaN晶体熔合在一起之前晶体之间的间隙变窄，从 而使得种子材料难于到达GaN膜的下部。结果，仅上部熔合在一起，并且由于在没有馈送种 子材料的部分中不利于生长而在GaN膜中形成这种突起状的凹部。当在GaN膜中形成这种 突起状的凹部时，机械强度下降，并且在突起的远端部处开始容易出现裂缝。
另一方面，在当前例子的制造方法中，以交替方式使以相对低生长速度进行生长 的处理(第一步骤)和以相对高生长速度进行生长的处理(第二步骤)执行多个循环以在 横向方向上生长GaN膜。在第一步骤中，由于有利于种子材料的脱离而在沿横向方向上伸 展开的GaN晶体的端面上暴露出小面{11-22}。因此，由于GaN膜的下部首先熔合在一起 (图2(e))，所以在空腔中没有形成突起状的凹部。 从以上描述可以清楚看出，根据本发明的制造半导体元件的方法，能够在GaN膜 内部形成其开口的表面面积和宽度较大的空腔，充分展示了作为蚀刻剂引入通道的功能， 并且还能够使生长衬底机械地剥离。因此，通过施加外力或者通过进行湿蚀刻而不需要利 用LL0就能够剥离掉蓝宝石衬底10。不需要引入高成本LL0设备，并且能够避免由于通过 LLO剥离掉生长衬底而导致的半导体破裂和其它问题。在生长衬底剥离步骤中，有利于多个 晶片的批处理，并且能够提高生产率。 由于是在GaN膜的生长阶段中形成空腔所以处理不费力，并且能够避免处理时间 的增加。由于可以通过去除Si02而剥离掉蓝宝石衬底，所以HF等能够用作蚀刻剂，并且不 需要对GaN膜进行蚀刻就可以剥离掉蓝宝石衬底。因此，在预期对GaN膜进行蚀刻时不需 要增大GaN膜的厚度，并且处理时间不会增加。另外，根据本发明的如下技术，即通过使岛 状的Si02再沉积物分散在蓝宝石衬底10上来剥离蓝宝石衬底并将这些再沉积物用作牺牲 膜，由于GaN膜能够从蓝宝石衬底进行生长所以不需要进行修改就能够利用现有的生长条 件，并且与从分离层进行生长的情况(如日本特开专利申请No. 2001-36139)相比，GaN膜 易形成具有更高结晶度。 应该明白，上述说明和附图阐述了当前本发明的优选实施方式。当然，根据上述教 导，在不脱离本发明的精神和范围的情况下，各种修改、添加和替换设计对于本领域技术人 员来说是显而易见的。因此，应该理解的是，本发明不限于所公开的实施方式并且可以在权 利要求的全部范围内进行实践。 本专利申请基于日本专利申请No. 2008-321140，以引证方式将其合并于此。
权利要求
一种使用有机金属气相生长方法来制造半导体器件的方法，该方法包括以下步骤在生长衬底上形成部分地覆盖该生长衬底的选择性生长掩模；在所述生长衬底上未被所述掩模覆盖的非掩模部中形成厚度比所述掩模的厚度更大并在表面上具有小面的缓冲层；空腔形成步骤，在所述缓冲层上生长横向生长层并且在所述掩模的上部上形成空腔；以及在所述横向生长层上外延生长器件功能层，其中，所述空腔形成步骤包括以第一生长速率生长半导体膜的第一步骤和以与该第一生长速率彼此不同的另一个生长速率生长另一个半导体膜的第二步骤，其中，该第一步骤和该第二步骤以交替方式执行多次。
2. 根据权利要求1所述的制造半导体器件的方法，其中，所述缓冲层、所述横向生长层和所述器件功能层具有III族氮化物半导体，并且所述缓冲层的小面是所述III族氮化物半导体晶体的{11-22}面。
3. 根据权利要求1所述的制造半导体器件的方法，其中，在已经生长了所述缓冲层之后，使用热处理形成所述缓冲层的小面。
4. 根据权利要求l所述的制造半导体器件的方法，其中，所述生长衬底是C面蓝宝石衬底，并且所述掩模被形成为使得一个边平行于所述蓝宝石衬底的晶体取向的〈11-20〉方向。
5. 根据权利要求4所述的制造半导体器件的方法，其中，所述掩模具有掩模部和非掩模部以交替方式布置的带状图案。
6. 根据权利要求1所述的制造半导体器件的方法，其中，所述第一步骤和所述第二步骤中的半导体膜的生长速率之比是l : 1.5到l : 4。
7. 根据权利要求1所述的制造半导体器件的方法，其中，所述器件功能层是具有发光层的发光工作层。
8. 根据权利要求1所述的制造半导体器件的方法，该方法进一步包括以下步骤将支撑衬底与所述器件功能层进行接合；以及使用所述空腔之间的分隔壁部作为起点以机械方式去除所述生长衬底。
9. 根据权利要求1所述的制造半导体器件的方法，该方法进一步包括以下步骤再沉积层形成步骤，其中，在形成所述缓冲层之前使所述掩模的构成材料脱离并再沉积于所述生长衬底上的所述非掩模部上；将支撑衬底与所述器件功能层进行接合；以及使得蚀刻剂流入所述空腔中以去除所述掩模和所述再沉积层并剥离掉所述生长衬底。
10. —种半导体器件，其中，在生长衬底上形成有具有III族氮化物半导体的器件功能层，该半导体器件在所述生长衬底与所述器件功能层之间具有空腔包含层，该空腔包含层包含具有多个空腔的III族氮化物半导体，其中，所述空腔中的每一个具有如下侧壁，该侧壁具有所述III族氮化物半导体晶体的{11-22}面。
全文摘要
本发明提供了一种制造半导体器件的方法，其中，在生长衬底上形成部分地覆盖生长衬底的选择性生长掩模；在该生长衬底上未被该掩模覆盖的非掩模部上形成比该掩模更厚的缓冲层，并在该缓冲层的表面上暴露出预定的小面；使用该缓冲层作为起点使半导体膜横向生长，并且在掩模的上部上形成空腔的同时形成覆盖该掩模的横向生长层；以及在横向生长层上外延生长器件功能层。空腔形成步骤包括以第一生长速率生长半导体膜的第一步骤和以与该第一生长速率彼此不同的另一个生长速率生长另一个半导体膜的第二步骤，其中，该第一步骤和该第二步骤以交替方式执行多次。
文档编号H01L33/18GK101752487SQ200910258229
公开日2010年6月23日 申请日期2009年12月17日 优先权日2008年12月17日
发明者东野二郎, 千野根崇子, 柴田康之, 梁吉镐 申请人:斯坦雷电气株式会社