专利名称：芯片型半导体陶瓷电子元器件的制作方法
技术领域：
本发明涉及一种PTC(Positive Temperature Coefficient，正温度系数)热敏电 阻、NTC(Negative Temperature Coefficient，负温度系数)热敏电阻、及电阻器等的陶瓷 胚体由半导体陶瓷形成的芯片型半导体陶瓷电子元器件。
背景技术：
近年来，电子设备领域正在发展小型化及表面封装化，例如在PTC热敏电阻、NTC 热敏电阻及电阻器等芯片型半导体陶瓷电子元器件中也正发展芯片化。作为此种经芯片化 的半导体电子元器件，已知例如专利文献1那样的芯片型半导体陶瓷电子元器件。图6是如 专利文献1所示的现有芯片型半导体陶瓷电子元器件11的概略剖面图。该芯片型半导体 陶瓷电子元器件11如图6所示，在陶瓷胚体12的两端部形成有与陶瓷胚体12具有欧姆性 的例如Ni等的第1外部电极层13a与第1外部电极层13b。而且，在第1外部电极层13a 及第1外部电极层13b的上表面形成有第2外部电极层14a及第2外部电极层14b，该第2 外部电极层14a及第2外部电极层14b由提高与基板的封装性、且焊接性优异的Ag形成。该芯片型半导体陶瓷电子元器件11首先在成为陶瓷胚体12的母基板的表面，利 用无电电镀等方法形成与陶瓷胚体12具有欧姆性的M等的第1外部电极13a及第1外部 电极13b后，为了仅在母基板的侧面及端面上形成第1外部电极13a及第1外部电极13b， 藉由对母基板的两个主面进行研磨来除去两个主面上所形成的第1外部电极13a及第1外 部电极13b。然后，对该母基板进行切割，为了仅在陶瓷胚体12的两个端面上形成第1外部 电极13a及第1外部电极13b，将陶瓷胚体12切出。其后，藉由将陶瓷胚体12的两个端面 浸渍于Ag浴中，在第1外部电极层13a及第1外部电极13b的上部形成第2外部电极14a 及第2外部电极14b。其结果，第2外部电极14a及第2外部电极14b形成沿陶瓷胚体12 的一部分侧面延伸的结构。然而，如专利文献1所述，为了形成第2外部电极14a及第2外部电极14b，将两个 端面上形成有第1外部电极13a及第1外部电极13b的陶瓷胚体12的端面浸渍于Ag浴中 而形成的情况下，一般在浸渍于Ag浴中后，在600 800°C左右的温度下进行加热，藉此将 第2外部电极14a及第2外部电极14b烧结于陶瓷胚体12和第1外部电极13a及第1外 部电极13b。此时，用于烧结第2外部电极14a及第2外部电极14b的热量也传导至上述第 1外部电极13a及第1外部电极13b。因此，根据不同的热处理条件，会有如图7所示，与陶 瓷胚体12具有欧姆性的第1外部电极13a及第1外部电极13b延伸至陶瓷胚体12的侧面 的情况。在这种情况下，可了解到在各个芯片型半导体陶瓷电子元器件11之间电阻值产 生偏差。尤其是在陶瓷胚体12的内部无内部电极的芯片型半导体陶瓷电子元器件1的情 况下，其电阻值与第1外部电极13a及第1外部电极13b各自的面积以及第1外部电极13a 与第1外部电极13b之间的距离有关，尤其是第1外部电极13a与第1外部电极13b之间 的距离对芯片型半导体陶瓷电子元器件1的电阻值偏差的影响较大。例如，若第1外部电
3极13a及第1外部电极13b的扩散是扩散至陶瓷胚体12的侧面，第1外部电极13a及第1 外部电极13b部分延伸至侧面，则延伸至侧面的外周边缘间的电阻也会影响芯片型半导体 陶瓷电子元器件11的电阻值。其结果，由于各个芯片型半导体陶瓷电子元器件11的第1 外部电极13a与第1外部电极13b之间的距离发生偏差，故电阻值的偏差成为大问题。对此，图8中揭示了专利文献2的PTC陶瓷电子元器件。专利文献2中揭示了 PTC 陶瓷电子元器件21，该PTC陶瓷电子元器件以不覆盖陶瓷胚体22的转角部的方式形成有 由Cr膜形成的第1外部电极23a及第1外部电极23b，且形成有第2外部电极24a及第2 外部电极24b，使其延伸至陶瓷胚体22的侧面。还揭示了第1外部电极23a及第1外部电 极23b通过溅镀等形成，第2外部电极24a及第2外部电极24b通过对外部电极用糊料进 行烧结而形成。专利文献1 日本专利特开平5-29115号公报专利文献2 :W02007/118472号公报
发明内容
然而，即使采用如专利文献2的构造，在形成了第1外部电极后，作为第2外部电 极，在形成外部电极糊料时，涂布外部电极糊料，且藉由热处理进行烧结，因此会对第1外 部电极进行加热。因此，第1外部电极因受热而向第2外部电极中扩散，且根据不同的条件，有时会 扩散至第2外部电极中延伸至陶瓷胚体侧面的部分，可能会赋予第2外部电极以欧姆性，而 无法充分防止电阻值的偏差。另外，由于第1外部电极向存在于陶瓷胚体的端面侧的第2外部电极中扩散，故陶 瓷胚体与第1外部电极的粘结强度降低。因此，产生第1外部电极与陶瓷胚体无法充分欧 姆接触的部分，而产生电阻值的偏差，或者在例如藉由施加高低温的温度循环试验(以下 称为热冲击)中，电阻变化变大。因此，有时无法获得充分的可靠性。因此，本发明的目的在于提供一种芯片型半导体陶瓷电子元器件，该芯片型半导 体陶瓷电子元器件在陶瓷胚体的两个端面上形成由薄膜形成的第1外部电极、及由厚膜形 成的第2外部电极，并且即便是藉由使用热处理的电极形成方法来形成第2外部电极的芯 片型半导体陶瓷电子元器件，各自电阻值的偏差也较小，由热冲击引起的电阻变化也较小。本发明的芯片型半导体陶瓷电子元器件具有由半导体陶瓷形成的陶瓷胚体、形成 于陶瓷胚体的两个端面上的第1外部电极、及以覆盖上述第1外部电极的表面及上述陶瓷 胚体的一部分侧面的方式延伸的第2外部电极，且由上述陶瓷胚体的侧面与端面所构成的 转角部具有曲面，设上述陶瓷胚体的转角部的曲率半径为R(ym)，上述第1外部电极由与 上述陶瓷胚体具有欧姆性的材料形成，设上述第1外部电极层中与上述陶瓷胚体接触的层 的自上述陶瓷胚体的端面起的最大厚度为y (μ m)，上述第2外部电极由与上述陶瓷胚体不 具有欧姆性的材料形成，设上述第2外部电极层中与上述陶瓷胚体的侧面接触的层的自上 述陶瓷胚体的转角部的顶点起的最小厚度为χ ( μ m)时，满足20彡R彡50，且0. 5彡χ彡1. 1 时，满足-0. 4x+0. 6 彡 y 彡 0. 4，1. 1 彡 χ 彡 9. 0 时，满足-0. 0076x+0. 16836 彡 y 彡 0. 4。本申请的第2项发明的芯片型半导体陶瓷电子元器件，优选的是，第1外部电极的 外周边缘形成得比曲面的顶点更靠向端面的中央侧。
本申请的第3项发明的芯片型半导体陶瓷电子元器件，优选的是，第1外部电极由 薄膜电极形成，第2外部电极由厚膜电极形成。本申请的第4项发明的芯片型半导体陶瓷电子元器件，优选的是，第1外部电极形 成多层，且第1外部电极中与陶瓷胚体接触的层为Cr层，第2外部电极形成多层，且第2外 部电极中与陶瓷胚体的侧面接触的层为Ag层。如本申请的第1项发明，藉由不仅将与陶瓷胚体具有欧姆性的第1外部电极的外 周边缘形成得比上述陶瓷胚体端面的外周边缘更内侧，且将由上述陶瓷胚体的侧面与端面 所构成的转角部的曲率半径R、第1外部电极层中与陶瓷胚体接触的层的自陶瓷胚体的端 面起的最大厚度y、及第2外部电极中与陶瓷胚体的侧面接触的层的自陶瓷胚体的转角部 的顶点起的最小厚度χ设为本申请发明的数值范围，即使例如利用烧结电极等进行热处理 的电极形成方法来形成第2外部电极，也不仅可防止第1外部电极自身扩散至陶瓷胚体的 侧面，而且可防止其扩散至第2外部电极中。藉由形成如此结构，可确保第2外部电极的功 能，该第2外部电极由与陶瓷胚体不具有欧姆性的材料构成，且对于影响陶瓷胚体的电阻 温度特性的实质性电阻值没有贡献。即，可防止第2外部电极上产生不期望的欧姆性，且可 在陶瓷胚体的两个端面上所形成的第1外部电极间获得实质性电阻值。另外，藉由设为本 申请发明的数值范围，可充分保持第1外部电极与陶瓷胚体的欧姆性，藉此可减小电阻值 的偏差，并且可减小由热冲击引起的电阻变化。因此，为了增大与上述的基板的连接面积， 使安装稳定，即使第2外部电极形成为以覆盖陶瓷胚体的一部分侧面的方式延伸，亦可抑 制因第1外部电极向陶瓷胚体的侧面及第2外部电极中扩散等而产生的电阻值偏差，并且 在进行基板安装时，可获得与基板连接良好的芯片型半导体陶瓷电子元器件。另外，如本申请的第2项发明，由于由陶瓷胚体的侧面与端面所构成的转角部具 有曲面，且第1外部电极的外周边缘形成得比上述曲面的顶点更靠向端面的中央侧，故可 进一步防止第1外部电极向陶瓷胚体的侧面扩散，第1外部电极间的距离实质上与芯片型 半导体陶瓷电子元器件的两个端面间的距离大致相同。因此，芯片型半导体陶瓷电子元器 件的电阻值仅考虑第1外部电极间即可，电阻值大致取决于芯片型半导体陶瓷电子元器件 的尺寸。其结果，可进一步可靠地抑制各个芯片型半导体陶瓷电子元器件间的电阻值偏差。另外，如本申请的第3项发明，若以薄膜形成第1外部电极层，且以厚膜形成第2 外部电极，则由于以薄膜形成第1外部电极层，故即使在形成第2外部电极时进行烧结等的 热处理，也可减少第1外部电极的扩散量。藉此，可进一步减小第1外部电极延伸至陶瓷胚 体侧面的影响。另外，如本申请的第4项发明，第1外部电极形成多层，且第1外部电极中与陶瓷 胚体接触的层为Cr，第2外部电极形成多层，且第2外部电极中与陶瓷胚体的侧面接触的层 为Ag时，可确实减小由第1外部电极间的距离引起的电阻值偏差、及由热冲击引起的电阻 变化，可获得电连接优异的芯片型半导体陶瓷电子元器件。以下，基于附图，详细说明本发明的芯片型半导体陶瓷电子元器件的一个实施方 式。
图1是本发明的芯片型半导体陶瓷电子元器件的一个实施方式的概略剖面图。
图2是图1的转角部的部分放大剖面图。图3是本发明的芯片型半导体陶瓷电子元器件的端面侧的、形成有第1外部电极 3a及第1外部电极3b的状态的侧视图。图4是图3的转角部的部分放大图。图5是表示第1外部电极与第2外部电极的厚度关系的图。图6是现有的芯片型半导体陶瓷电子元器件的剖面图。图7是图6所示的现有的芯片型半导体陶瓷电子元器件的另一剖面图。图8是另一现有的芯片型半导体陶瓷电子元器件的剖面图。标号说明1芯片型半导体陶瓷电子元器件2陶瓷胚体3a、3b 第1外部电极4a、4b 第2外部电极
具体实施例方式图1是表示本申请发明的芯片型半导体陶瓷电子元器件1的一个实施方式的概略 剖面图。图2是本申请发明的芯片型半导体陶瓷电子元器件1的转角部的部分放大剖面图。 图3是自本申请发明的芯片型半导体陶瓷电子元器件1的端面侧所观察到的形成有第1外 部电极3a及第1外部电极3b的状态的侧视图。图4是图3的转角部的部分放大图。如图1所示的本申请发明的芯片型半导体陶瓷电子元器件1，在由半导体陶瓷形 成的陶瓷胚体2的两个端面上形成有第1外部电极3a及第1外部电极3b，且在第1外部电 极3a及第1外部电极3b的表面上形成有第2外部电极4a及第2外部电极4b。该第1外部电极3a及第1外部电极3b的至少与陶瓷胚体接触的部分由与陶瓷胚 体2具有欧姆性的材料形成，如图3的自芯片型半导体陶瓷电子元器件的端面侧所观察到 的侧视图所示，第1外部电极3a及第1外部电极3b的外周边缘位于比陶瓷胚体2的端面 的外周边缘更内侧。在第1外部电极3a及第1外部电极3b之上，具有由与陶瓷胚体不具 有欧姆性的材料所形成的第2外部电极4a及第2外部电极4b以覆盖陶瓷胚体的一部分侧 面的方式延伸的构造。如此，第1外部电极3a及第1外部电极3b的至少与陶瓷胚体接触的部分由与陶 瓷胚体2具有欧姆性的材料形成，第1外部电极3a及第1外部电极3b的外周边缘位于比 陶瓷胚体2的端面的外周边缘更内侧，在采用这种结构的情况下，即使例如利用进行烧结 电极等热处理的电极形成方法来形成第2外部电极4a及第2外部电极4b，也可防止第1外 部电极3a及第1外部电极3b扩散至陶瓷胚体2的侧面。而且，由于上述第2外部电极4a 及第2外部电极4b由与陶瓷胚体2不具有欧姆性的材料形成，故为了确保基板封装时基板 与芯片型半导体陶瓷电子元器件1的连接性，即使第2外部电极4a及第2外部电极4b构 成为以覆盖陶瓷胚体2的一部分侧面的方式延伸，芯片型半导体陶瓷电子元器件1的实质 性电阻值也只有在第1外部电极3a及第1外部电极3b间获得的程度。即，由于第1外部 电极3a及第1外部电极3b未扩散至陶瓷胚体2的侧面，故第1外部电极3a及第1外部电 极3b延伸至陶瓷胚体2的侧面的部分间不产生电阻值，实质上只要位于陶瓷胚体2的两个端面间的第1外部电极3a及第1外部电极3b间即可决定电阻值。藉此，可获得电阻值的 偏差较小的芯片型半导体陶瓷电子元器件1。特别优选的是，由陶瓷胚体2的侧面与端面所构成的转角部具有曲面，第1外部电 极3a及第1外部电极3b的外周边缘形成得比曲面的顶点A更靠向端面侧。此处所谓的曲 面的顶点，是指如图2所示，在芯片型半导体陶瓷电子元器件1的侧面剖面图中，将陶瓷胚 体2的侧面或端面与自转角部的曲率圆的中心0引出的法线垂直相交的点设为点B及点C 时，将点B与点C之间自法线O-B或法线O-C起大约45°的位置设为顶点A。若第1外部 电极3a及第1外部电极3b的外周边缘形成得比该曲面的顶点A更靠向陶瓷胚体2的端面 的中央侧，则即使通过利用进行烧结等热处理的电极形成方法来形成第2外部电极4a及第 2外部电极4b，也可将转角部的顶点A至点B为止的距离充分延长，且可有效地抑制自点A 向点B的在陶瓷胚体2的表面上传播的扩散。藉此，可防止第1外部电极3a及第1外部电 极3b扩散至陶瓷胚体2的侧面，实质上可在第1外部电极3a及第1外部电极3b间，即陶 瓷胚体2的两个端面间实现对芯片型半导体陶瓷电子元器件1的电阻温度特性有贡献的电 阻值，因此可进一步减小电阻值的偏差。另外，第1外部电极3a及第1外部电极3b的至少与陶瓷胚体接触的部分由与陶 瓷胚体2具有欧姆性的电极材料形成，第2外部电极4a及第2外部电极4b由与陶瓷胚体2 不具有欧姆性的、对电阻特性无贡献的电极材料构成。由于芯片型半导体陶瓷电子元器件1 的陶瓷胚体2由半导体陶瓷形成，故特性表现的有无取决于与陶瓷胚体2相连接的第1外 部电极3a及第1外部电极3b的材料。此处，在芯片型半导体陶瓷电子元器件1的陶瓷胚 体2是例如具有正电阻温度特性的N型半导体的情况下，优选的是，第1外部电极3a及第 1外部电极3b使用Cr、NiCr、Ti等贱金属，且第2外部电极4a及第2外部电极4b使用不 具有欧姆性的Ag、AgPd等贵金属。另外，在陶瓷胚体2是例如具有负电阻温度特性的P型 半导体的情况下，优选的是，第1外部电极3a及第1外部电极3b使用Ag、AgPd等贵金属， 且第2外部电极4a及第2外部电极4b使用Cr、CuNi, Ti等贱金属。根据各陶瓷胚体2的 半导体特性，可分别选择具有欧姆性的材料及不具有欧姆性的材料。此外，第1外部电极3a 及第1外部电极3b、以及第2外部电极4a及第2外部电极4b并非限定为各自设一层，各外 部电极亦可形成多层。另外，在第1外部电极3a及第1外部电极3b例如形成多层的情况 下，至少第1外部电极3a及第1外部电极3b的与陶瓷胚体2接触的层具有欧姆性即可，第 1外部电极3a及第1外部电极3b与第2外部电极4a及第2外部电极4b接触的部分可不 具有欧姆性。以如上所述的构造可减小一定程度的电阻值的偏差，而本申请发明的特征在于 设上述陶瓷胚体的转角部的曲率半径为R(ym)，设第1外部电极中与上述陶瓷胚体接触 的层的自上述陶瓷胚体的端面起的最大厚度为y (μ m)，且设第2外部电极中与陶瓷胚体 的侧面接触的层的自上述陶瓷胚体的转角部的顶点A起的最小厚度为χ(μπι)时，满足 20 ^ R^ 50,且当0. 5彡χ彡1. 1时，满足-0. 4χ+0. 6彡y彡0. 4，当1. 1彡χ彡9. 0时，满 足-0. 0076χ+0. 16836 彡 y 彡 0. 4。藉由设为如上所述的数值范围，来防止第1外部电极向第2外部电极中扩散。因 此，不会对第2外部电极赋予欧姆性，可更可靠地抑制电阻值的偏差。而且，第1外部电极 与陶瓷胚体也可获得充分的欧姆接触，可减小由热冲击引起的电阻变化。
此外，上述数值范围在芯片型半导体陶瓷电子元器件的尺寸的长度(芯片型半导 体陶瓷的侧面的长度方向的长度)为2mm以下的情形下尤其有效。以下，就各数值范围的根据进行说明。首先，转角部的曲率半径R( μ m)满足20<R<50。在小于20 μ m的情况下，例如 由于芯片型半导体陶瓷电子元器件1的侧面与端面的距离必须较近，故第1外部电极3a及 第1外部电极3b的扩散多少会产生影响，从而产生电阻值的偏差。另外，在大于50 μ m的 情况下，对芯片型半导体陶瓷电子元器件1进行安装时，会由于焊料的张力而造成芯片型 半导体陶瓷电子元器件1的端面侧向基板拉伸，从而会产生芯片型半导体陶瓷电子元器件 1翘起而被安装的竖碑现象(tombstone phenomenon)。另外，设上述第1外部电极中与上述陶瓷胚体接触的层的自上述陶瓷胚体的 端面起的最大厚度为y (μ m)，且设第2外部电极中与上述陶瓷胚体的侧面接触的层的 自上述陶瓷胚体的转角部的顶点A起的最小厚度为χ(μπι)时，当0. 5彡χ彡1. 1时满 足-0. 4χ+0. 6 ≤ y≤ 0. 4，且当 1. 1 ≤ χ ≤ 9. 0 时满足-0. 0076χ+0. 16836≤ y ≤ 0. 4。此 处，第1外部电极中与陶瓷胚体接触的层的厚度y，是自陶瓷胚体的端面起的最大厚度。另 外，在第2外部电极是通过涂布导电性糊料并烧结而形成的情况下，一般而言，陶瓷胚体的 转角部分的厚度最薄(参照图2)。因此，第2外部电极中与陶瓷胚体的侧面直接接触的层 的厚度X，可认为是自陶瓷胚体的转角部分的顶点A起至其延长线上所存在的厚度最薄的 部分为止的距离，即自陶瓷胚体的转角部分的顶点A起的最小厚度。图5是表示上述第1外部电极与第2外部电极的厚度关系的图，上述数值范围在 图5中相当于粗线所包围的范围。由此可知，第1外部电极中与上述陶瓷胚体接触的层越 薄，则越有必要将第2外部电极的最小厚度加厚。这在第1外部电极层较薄的情况下，对第 2外部电极层进行涂布并烧结时，会造成第1外部电极氧化。已知该氧化有助于第1外部电 极向第2外部电极中扩散。与之相反，若将第2外部电极形成得较厚，则成为第2外部电极 的导电性糊料中存在的有机材料成分相对变多，因此第1外部电极变得难以氧化。其结果， 防止第1外部电极氧化，可防止第1外部电极向存在于端面侧的第2外部电极中扩散。另 一方面，在第1外部电极中与陶瓷胚体接触的层比较厚的情况下，第2外部电极的最小厚度 也可以较薄。其原因在于，由于第1外部电极充分厚，故与第1外部电极较薄的情况相比， 其表面难以氧化，且难以向第2外部电极侧扩散。而且，由于第1外部电极充分厚，故即使 产生一定的扩散，也能使第1外部电极与陶瓷胚体获得充分的欧姆接触。上述是新颖的知识见解，作为由此知识见解通过实验获得的数值范围， 发现如下关系当0. 5≤χ≤1. 1时，-0. 4x+0. 6 ≤ y ≤ 0.4,当1. 1≤χ≤9. 0 时，-0. 0076χ+0. 16836 ≤ y ≤ 0. 4。另外，在χ的下限小于0. 5 μ m的情况下，由于第2外部电极较薄，故无法完全抑 制第1外部电极氧化，从而存在电阻值变大、电阻值的偏差变大的问题。在χ的上限大于 9. Oym的情况下，转角部的大小必然超过50 μ m，有可能产生竖碑现象。另外，在y的下限不满足上述关系式的情况下，即使第2外部电极的厚度充分厚， 也由于第1外部电极过薄，而导致表面被氧化，或陶瓷胚体与第1外部电极无法获得充分的 接合性，从而无法获得充分的欧姆接触，因此，电阻值变大，电阻值的偏差变大。另外，在y 的上限大于0. 4μ m的情况下，由于第1外部电极的厚度变厚，故容易向陶瓷胚体的侧面延伸，从而产生电阻值的偏差。另外，优选的是，本申请发明的第1外部电极3a及第1外部电极3b由薄膜电极形 成，第2外部电极4a及第2外部电极4b由厚膜电极形成。作为第1外部电极3a及第1外 部电极3bd形成方法，可使用溅镀、蒸镀等各种薄膜形成方法。另外，作为第2外部电极4a 及第2外部电极4b的形成方法，可使用涂布由第2外部电极材料形成的糊料且在特定温度 下进行热处理而烧结、或者浸渍于由第2外部电极材料形成的溶液中且进行热处理而烧结 等各种方法。第2外部电极材料所含有的有机成分的含有比例，在将外部电极导电性糊料 设为IOOwt %的情况下，优选的是15wt% 30wt%左右。另外，虽未图示，但也可以在本申请发明的第2外部电极4a及第2外部电极4b的 表面形成由Ni、Sn、及焊料等的电镀形成的电极。藉此，在基板封装时，与基板的连接性变 得更加良好。另外，也可在陶瓷胚体2的表面形成树脂层或玻璃层等绝缘层(未图示)。藉 由形成这种绝缘层，可进一步使其难以受到外部环境的影响，减小因温度、湿度等而引起的 特性劣化。另外，本申请发明的陶瓷胚体2也可用于其内部具有内部电极的层叠型的芯片型 半导体陶瓷电子元器件中，但对于其内部不具有内部电极的芯片型半导体陶瓷电子元器件 尤其有效。其原因在于，在不具有内部电极的陶瓷胚体2的情况下，芯片型半导体陶瓷电子 元器件1的电阻值实质上取决于第1外部电极3a及第1外部电极3b间，第1外部电极的 形状及扩散状态的微小偏差对芯片型半导体陶瓷电子元器件单体的特性造成的影响较大。接下来，用一个实施例，就本申请发明的芯片型半导体陶瓷电子元器件1的制造 步骤进行说明。首先，称量特定量的BaC03、TiO2、及Er2O3等半导体化剂作为陶瓷原料，将各称量 物与部分稳定氧化锆等粉碎介质(以下称为PSZ(partially-Stabilized zirconia，部分 稳定氧化锆)球)一同投入球磨机中，充分进行湿式混合粉碎，其后，在特定温度(例如 1000 1200°C )下对其进行预烧成，以准备陶瓷粉末。继而，向得到的陶瓷粉末中加入有机黏合剂而造粒成形，以制作未烧成的母基板。 对其等进行脱黏合剂处理，之后在大气气氛中、在特定温度(1200 140(TC)下进行烧成而 获得母基板。继而，在母基板上以溅镀、蒸镀等薄膜形成法形成由与陶瓷胚体具有欧姆性的材 料形成的第1外部电极3a及第1外部电极3b。然后，将母基板切割成各个热敏电阻元件的 形状。之后，藉由向形成有第1外部电极3a及第1外部电极3b的陶瓷胚体添加圆石及研 磨粉等，研磨特定的时间，从而在陶瓷胚体的表面及转角部形成曲面。此处，如本申请发明所述，为了使第1外部电极3a及第1外部电极3b的外周边缘 形成得比陶瓷胚体的端面的外周边缘更内侧，在母基板上形成了第1外部电极后，将该母 基板切割成热敏电阻元件的形状，继而藉由使用直径大于上述陶瓷胚体端面的一边的圆石 及研磨粉，研磨特定的时间(例如1 3小时)，从而有效地形成。以上述方式形成如下陶瓷胚体，其形成有第1外部电极3a及第1外部电极3b，在 转角部形成曲面，且第1外部电极3a及第1外部电极3b的外周边缘形成得比陶瓷胚体的 端面的外周边缘更内侧。继而，将第2外部电极4a及第2外部电极4b以其一部分覆盖陶 瓷胚体的两个端面及侧面的方式涂布，且进行550 700°C的热处理并烧结，从而形成第2外部电极4a及第2外部电极4b。 上述中作为用以使第1外部电极3a及第1外部电极3b的外周边缘形成得比陶瓷 胚体2的两个端面的外周边缘更内侧的方法，藉由使用直径大于陶瓷胚体2端面的一边的 圆石及研磨粉，研磨特定的时间加以实现，但并不限于此。当然可使用如下等各种方法例 如，在母基板在主面上，预先在热敏电阻胚体2的端面的切割位置的更内侧形成第1外部电 极3a及第1外部电极3b的外周边缘的方式，来形成第1外部电极3a及第1外部电极3b， 其后，将母基板切割成陶瓷胚体2的形状并进行研磨，藉此在陶瓷胚体2的转角部设置曲以下，以芯片型的正特性热敏电阻为一例，就本发明的芯片型半导体陶瓷电子元 器件进一步进行具体说明。实施例1首先，准备BaC03、PbO、SrCO3> CaCO3> TiO、作为半导体化剂的Er2O3、作为特性改善 剂的Mn2O3、作为烧结助剂的SiO2来作为起始原料，且准备以下式所示配比而称量的如表1 所示的起始原料。((Ba、Pb、Sr、Ca) 0.0096Er0^04)Ti03+0 . 00 0 5Mn02+0 . 02Si02继而，向各种所称量的起始原料中加入纯水，与PSZ球一同经球磨机混合粉碎，干 燥后，在1150°C下预烧成2小时，然后再次与PSZ球一同经球磨机粉碎而获得预烧粉。继 而，向所得预烧粉中加入丙烯酸类的有机黏合剂、分散剂及水，与PSZ球一同混合15小时， 造粒、干燥而获得陶瓷原料。继而，使用所获得的陶瓷原料来形成未烧成的母基板，脱黏合剂后，慢慢将温度升 高，在烧成最高温度1360°C下进行烧成，从而获得烧结的母基板。继而，将所获得的母基板 抛光研磨后，藉由溅镀而形成Cr层，作为与陶瓷胚体具有欧姆性的电极，且依序藉由溅镀 而形成CuNi层、Ag层，从而第1外部电极，使得最终成品的Cr层的厚度如表1所示。继而， 利用切割机将其等切割为长0. 93mmX宽0. 48mmX高0. 48mm的芯片型热敏电阻元件的尺 寸。进而，准备直径为3mm的圆石、氧化铝粉及水，利用滚筒装置进行研磨，将热敏电阻胚体 的转角部的曲率半径R调整为表1的试样1 21。另外，该曲率半径R的大小通过在10分 钟 8小时之间改变研磨时间而调整，研磨时间越长，转角部的曲率半径越大。还确认了试 样1 21的第1外部电极的外周边缘均形成得比陶瓷胚体的转角部曲面顶点更靠向端面 的中央部侧。继而，将形成有第1外部电极的陶瓷胚体浸渍于以成为与陶瓷胚体不具有欧姆性 的第2外部电极的Ag作为主成分的导电性糊料浴中，取出后，在600°C下进行30分钟的烧 结处理。最后，在第2外部电极的表面，藉由电解电镀而依序镀附、镀Sn而镀敷成膜，藉此 获得芯片型正特性热敏电阻。另外，所获得的芯片型正特性热敏电阻的Cr层的厚度表示 自陶瓷胚体的端面起的最大厚度，Ag层的厚度是自陶瓷胚体的转角部的顶点A起的最小厚 度。将以上述方式获得的芯片型正特性热敏电阻各准备100个，利用四端子法测定 室温25°C下的电阻值。利用式(1)求出这些芯片型正特性热敏电阻的电阻值的各偏差 3CV(% )。电阻值3CV(% )=标准偏差X300/各芯片型正特性热敏电阻的电阻值的平均值
10(1)还对以上述方式获得的芯片型正特性热敏电阻进行了热冲击试验。热冲击试验的 条件为在_55°C下加热30分钟、在150°C下加热30分钟为一个循环进行加热，将此加热历 程重复1000个循环。其后，利用四端子法测定室温25°C下的电阻值。算出加热历程前后在 室温25°C下的电阻值的变化率。其结果示于表1中。[表1] *为本申请发明的范围之外由表1可知，对于满足0. 5彡χ彡9. 0,0. 1 ^ y ^ 0. 4,20 ^ R ^ 50,且满足当 0. 5 彡 χ 彡 1. 1 时 y 彡-0. 4x+0. 6，当 1. 1 彡 χ 彡 9. 0 时 y 彡-0. 0076x+0. 16836 的条件的 试样4、6、7、9 12、14 16、18 20的情况，电阻值的偏差较小，为10%以下，且热冲击 引起的电阻变化较小，为5%以下。另一方面，可知对于Ag层的厚度小于0. 5 μ m的试样 2、3的情况，电阻值的偏差较大，为12.4%、18.9%，热冲击引起的电阻变化较大，为5.8%、 7.7%。其原因在于，由于Ag层较薄，故无法完全抑制Cr层氧化。另外，对于Ag层的厚度 大于9 μ m的试样22的情况，实质上转角R超过50 μ m。因此，会产生竖碑现象，无法对电阻 值偏差及热冲击进行侧端。还可知，对于Cr层的厚度小于0. 1 μ m的试样21的情况，电阻 值的偏差较大，为33.7%，热冲击引起的电阻变化也较大，为27.8%。其原因在于，由于Cr 层较薄，故即使将Ag层的厚度加厚也无法抑制Cr层氧化。还可知，对于Cr层的厚度大于 0.4μπι的试样1的情况，虽热冲击引起的电阻变化较小，但电阻值的偏差较大，为13.8%。 其原因在于，由于Cr层的厚度较厚，故无法充分抑制其向陶瓷胚体的侧面方向的延伸。还 可知，关于 0. 5 彡 χ 彡 1. 1 时 y < -0. 4x+0. 6、1. 1 彡 χ 彡 9. 0 时 y < -0. 0076x+0. 16836 的 范围内存在的试样5、8、13、17，电阻值的偏差为10. 8 13.0%，热冲击引起的电阻变化较 大，为6. 5 10. 3%。另外，一般而言，转角部的曲率半径越大，以覆盖转角部的方式而形成 的第2外部电极即Ag层的自转角部的顶点起的最小厚度越大。可知对于转角部的曲率半 径较小的试样1 3的情况，由于第1外部电极易于向第2外部电极扩散，故电阻值的偏差 及热冲击引起的电阻变化也变大。另外，关于转角部的曲率半径较大的试样22，虽然转角部的曲率半径充分大，但由于竖碑现象而无法对电阻值偏差及热冲击引起的电阻变化进行测 定。由以上可知，转角部的曲率半径优选为20 50 μ m。
权利要求
一种芯片型半导体陶瓷电子元器件，具有由半导体陶瓷形成的陶瓷胚体、形成于陶瓷胚体的两个端面上的第1外部电极、及以覆盖所述第1外部电极的表面及所述陶瓷胚体的一部分侧面的方式延伸的第2外部电极，其特征在于，由所述陶瓷胚体的侧面与端面所构成的转角部具有曲面，将所述陶瓷胚体的转角部的曲率半径设为R(μm)，所述第1外部电极由与所述陶瓷胚体具有欧姆性的材料形成，将所述第1外部电极层中与所述陶瓷胚体接触的层的自所述陶瓷胚体的端面起的最大厚度设为y(μm)，所述第2外部电极由与所述陶瓷胚体不具有欧姆性的材料形成，将所述第2外部电极层中与所述陶瓷胚体的侧面接触的层的自所述陶瓷胚体的转角部顶点起的最小厚度设为x(μm)时，满足20≤R≤50，并且0.5≤x≤1.1时，满足 0.4x+0.6≤y≤0.4，1.1≤x≤9.0时，满足 0.0076x+0.16836≤y≤0.4。
2.如权利要求1所述的芯片型半导体陶瓷电子元器件，其特征在于，所述第1外部电极的外周边缘形成得比所述曲面的顶点更靠向所述端面的中央侧。
3.如权利要求1或2所述的芯片型半导体陶瓷电子元器件，其特征在于， 所述第1外部电极由薄膜电极形成，且所述第2外部电极由厚膜电极形成。
4.如权利要求1至3的任一项所述的芯片型半导体陶瓷电子元器件，其特征在于， 所述第1外部电极层形成多层，且所述第1外部电极层中与所述陶瓷胚体接触的层为Cr层，所述第2外部电极形成多层，所述第2外部电极中与所述陶瓷胚体的侧面接触的层为Ag层。
全文摘要
本发明提供一种芯片型半导体陶瓷电子元器件，其具有由半导体陶瓷形成的陶瓷胚体、形成于陶瓷胚体的两个端面上的第1外部电极、及以覆盖第1外部电极的表面及陶瓷坯体的一部分侧面的方式延伸的第2外部电极，且电阻值的偏差较小，热冲击引起的电阻变化较小，基板安装良好。其特征在于，将陶瓷坯体的转角部的曲率半径设为R(μm)，将第1外部电极层中与陶瓷坯体接触的层的自陶瓷坯体的端面起的最大厚度设为y(μm)，且将第2外部电极中与陶瓷坯体的侧面接触的层的自所述陶瓷坯体的转角部的顶点起的最小厚度设为x(μm)时，满足20≤R≤50，且0.5≤x≤1.1时，满足-0.4x+0.6≤y≤0.4，1.1≤x≤9.0时，满足-0.0076x+0.16836≤y≤0.4。
文档编号H01C7/10GK101925968SQ20098010380
公开日2010年12月22日 申请日期2009年1月23日 优先权日2008年1月29日
发明者胜木隆与, 阿部吉晶 申请人:株式会社村田制作所