专利名称：双层box背栅极绝缘体上硅晶片的低成本制造技术
方法
技术领域：
本发明大体上涉及半导体器件制造技术，并且更具体地涉及双层隐埋氧化物 (BOX)背栅极(DBBG)绝缘体上硅(SOI)晶片的低成本制造。
背景技术：
在SOI技术中，在绝缘层(例如，二氧化硅)之上形成薄硅层，该绝缘层又是在体衬底上形成的。这种绝缘层通常称为隐埋氧化物(BOX)层，或简言之BOX。对于单层BOX SOI晶片，由浅沟槽隔离(STI)将薄硅层分成多个有源区，该STI横切BOX层以提供有源区的完全隔离。例如，通过将N型和/或P型掺杂剂材料离子注入到薄硅层中来形成场效晶体管(FET)的源极和漏极，同时使用栅极图案来自界定(self-define)源极与漏极之间的沟道区域。在形成源极和漏极之前，例如，通过在薄硅层的顶部表面上沉积栅极介电质和导体，接着通过光刻图案化和蚀刻技术来在沟道区域之上形成栅极。也可以在单层BOX SOI 晶片的有源区之下形成背栅极，该背栅极使用BOX层作为背栅极介电质，并且该背栅极可以由P+或N+注入来界定。具有背栅极的晶体管通常使用相对较薄的硅和BOX层，以使能具有响应于背栅极的阈值电压的全耗尽器件操作。以薄SOI技术构造的具有背栅极的这种 FET具有显著的优势，诸如例如，降低的短沟道效应、较小的由体掺杂波动引起的阈值变化性、以及使用背栅极电压来调整阈值的能力。在形成具有双栅极电极(在晶体管沟道区域之上和之下形成)的晶体管器件中， 除了单层BOX SOI衬底以外，也可以使用双层BOX衬底。在器件沟道之下形成的导电栅极材料(也称为背栅极)通过第一 BOX与SOI有源层隔开，并且通过第二 BOX与衬底隔开。通常，为了制造其中具有上部BOX和下部BOX的这种双层BOX晶片，使用至少一个预成型SOI晶片作为开始衬底。然而，预成型SOI晶片的成本通常是器件品质体硅晶片成本的若干倍。因此，购买SOI晶片作为开始衬底将使制造双层BOX SOI晶片的成本增加。因此，期望能够以相对于传统方法较低的成本来制造诸如双层BOX背栅极(DBBG)SOI晶片之类的衬底。
发明内容
在示例性实施方式中，一种形成用于集成电路器件的半导体晶片结构的方法，包括形成第一衬底部分，其具有第一体衬底，在第一体衬底上形成的第一绝缘层，在第一绝缘层上形成的导电层，以及在导电层上形成的第二绝缘层；形成第二衬底部分，其具有第二体衬底，在第二体衬底上形成的牺牲层，在牺牲层上形成的半导体层，以及在半导体层上形成的第三绝缘层；将第一衬底部分键合到第二衬底部分以在第二绝缘层和第三绝缘层之间界定键合界面；在第二体衬底或牺牲层内的位置处将所产生的键合结构分离，并且移除第二体衬底；以及移除牺牲层的任何剩余部分，以界定双层隐埋绝缘体背栅极绝缘体上半导体结构；其中第一绝缘层构成下部绝缘层，键合的第二绝缘层和第三绝缘层共同构成上部绝缘层，半导体层构成绝缘体上半导体层，导电层构成背栅极层，并且第一体衬底构成双层隐埋绝缘体背栅极绝缘体上半导体结构的体衬底。在另一实施方式中，一种形成用于集成电路器件的双层隐埋绝缘体背栅极绝缘体上半导体晶片结构的方法，包括形成第一衬底部分，其具有第一体衬底，在第一体衬底上形成的第一绝缘层，在第一绝缘层上形成的导电层，以及在导电层上形成的第二绝缘层；形成第二衬底部分，其具有第二体衬底，在第二体衬底上形成的牺牲层，在牺牲层上形成的半导体层，以及在半导体层上形成的第三绝缘层；注入氢物质穿过第三绝缘层和半导体层，并且在牺牲层内或超出牺牲层停止；将第一衬底部分键合到第二衬底部分以在第二绝缘层和第三绝缘层之间界定键合界面；进行退火过程以建立与氢物质的位置对应的连接空隙前缘；沿着空隙前缘分离键合结构；以及移除半导体层上的第二体衬底和牺牲层的任何剩余部分，以界定双层隐埋绝缘体背栅极绝缘体上半导体晶片结构，其中第一绝缘层构成下部绝缘层，键合的第二绝缘层和第三绝缘层共同构成上部绝缘层，半导体层构成绝缘体上半导体层，导电层构成背栅极层，并且第一体衬底构成双层隐埋绝缘体背栅极绝缘体上半导体晶片结构的体衬底。在另一实施方式中，一种形成用于集成电路器件的双层隐埋氧化物(BOX)背栅极 (DBBG)绝缘体上硅(SOI)晶片结构的方法，包括形成第一衬底部分，其具有第一体硅衬底，在第一体硅衬底上热生长或沉积的第一氧化物层，在第一氧化物层上形成的导电背栅极层，以及在背栅极层上热生长或沉积的第二氧化物层；形成第二衬底部分，其具有第二体硅衬底，在第二体硅衬底上外延地生长的锗硅(SiGe)层，在SiGe层上外延地生长的硅层， 以及在硅层上热生长或沉积的第三氧化物层；注入氢物质穿过第三氧化物层和硅层，并且在SiGe锗硅层内或超出SiGe层停止；将第一衬底部分键合到第二衬底部分以在第二氧化物层和第三氧化物层之间界定键合界面；进行第一退火过程以增强第二氧化物层和第三氧化物层之间的氧化物到氧化物键合；在高于第一退火过程的温度下进行第二退火过程以建立与氢物质的位置对应的连接空隙前缘；沿着空隙前缘分离键合结构；以及将硅层上的第二体硅衬底和SiGe层的任何剩余部分移除，以界定DBBG SOI晶片结构；其中第一氧化物层构成下部BOX，键合的第二氧化物层和第三氧化物层一起构成上部BOX，硅层构成绝缘体上硅(SOI)层，第一体衬底构成DBBG SOI晶片结构的体衬底，并且背栅极层设置在上部BOX 和下部BOX之间。在又一实施方式中，一种用于集成电路器件的半导体晶片结构，包括体衬底；下部绝缘层，形成在体衬底上；导电层，形成在下部绝缘层上；上部绝缘层，形成在导电层上， 上部绝缘层由成对的分离的绝缘层形成，在这对绝缘层之间具有键合界面；以及半导体层， 形成在上部绝缘层上。在又一实施方式中，一种用于集成电路器件的双层隐埋氧化物(BOX)背栅极 (DBBG)绝缘体上硅(SOI)晶片结构，包括体硅衬底；下部隐埋氧化物(BOX)层，形成在体硅衬底上；导电的背栅极层，形成在下部BOX层上；上部BOX层，形成在背栅极层上，上部 BOX层由成对的分离的氧化物层形成，该成对的分离的氧化物层之间具有键合界面；以及 SOI层，形成在上部BOX层上。
参照示意性附图，其中在若干附图中相似地标记相似元件
图1到图7是示出根据本发明的实施方式的、用于形成双层隐埋氧化物(BOX)背栅极(DBBG)绝缘体上硅(SOI)晶片结构的方法的不同的横切面图，其中具体地图1图示了用于DBBG SOI结构的第一衬底部分的形成；图2图示了用于DBBG SOI结构的第二衬底部分的形成；图3图示了第二衬底部分到第一衬底部分的键合；图4图示了用于在键合结构的锗硅(SiGe)层中形成断裂前缘(fracture front) 的退火过程；图5图示了在SiGe层处分离之后移除键合结构的顶部部分；图6图示了在晶片分离之后键合结构的剩余底部部分和剩余SiGe锗硅层；以及图7图示了在移除剩余锗硅层和最终键合退火过程之后的完整的DBBG SOI晶片结构。实施方式在此公开了一种通过排除使用较为昂贵的预成型SOI晶片作为开始衬底而制造低成本的DBBG SOI晶片的方法。简言之，实施方式利用分离的、经部分处理的体硅晶片(在一个位置处键合并且然后在另一位置分离)来形成双层BOX结构，并且在衬底制造中对于高度均勻的化学机械抛光(CMP)具有最低需求。图1图示了第一衬底部分100的形成，其中第一体硅衬底102具有热生长或沉积在其上的氧化物层104(例如，厚度为100纳米至200纳米(nm))。接着，背栅极材料(例如，非晶硅、掺杂或未掺杂多晶硅、金属、金属硅化物、金属氮化物等)的导电层106以大约 20纳米至100纳米的厚度沉积在氧化物层104上。如图1中进一步示出，相对薄(例如，大约5纳米至20纳米)的氧化物层108然后热生长或沉积在背栅极层106上。例如，氧化物层108可以大约600°C至800°C的温度进行热生长或沉积。接着参照图2，示出第二衬底部分200的形成，其中第二体硅衬底202具有沉积在其上的牺牲锗硅(SiGe)层204(例如，厚度为5纳米至1000纳米)，示例性的Ge浓度大约为10 %至35 %。接着SiGe的是外延生长硅薄层206 (例如，大约5纳米至50纳米)，该薄层最终将作为双层BOX结构的SOI层。可以在与SiGe层相同的处理步骤中形成硅层206 (例如，通过在SiGe层的形成完成之后切断Ge气体源)。如图2中进一步示出，然后相对薄(例如，大约5纳米至20纳米)的氧化物层208热生长或沉积在硅层206上。关于图1中氧化物层108的沉积，图2中的氧化物层208也可以以大约600°C至800°C的温度进行热生长或沉积。然后进行氢注入步骤(由图2中的箭头标识)以便根据美国专利5，374，564中描述的公知的Smart-Cut 工艺，在锗硅(SiGe)层204内或者超过锗硅层204插入氢物质层。 为了防止对硅(SOI)层206的损伤，氢物质注入条件应当使物质在锗硅层204内或超出锗硅层204的适当位置处停止或达到峰值，例如图2中的注入区域210所标识的。图3示出了第二衬底部分200到第一衬底部分100的键合，其中第一衬底部分100 的薄氧化物层108通过氧化物到氧化物键合而被键合到第二衬底部分200的薄氧化物层 208。这样键合的层108与层208组合以界定双层BOX衬底的上部BOX层。进行第一退火过程(例如，在大约300°C)以增强层108与层208间的键合界面。接着如图4所示，该结构经历第二退火过程(在比第一退火过程高的温度下，例如，大约400°C )，以促使氢物质在锗硅层204内形成氢化物区域的连接空隙(void)前缘402。然后如图5所示，结构沿着前缘断裂。然后移除包括体衬底202和部分锗硅层204的顶部部分，留下如图6所示的结构， 其中在晶片分离之后，剩余了部分锗硅层204。再次地，将会理解，在图2中的注入步骤中， 在基本上超出锗硅层204并且进入体硅衬底202内界定注入区域210的情况下，那么将在体硅衬底202内描绘图5中沿着前缘的分离，并且部分体硅衬底202会留在图6所示结构的顶部。接着，例如通过抛光或通过关于硅的选择性湿法蚀刻(例如，四甲基氢氧化铵 (TMAH)蚀刻)移除第二硅衬底202的任何剩余部分，并且使用关于锗硅的选择性蚀刻(例如热Huang A型溶液(NH4OH:H2O2:H2O))移除剩余的锗硅层204。最后，然后进行另一退火过程(在比第二退火过程高的温度下，例如，大约为800°C至1000°C )，以进一步增强氧化物到氧化物键合。如图7所示，这产生双层BOX背栅极结构700，该结构具有体衬底102、衬底102之上的下部BOX层104、下部BOX层104之上的导电背栅极层106、背栅极层106之上的上部BOX层702 (其中具有氧化物键合界面)，以及上部BOX层702之上的SOI层206。 此外，DBBG结构700以这样的方式形成，该方式中并未预先使用昂贵的SOI开始衬底，并且其中很好地控制剩余SOI层206和上部BOX层702的厚度。尽管已关于优选实施方式对本发明进行了描述，但是本领域技术人员将会理解可以做出各种改变以及可以用各种等价物代替这里的元件，而不脱离本发明范围。另外，可以进行各种修改来使特定情形或者材料适应本发明的教导，而不脱离本发明本质范围。因此， 本发明不限于为实现这个发明考虑的作为最佳模式公开的特定实施方式，而本发明将包括落入附随权利要求书范围的所有实施方式。
权利要求
1.一种形成用于集成电路器件的半导体晶片结构的方法，所述方法包括形成第一衬底部分，其具有第一体衬底，在所述第一体衬底上形成的第一绝缘层，在所述第一绝缘层上形成的导电层，以及在所述导电层上形成的第二绝缘层；形成第二衬底部分，其具有第二体衬底，在所述第二体衬底上形成的牺牲层，在所述牺牲层上形成的半导体层，以及在所述半导体层上形成的第三绝缘层；将所述第一衬底部分键合到所述第二衬底部分以在所述第二绝缘层与所述第三绝缘层之间界定键合界面；在所述第二体衬底或者所述牺牲层内的位置处分离所产生的键合结构，并且移除所述第二体衬底；以及移除所述牺牲层的任何剩余部分，以便界定双层隐埋绝缘体背栅极绝缘体上半导体结构，其中所述第一绝缘层构成下部绝缘层，键合的所述第二绝缘层和所述第三绝缘层一起构成上部绝缘层，所述半导体层构成绝缘体上半导体层，所述导电层构成背栅极层，并且所述第一体衬底构成所述双层隐埋绝缘体背栅极绝缘体上半导体结构的体衬底。
2.根据权利要求1所述的方法，其中所述牺牲层包括锗硅(SiGe)，所述第一绝缘层、所述第二绝缘层及所述第三绝缘层包括基于硅的氧化物层，并且所述半导体层和所述第一体衬底与所述第二体衬底包括硅(Si)。
3.根据权利要求1所述的方法，其中所述导电层包括以下项中的一项或者或多项非晶硅、未掺杂多晶硅、掺杂多晶硅、金属、金属硅化物以及金属氮化物。
4.根据权利要求1所述的方法，进一步包括进行退火过程以增强所述第二绝缘层与所述第三绝缘层之间的键合。
5.一种形成用于集成电路器件的双层隐埋绝缘体背栅极绝缘体上半导体晶片结构的方法，所述方法包括形成第一衬底部分，其具有第一体衬底，在所述第一体衬底上形成的第一绝缘层，在所述第一绝缘层上形成的导电层，以及在所述导电层上形成的第二绝缘层；形成第二衬底部分，其具有第二体衬底，在所述第二体衬底上形成的牺牲层，在所述牺牲层上形成的半导体层，以及在所述半导体层上形成的第三绝缘层；注入氢物质穿过所述第三绝缘层以及所述半导体层，并且所述氢物质在所述牺牲层内或超出所述牺牲层停止；将所述第一衬底部分键合到所述第二衬底部分以在所述第二绝缘层及所述第三绝缘层之间界定键合界面；进行退火过程以建立与所述氢物质的位置对应的连接空隙前缘； 沿着所述空隙前缘分离所述键合结构；以及移除所述半导体层上的所述第二体衬底和所述牺牲层的任何剩余部分，以界定双层隐埋绝缘体背栅极绝缘体上半导体晶片结构，其中所述第一绝缘层构成下部绝缘层，所述键合的第二绝缘层和第三绝缘层一起构成上部绝缘层，所述半导体层构成绝缘体上半导体层，所述导电层构成背栅极层，并且所述第一体衬底构成所述双层隐埋绝缘体背栅极绝缘体上半导体晶片结构的体衬底。
6.根据权利要求5所述的方法，其中所述牺牲层包括锗硅(SiGe)，所述第一绝缘层、所述第二绝缘层以及所述第三绝缘层包括基于硅的氧化物层，并且所述半导体层以及所述第一体衬底和所述第二体衬底包括硅(Si)。
7.根据权利要求5所述的方法，其中所述导电层包括以下项中的一项或者多项非晶硅、未掺杂多晶硅、掺杂多晶硅、金属、金属硅化物以及金属氮化物。
8.根据权利要求5所述的方法，进一步包括进行另一退火过程以增强所述第二绝缘层与所述第三绝缘层之间的键合。
9.一种形成用于集成电路器件的双层隐埋氧化物(BOX)背栅极(DBBG)绝缘体上硅 (SOI)晶片结构的方法，所述方法包括形成第一衬底部分，其具有第一体硅衬底，在所述第一体硅衬底上热生长或沉积的第一氧化物层，在所述第一氧化物层上形成的导电背栅极层，以及在所述背栅极层上热生长或沉积的第二氧化物层；形成第二衬底部分，其具有第二体硅衬底，在所述第二体硅衬底上外延地生长的锗硅 (SiGe)层，在所述锗硅层上外延地生长的硅层，以及在所述硅层上热生长或沉积的第三氧化物层；注入氢物质穿过所述第三氧化物层以及所述硅层，并且所述氢物质在所述SiGe层内或超出所述SiGe层停止；将所述第一衬底部分键合到所述第二衬底部分以在所述第二氧化物层与第三氧化物层之间界定键合界面；进行第一退火过程以增强所述第二氧化物层与所述第三氧化物层之间的氧化物到氧化物键合；在高于第一退火过程的温度下进行第二退火过程，以建立与所述氢物质的位置对应的连接空隙前缘；沿着所述空隙前缘分离所述键合结构；以及移除所述硅层上的所述第二体硅衬底和所述SiGe层的任何剩余部分，以界定所述 DBBG SOI晶片结构，其中所述第一氧化物层构成下部BOX，所述键合的第二氧化物层和第三氧化物层一起构成上部BOX，所述硅层构成绝缘体上硅(SOI)层，所述第一体衬底构成所述 DBBG SOI晶片结构的体衬底，并且所述背栅极层设置在所述上部BOX与所述下部BOX之间。
10.根据权利要求9所述的方法，进一步包括在高于所述第二退火过程的温度下进行第三退火过程，以进一步增强所述第二氧化物层与第三氧化物层之间的所述氧化物到氧化物键合。
11.根据权利要求9所述的方法，其中移除所述硅层上的所述SiGe层的所述剩余部分包括施加热Huang A型清洁溶液(NH4OH :H202: H2O)。
12.根据权利要求9所述的方法，进一步包括通过施加关于硅选择性的四甲基氢氧化铵(TMAH)蚀刻，来移除所述第二硅衬底的任何剩余部分，并且其中移除所述硅层上的所述 SiGe层的所述剩余部分包括施加热Huang A型清洁溶液(NH4OH H2O2 H2O)。
13.根据权利要求9所述的方法，其中所述SiGe层具有大约为10%至35%的锗浓度。
14.根据权利要求9所述的方法，其中所述导电背栅极层包括以下项中的一项或者多项非晶硅、未掺杂多晶硅、掺杂多晶硅、金属、金属硅化物以及金属氮化物。
15.根据权利要求9所述的方法，其中所述第一氧化物层的厚度为大约100纳米至大约200纳米(nm)所述背栅极层的厚度为大约20纳米至大约100纳米； 所述第二氧化物层的厚度为大约5纳米至大约20纳米； 所述SiGe层的厚度为大约5纳米至大约1000纳米；以及所述第三氧化物层的厚度为大约5纳米至大约20纳米。
16.一种用于集成电路器件的半导体晶片结构，包括 体衬底；下部绝缘层，形成在所述体衬底上； 导电层，形成在所述下部绝缘层上；上部绝缘层，形成在所述导电层上，所述上部绝缘层由成对的分离的绝缘层形成，所述成对的分离的绝缘层之间具有键合界面；以及半导体层，形成在所述上部绝缘层上。
17.根据权利要求16所述的结构，其中所述下部绝缘层的厚度为大约100纳米至大约200纳米(nm)； 所述导电层的厚度为大约20纳米至大约100纳米；所述成对的分离的绝缘层各自的厚度为大约5纳米至大约20纳米，对应所述上部绝缘层的总厚度为大约10纳米至大约40纳米；以及所述半导体层的厚度为大约5纳米至大约50纳米。
18.一种用于集成电路器件的双层隐埋氧化物(BOX)背栅极(DBBG)绝缘体上硅(SOI) 晶片结构，包括体硅衬底；下部隐埋氧化物(BOX)层，形成在所述体硅衬底上； 导电的背栅极层，形成在所述下部BOX层上；上部BOX层，形成在所述背栅极层上，所述上部BOX层由成对的分离的氧化物层形成， 所述成对的分离的氧化物层之间具有键合界面；以及 SOI层，形成在所述上部BOX层上。
19.根据权利要求18所述的结构，其中所述下部BOX层的厚度为大约100纳米至大约200纳米(nm)； 所述背栅极层的厚度为大约20纳米至大约100纳米；所述成对的分离的氧化物层各自的厚度为大约5纳米至大约20纳米，对应所述上部 BOX层的总厚度为大约10纳米至大约40纳米；以及所述SOI层的厚度为大约5纳米至大约50纳米。
全文摘要
一种用于集成电路器件的半导体晶片结构，包括体衬底；下部绝缘层，形成在体衬底上；导电层，形成在下部绝缘层上；上部绝缘层，形成在导电层上，上部绝缘层从成对的分离的绝缘层形成，在这成对的分离的绝缘层之间具有键合界面；以及半导体层，形成在上部绝缘层上。
文档编号H01L27/00GK102272926SQ200980153493
公开日2011年12月7日 申请日期2009年12月8日 优先权日2009年1月12日
发明者D·K·萨达纳, J·A·奥特, J·O·丘, L·希, R·H·德纳德 申请人:国际商业机器公司