专利名称：带浅表外延层的外延片形成方法及其外延片的制作方法
技术领域：
本发明涉及半导体器件，由其涉及用于功率M0SFET的外延片。
背景技术：
现今，功率MOSFET (Power MOSFET)在业界已有极其广泛的应用，所谓功率MOSFET 系指它能输出较大的工作电流(几安到几十安)，用于功率输出级的器件。
—般地，功率MOSFET都采用外延片。所谓外延片即在原始的低阻衬底 (substrate)硅片上向外延伸一层高阻层。高阻层用来耐受电压，低阻衬底作为支撑又不增 加很多电阻。器件一般会使用P+硅衬底加一定厚度的P-外延层，使用P+衬底是为了源端 能很好地从背面引出；P-外延层是为了提高器件的源漏击穿电压。 以n-type MOSFET(以下简称NMOS)的为例，MOSFET的内核是位于中央的MOS电 容，而左右两侧则是它的源极与漏极。源极与漏极的特性必须同为n-type (即NMOS)或是 同为p-type (即PMOS) 。 NMOS的源极与漏极掺杂有在源极与漏极区域的杂质极性为N的高 掺杂浓度区域。在源极与漏极之间被一个极性相反的区域隔开，也就是所谓的基极(或称 基体)区域。如果是NMOS，那么其基体区的掺杂就是p-type。反之对PMOS而言，基体应该 是n-type，而源极与漏极则为p-type (而且是重掺杂的P+)。由此，无论是NMOS还是PMOS， 漏极区和源极区都与衬底而形成在栅极两边的两个PN结。 对这个NMOS而言，真正用来作为通道、让载子通过的只有MOS电容正下方半导体 的表面区域。当一个正电压施加在栅极上，带负电的电子就会被吸引至表面，形成通道，让 n-type半导体的多数载子一电子可以从源极流向漏极。如果这个电压被移除，或是放上一 个负电压，那么通道就无法形成，载子也无法在源极与漏极之间流动。 假设操作的对象换成PMOS，那么源极与漏极为p-type、基体则是n-type。在PMOS 的栅极上施加负电压，则半导体上的空穴会被吸引到表面形成通道，半导体的多数载子一 空穴则可以从源极流向漏极。假设这个负电压被移除，或是加上正电压，那么通道无法形 成， 一样无法让载子在源极和漏极间流动。 特别要说明的是，源极在MOSFET里的意思是"提供多数载子的来源"。对NMOS而 言，多数载子是电子；对PMOS而言，多数载子是空穴。相对的，漏极就是接受多数载子的端 点。 这样，在MOSFET中，电流就有两条通路，即经过栅极氧化物并且经过源极区或漏 极区。对于栅极而言，由于其物理结构，经过栅极氧化物的电流一般聚集在其角部。当 MOSFET被击穿时，栅极氧化物角部处的电流与PN结处的电流之比为4 : 1。由此可见，很 大程度上是因为流经栅极氧化物角部的电流过大而使得栅极氧化物较容易被击穿，从而导 致MOSFET的可靠性不够。图2为图2中栅极氧化物角部的放大图。 现有技术中，外延片一般为单层，并且其杂质掺杂浓度也是恒定的，S卩外延片为均 匀掺杂的单层外延片。图l示出了一种常见的外延片，其系厚度为45um的单层。该外延片 中掺杂有浓度为2. 24el4/cm-3的磷。
因此，业界并没有通过对外延片的层数以及掺杂浓度进行调谐而改变流经栅极氧 化物角部的电流。
发明内容
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是提供一种可靠性较高
的外延片。 为了达到上述目的，本发明提供了一种形成用于MOSFET的外延片的方法，其特征 在于，包括如下步骤(a)形成第一掺杂外延层；(b)在所述第一外延层上形成第二掺杂外 延层，其中所述第二外延层的厚度小于第一外延层，并且其掺杂率低于所述第一外延层的 掺杂率。 较佳地，所述第二外延层的厚度小于所述MOSFET的源极区和漏极区的深度。
较佳地，所述第二外延层的掺杂率小于所述第一外延层的掺杂率。
较佳地，所述第一外延层的掺杂率为2. 24el4/cm-3。
较佳地，所述第二外延层掺杂率为4. 51el3/cm-3。 本发明的外延片形成方法形成两层不同的外延层。其中第二外延层较浅并且掺杂 率较低，从而使得采用所形成之外延片的MOSFET的栅极氧化物上流经的电流较少，从而提 供所述M0SFET的稳定性。
图1为现有技术的外延片的示意图； 图2为采用外延片的M0SFET的中栅极氧化物角部的放大图；
图3为根据本发明的外延片的示意图；
图4为示出电流浓度之比的示意图。
具体实施例方式
下面结合附图和具体实施方案，对本发明的外延片形成方法作进一步的说明。
根据本发明的外延片形成方法中，首先制备第一外延层，其厚度为15um。所述第一 外延层中掺杂有磷，并且磷的掺杂浓度保持恒定。如图3所示，第一外延层中的磷掺杂浓度 为2. 24el4/cm-3。 然后通过掺杂或者植入的方法，在所述第一层上形成第二外延层。所述第二外延 层比所述第一外延层浅得多，并且一般厚度不超过将在所述外延片上形成的用于MOSFET 的源极区和漏极区的PN结的深度。本实施例中，第二外延层的厚度为3um。所述第二外延 层中掺杂有磷，并且磷的掺杂浓度比所述第一外延层低得多。具体地，本实施例中，如图3 所示，第二外延层中的磷掺杂浓度为4. 51el3/cm-3。 由此，就形成了根据本发明的外延片形成方法的带有浅表面外延层的外延片。
先对根据本发明的外延片形成方法的带有浅表面外延层的外延片进行电学特性 的仿真，以说明本发明的效果。 由电学仿真可知，当采用根据本发明的外延片形成方法的带有浅表面外延层的外 延片的M0SFET被击穿时，栅极氧化物角部处的电流与PN结处的电流之比降为2 : 3。图
44示出了采用根据本发明的外延片的MOSFET的PN结和栅极氧化物处的电流浓度与采用现 有外延片的MOSFET的PN结和栅极氧化物处的电流浓度的比较。图4中，Y轴为在PN结和 栅极氧化物处连线的位置，而X轴为电流的强度，并且以实线表示采用根据本发明的外延 片的MOSFET的PN结和栅极氧化物处的电流浓度，以虚线表示采用现有外延片的MOSFET的 PN结和栅极氧化物处的电流浓度。此外，如图4所示，曲线的起始处为角部的电流分布，而 曲线在Y轴超过8微米处的尖峰标识PN结处的电流。由图4可知，采用根据本发明的外延 片的MOSFET的栅极氧化物的角部处的电流浓度比采用根据本发明的外延片的MOSFET的栅 极氧化物的角部处的电流浓度小得多，由此可靠性更好。此外，采用根据本发明的外延片的 MOSFET的PN结处的电流浓度和采用现有外延片的MOSFET的栅极氧化物处的电流浓度差不 多，由此在减小角部电流浓度的同时达成相同的电学特性。
此外，漏源击穿电压和通态时的漏源电阻等参数也未发生明显降级。
本发明具有如下的优点。 (1)本发明的外延片形成方法形成两层不同的外延层。其中第二外延层较浅并且 掺杂率较低，从而使得采用所形成之外延片的MOSFET的栅极氧化物上流经的电流较少，从 而提供所述MOSFET的稳定性。 (2)本发明的带有浅表面外延层的外延片在优化经过采用其的MOSFET的栅极氧 化物的电流的同时，使得所述MOSFET的漏源击穿电压和通态时的漏源电阻等参数也未发 生明显降级。 上文仅用于阐述本发明的具体实施例，其具体的参数选择不应理解为对本发明的 限制。具体地，第一、第二外延层的厚度，所掺杂的元素以及掺杂浓度不受具体实施例的限 制。 以上介绍的仅仅是基于本发明的几个较佳实施例，并不能以此来限定本发明的范 围。任何对本发明的装置作本技术领域内熟知的部件的替换、组合、分立，以及对本发明实 施步骤作本技术领域内熟知的等同改变或替换均不超出本发明的揭露以及保护范围。
权利要求
一种形成用于MOSFET的外延片的方法，其特征在于，包括如下步骤(a)形成第一掺杂外延层；(b)在所述第一外延层上形成第二掺杂外延层，其中所述第二外延层的厚度小于第一外延层，并且其掺杂率低于所述第一外延层的掺杂率。
2. 如权利要求1所述的方法，其特征在于，所述第二外延层的厚度小于所述MOSFET的 源极区和漏极区的深度。
3. 如权利要求2所述的方法，其特征在于，所述第二外延层的掺杂率小于所述第一外 延层的掺杂率。
4. 如权利要求3所述的方法，其特征在于，所述第一外延层的掺杂率为2. 24el4/cm-3。
5. 如权利要求3所述的方法，其特征在于，所述第二外延层掺杂率为4. 51el3/cm-3。
6. —种用于MOSFET的外延片，其特征在于包括 第一掺杂外延层；第二掺 杂外延层，其中所述第二外延层的厚度小于第一外延层，并且其掺杂率低于所 述第一外延层的掺杂率。
7. 如权利要求6所述的外延片，其特征在于，所述第二外延层的厚度小于所述MOSFET 的源极区和漏极区的深度。
8. 如权利要求7所述的方法，其特征在于，所述第二外延层的掺杂率小于所述第一外 延层的掺杂率。
9. 如权利要求8所述的方法，其特征在于，所述第一外延层的掺杂率为2. 24el4/cm-3。
10. 如权利要求8所述的方法，其特征在于，所述第二外延层掺杂率为4. 51el3/cm-3。
全文摘要
一种形成用于MOSFET的外延片的方法，其特征在于，包括如下步骤(a)形成第一掺杂外延层；(b)在所述第一外延层上形成第二掺杂外延层，其中所述第二外延层的厚度小于第一外延层，并且其掺杂率低于所述第一外延层的掺杂率。本发明的外延片形成方法形成两层不同的外延层。其中第二外延层较浅并且掺杂率较低，从而使得采用所形成之外延片的MOSFET的栅极氧化物上流经的电流较少，从而提供所述MOSFET的稳定性。
文档编号H01L21/20GK101777498SQ20101002270
公开日2010年7月14日 申请日期2010年1月12日 优先权日2010年1月12日
发明者吴小利, 许丹 申请人:上海宏力半导体制造有限公司