专利名称：半导体集成电路器件及其制造方法
技术领域：
本发明涉及一种包括电容器元件的半导体集成电路器件及其制造方法。
背景技术：
在半导体集成电路器件中，电容器元件通常用于电源与GND之间的去耦、电路时 间常数确定或其他这类目的。例如，日本专利翻译公布No. 2006-503440公开了包括电容器 的集成电路布置。日本专利翻译公布No. 2006-503440中描述的集成电路布置包括电绝缘 区和形成电容器的至少一系列区域，并且电容器包括以下顺序的在绝缘区附近形成的电极 区、电介质区和远离绝缘区形成的电极区。绝缘区是面内形成的一部分绝缘层，集成电路布 置中的电容器和至少一个有源元件相对于绝缘层位于同一侧，并且在绝缘区附近形成的电 极区和有源元件的有源区形成在与形成绝缘层的平面平行的平面中。这里，有源元件优选 地为 FinFET。FinFET是鳍型场效应晶体管，并且是具有三维结构的场效应晶体管，该三维结构 被开发成使金属氧化物半导体场效应晶体管(MOSFET)小型化。FinFET作为绝缘体上硅 (SOI)器件备受关注，这是因为其控制栅电极的沟道电荷的优良能力等。例如，FinFET公开于国际专利W02006/006424A中。国际专利W02006/006424A中 描述的场效应晶体管包括半导体区，该半导体区相对于基板平面向上突出；盖绝缘膜，该 盖绝缘膜设置在半导体区的上表面上；栅电极，该栅电极从盖绝缘膜上方延伸到半导体区 的一侧，以便横跨半导体区和盖绝缘膜；栅绝缘膜，该栅绝缘膜插入在栅电极与半导体区的 侧表面之间；以及源/漏区，该源/漏区设置在半导体区中，以便在其间夹入由栅电极所覆 盖的一部分半导体区；以及沟道区，该沟道区形成在半导体区的侧表面中。根据本发明的观点，给出了下列分析。在电容器元件设置在半导体集成电路器件的情况下，例如，当电容器元件设置在 包括FinFET的器件中时，可以想到利用金属布线层形成金属绝缘体金属(MIM)电容器元 件。然而，在形成FinFET的过程中，通常，引入低介电常数膜(低k膜)作为内布线层绝缘 膜。因此，为了形成MIM电容器元件而引入高介电常数膜(高k膜)增加了工艺成本。因此，研究利用FinFET结构形成的电容器元件(电容器)。在这种情况下，FinFET 的栅绝缘膜用作电容器元件的电容器绝缘膜。然而，FinFET通常是使用IV或更低的电源 电压的器件，并且使用非常薄的薄栅绝缘膜(例如，几纳米的厚度)。出于此原因，在这种情 况下，电容器元件的电容器绝缘膜也变得极其更薄。另外，为了减小面积，还期望减小电容 器绝缘膜的厚度。当如在FinFET的栅绝缘膜中一样使绝缘膜较薄时，因为制造波动，绝缘膜的厚度也随之波动。例如，当FinFET的鳍层用作下电极时，特别在下电极的端部(具体来讲，在边 缘部)处的绝缘膜厚度更有可能波动。另外，在下电极的端部(具体来讲，在边缘部)处的 电场强度变更大。因此，当利用FinFET结构形成电容器元件时，出现的问题是，绝缘膜的时 间相关电介质击穿(TDDB)寿命变得更短。
在日本专利翻译公布No. 2006-503440中描述的集成电路布置中，以相同的工艺 形成有源元件(晶体管)的栅绝缘膜和电容器元件(电容器)的绝缘膜。然而，根本不考虑 由于上述电容器元件的绝缘膜厚度波动而导致的TDDB寿命缩短。另外，在日本专利翻译公 布No. 2006-503440中描述的集成电路布置的电容器元件中，上电极覆盖下电极和绝缘膜。 然而，根本不考虑由于电极边缘部处的电场集中而导致的绝缘膜TDDB寿命缩短。
发明内容
根据本发明的第一方面，提供了一种半导体集成电路器件，所述半导体集成电路 器件包括第一电极，所述第一电极包括相对于基板表面突出的第一半导体层；侧表面绝 缘膜，所述侧表面绝缘膜形成在第一电极的侧表面的至少一部分上；上表面绝缘膜，所述上 表面绝缘膜形成在第一电极和侧表面绝缘膜上；以及第二电极，所述第二电极覆盖侧表面 绝缘膜和上表面绝缘膜。第一电极、侧表面绝缘膜和第二电极构成电容器元件。第一电极 与第二电极之间的上表面绝缘膜的厚度大于第一电极与第二电极之间的侧表面绝缘膜的 厚度。根据本发明的第二方面，提供了一种半导体集成电路器件，所述半导体集成电路 器件包括基板；半导体层，所述半导体层相对于基板突出；绝缘层，所述绝缘层形成在半 导体层上；以及电极层，所述电极层形成在绝缘层上。所述半导体层、绝缘层和电极层中的 至少一部分构成鳍型场效应晶体管部，所述鳍型场效应晶体管部包括形成为半导体层的沟 道区、源区和漏区、形成 为绝缘层的栅绝缘膜以及形成为电极层的栅电极。半导体层、绝缘 层和电极层中的至少另一部分构成电容器元件部，所述电容器元件部包括形成为半导体层 的第一电极、形成为绝缘层的绝缘膜以及形成为电极层的第二电极。在与基板的平面垂直 的方向上、电容器元件部的第一电极的上表面上的绝缘膜的厚度大于在与基板的平面平行 的方向上、电容器元件部的第一电极的侧表面上的绝缘膜的厚度。根据本发明的第三方面，提供了一种制造半导体集成电路器件的方法，所述方法 包括以相同的工艺形成第一半导体层和第二半导体层，所述第一半导体层相对于基板突 出并且包括电容器元件的第一电极，所述第二半导体层包括鳍型场效应晶体管的沟道区、 源区和漏区；以相同的工艺形成电容器元件的绝缘膜和鳍型场效应晶体管的绝缘膜；以及 以相同的工艺形成电容器元件的第二电极和鳍型场效应晶体管的栅电极，由此电容器元件 和鳍型场效应晶体管形成在同一基板上。本发明具有以下效果中的至少一个效果。根据本发明的半导体集成电路器件，通过在电容器元件中设置比侧表面绝缘膜更 厚的上表面绝缘膜，缓解下电极(第一电极)的边缘部(角部)的电场集中，并且因此可以 提高绝缘膜的寿命。根据本发明的制造半导体集成电路器件的方法，可以以相同的工艺制造电容器元 件和鳍型场效应晶体管。
在附图中图1是根据本发明第一实施例的半导体集成电路器件的平面图2是沿着图1中的线II-II截取的示意性截面图；图3是沿着图1中的线III-III截取的示意性截面图；图4A至图4E示意性示出制造根据本发明第一实施例的半导体集成电路器件的方 法的制造步骤示例；图5是示出在本发明第二实施例中当电容器元件的下电极电势是GND电势并且电 容器元件的上电极电势是电源电势时电容与电压关系的示意性曲线图；图6是示出减小偏置依赖性的示例的电路图；图7是根据本发明第三实施例的半导体集成电路器件的示意性平面图；图8是沿着图7的线VIII-VIII截取的示意性截面图；图9A和图9B是示出平面图中下电极的示例性形状的示意性平面图；图10是根据本发明第四实施例的半导体集成电路器件的示意性平面图；图11是根据本发明第五实施例的半导体集成电路器件的示意性平面图；以及图12A和图12B是用于将本发明的半导体集成电路器件中的电容器元件的面积与 平行于基板设置的板型电容器元件的布局面积进行比较的示意图。
具体实施例方式以下描述上述本发明的第一方面至第三方面的实施例。根据上述本发明的第一方面的实施例，第二电极包括其中注入杂质的多晶硅层。根据上述本发明的第一方面的另一实施例，第一电极的导电类型与第二电极的导 电类型相同。根据上述本发明的第一方面的又一实施例，第二电极的杂质浓度高于第一电极的 杂质浓度，第一电极连接到地电势，并且第二电极连接到电源电势。根据上述本发明的第一方面的又一实施例，第一电极的导电类型与第二电极的导 电类型不同。根据上述本发明的第一方面的又一实施例，上表面绝缘膜和侧表面绝缘膜由不同 的材料形成。根据上述本发明的第一方面的又一实施例，上表面绝缘膜包括多个层叠的绝缘膜。根据上述本发明的第一方面的又一实施例，第一电极包括电容器元件形成部，该 电容器元件形成部由第二电极覆盖；以及耦合部，该耦合部没有被第二电极覆盖，并且耦合 多个电容器元件形成部。根据上述本发明的第一方面的又一实施例，该半导体集成电路器件还包括鳍型场 效应晶体管。该鳍型场效应晶体管包括第二半导体层，该第二半导体层相对于基板的平面 突出，并且包括沟道区、源区和漏区；栅绝缘膜，该栅绝缘膜形成在沟道区上；以及栅电极， 该栅电极形成在栅绝缘膜上。根据上述本发明的第一方面的又一实施例，电容器元件包括第一电容器元件，该 第一电容器元件具有连接到电源电势的第一电极以及连接到地电势的第二电极；以及第二 电容器元件，该第二电容器元件具有连接到地电势的第一电极和连接到电源电势的第二电 极。
根据上述本发明的第二方面的实施例，电容器元件部的在第一电极上表面上形成 的部分的电容小于电容器元件部的在第一电极侧表面上形成的另一部分的电容。根据上述本发明的第二方面的另一实施例，在第一电极的上表面上、在与基板平 行的方向上延伸的电容器元件部的表面的面积小于在第一电极的侧表面上、在与基板垂直 的方向上延伸的电容器元件部的另一表面的面积。根据上述本发明的第二方面的又一实施例，当从上方观察基板时， 鳍型场效应晶 体管部所占的面积大于电容器元件部所占的面积。根据上述本发明的第二方面的又一实施例，鳍型场效应晶体管部和电容器元件部 形成在形成突出部的半导体层中。根据上述本发明的第三方面的实施例，该方法还包括以相同的工艺，将杂质注入 到由第二电极覆盖的第一电极的电容器元件形成部中并且将杂质注入到沟道区中。根据上述本发明的第三方面的另一实施例，以相同的工艺形成电容器元件的第二 电极和鳍型场效应晶体管的栅电极，包括使用多晶硅层形成第二电极和栅电极，以及该方 法还包括以相同的工艺，将杂质注入到第二电极中，将杂质注入到栅电极中，以及将杂质 注入到源区和漏区中。根据上述本发明的第三方面的另一实施例，为了制造其中第一电极的导电类型与 第二电极的导电类型相同的电容器元件、第一导电类型的鳍型场效应晶体管和第一导电类 型的鳍型场效应晶体管，该方法还包括以相同的工艺，将杂质注入到电容器形成部中，并 且将杂质注入到第一导电类型的鳍型场效应晶体管的沟道区中；以及采用相同的工艺，将 杂质注入到第二电极中，并且将杂质注入到第二导电类型的鳍型场效应晶体管的源区和漏 区中。现在，将描述根据本发明第一实施例的半导体集成电路器件。图1是根据本发明 第一实施例的半导体集成电路的平面图。图2是沿着图1中的线II-II截取的示意性截面 图。图3是沿着图1中的线III-III截取的示意性截面图。在图1中，用虚线示出上电极 7和第二接触9，并且省略上表面绝缘膜6。半导体集成电路器件1包括基板2、绝缘层3、下电极(第一电极)4、侧表面绝缘膜 (电介质膜)5、上表面绝缘膜6和上电极7。半导体集成电路器件1包括具有下电极4、侧 表面绝缘膜5和上电极(第二电极)7的电容器元件。在半导体集成电路器件1中，基板2和绝缘层3从底部依次层叠。在绝缘层3上形成下电极4，作为在基板上方突出(鳍状或凸起形状)的第一半导 体层。可以使用例如杂质扩散的半导体层作为下电极4。下电极4由上电极7覆盖，并且 具有多个电容器元件形成部4a和耦合部4b，所述多个电容器元件形成部4a形成电容器元 件，所述耦合部4b没有被上电极7覆盖，并且耦合多个电容器元件形成部4a。在图1所示 的实施例中，多个电容器元件形成部4a相互平行地延伸。耦合部4b连接到电容器元件形 成部4a的两端。耦合部4b经由第一接触8电耦合到电源电势布线或地电势布线。侧表面绝缘膜(电介质膜)5形成在下电极4的侧表面上。可以使用例如高介电 常数膜(高k膜)或SiO2膜作为侧表面绝缘膜5。以下，可以将下电极4和侧表面绝缘膜 5，或者下电极4、侧表面绝缘膜5和上表面绝缘膜6 —起称作“突出部”。上表面绝缘膜6形成在下电极4的上表面上和侧表面绝缘膜5上(突出部上)。上表面绝缘膜6的膜厚度tl优选大于侧表面绝缘膜5的膜厚度t2。可以使用例如高介电常数膜(高k膜)或SiO2膜作为上表面绝缘膜6。上表面绝缘膜6可以由与侧表面绝缘膜 5的材料相同的材料形成，或者可以由与侧表面绝缘膜5的材料不同的材料形成。另外，上 表面绝缘膜6可以是多层的(层叠)。例如，当形成侧表面绝缘膜5时，可以在下电极4的 上表面上形成的绝缘膜上附加地层叠绝缘膜。上电极7被形成为部分地覆盖包括下电极4的突出部(具体来讲，电容器元件形 成部4a)、侧表面绝缘膜5和上表面绝缘膜6。在图1和图2所示的实施例中，上电极7不 间断地覆盖多个突出部。可以使用例如其中扩散了杂质的金属膜或多晶硅作为上电极(7)。 上电极7经由第二接触9电连接到地电势布线或电源电势布线。第二接触9是用于将上电 极7连接到上电极7上方的金属布线(未示出)的接触，并且如图1所示，第二接触9设置 在没有位于电容器元件形成部4a上方的区域中。根据本发明，因为存在上表面绝缘膜6，所 以第二接触9可以连接到上电极7的位于上表面绝缘膜6上的部分。在半导体集成电路器件1中，下电极4和上电极7彼此相对，并且在其间夹入侧表 面绝缘膜5和上表面绝缘膜6。以此方式，形成电容器元件。根据本发明，因为利用了突出 部的侧表面，所以可以在不增大面积的情况下使电容器更大。另外，通过使上表面绝缘膜6 比侧表面绝缘膜5更厚，在下电极4的边缘部(角部)处的绝缘膜厚度和电场集中的波动 效应减弱(优选地，在下电极4的上表面上没有形成有效电容)。更具体来讲，下电极4的 上表面上形成的电容优选地比下电极4的侧表面上形成的电容更小。这使得TDDB寿命更 长。下电极4和上电极7的尺寸和形状(例如，电容器元件形成部4a的数目和尺寸) 可以根据所期望的电容、CR时间常数等来适当地设定。例如，平行于基板表面(下电极4的 宽度)延伸的下电极4的上表面的面积优选地比垂直于基板表面(下电极4的高度)延伸 的下电极4的侧表面的面积更小。另外，还可以根据下电极4和上电极7的电阻等，适当地 设定第一接触8和第二接触9的数目以及第一接触8之间和第二接触9之间的间隔。通过在下电极4中设置耦合部4b，可以使形成第一接触8的位置的灵活性更大。 另外，通过适当地改变耦合部4b的形状，可以容易地得到所期望的电容和布局。例如，下电 极4被分成每个均具有预定的单位电容并且其掩模图案被预先制备的块。当需要多个块 时，通过改变耦合部4b的形状，可以容易地将多个块组合在一起。另外，通过层叠附加的金属层或形成硅化物，可以降低下电极4和上电极7的电 阻。除了电容器元件之外，半导体集成电路器件1还可以包括FinFET。这里，FinFET 具有第二半导体层，该第二半导体层相对于基板的平面突出，并且在第二半导体层中形成 FinFET的沟道区、源区和漏区。在沟道区上方形成栅绝缘膜和栅电极。可以在沟道区的侧 表面上和上表面上形成栅绝缘膜。可替选地，与电容器元件的侧表面绝缘膜相类似，栅绝缘 膜可以只形成在沟道区的侧表面上。当栅绝缘膜只形成在沟道区的侧表面上时，与电容器 元件的上表面绝缘膜相类似的绝缘膜优选地形成在沟道区的上表面上。接着，描述制造根据本发明第一实施例的半导体集成电路器件的方法。图4示意 性示出用于描述制造根据本发明第一实施例的半导体集成电路器件的方法示例的制造步 骤。根据第一实施例的制造方法是当下电极4的导电类型与上电极7的导电类型不同时的制造方法。首先，将成为下电极4的半导体层(硅层)形成在SOI基板的绝缘层3上，并且以 预定的形状来构图。可以通过例如光刻方法将半导体层构图。然后，预定杂质被离子注入 到半导体层中，以形成下电极4(图4A)。根据半导体层的高度，可以通过倾斜旋转离子注入 来注入杂质。然后，通过例如CVD，在整个表面上方形成将成为侧表面绝缘膜5的侧表面绝缘膜前驱层5A(图4B)。接着，对侧表面绝缘膜前驱层5A进行回蚀刻，以在下电极4的侧表面上 形成侧表面绝缘膜5(图4C)。然后，使用掩模(未示出)等，在下电极4上和侧表面绝缘膜 5上形成上表面绝缘膜6 (图4D)。接着，在预定区域中形成上电极7。上电极7可以由例如多晶硅层或金属层形成。 当上电极7由多晶硅层形成时，在下电极的电容器元件形成部4a上形成将成为上电极7的 多晶硅层之后，杂质被离子注入到多晶硅层中，以形成上电极7(图4E)。根据突出部(下电 极4)的高度，可以通过倾斜旋转离子注入来注入杂质。当使用多晶硅时，即使当突出部之 间的距离(下电极4间(在侧表面绝缘膜5间)的间隔)小时，也可以形成上电极7，并且 保持突出部之间的距离。为了使下电极4中的空间更小，使得可以减小电容器元件的布局 面积。然后，形成第一接触8，所述第一接触8用于下电极4与电源电势布线或地电势布 线之间的电连接，并且形成第二接触9 (未示出)，所述第二接触9用于上电极7与地电势布 线或电源电势布线之间的电连接。以此方式，可以制造出半导体集成电路器件1。根据上述的制造方法，当半导体集成电路器件1包括电容器元件和FinFET时，可 以在形成FinFET (未示出)的同时形成根据本发明的半导体集成电路器件中的电容器元 件。更具体来讲，当形成电容器元件的下电极4的半导体层(图4A)时，可以采用相同的工 艺形成将成为FinFET的沟道区、源区和漏区的半导体层。当形成电容器元件的侧表面绝缘 膜5(图4B和图4C)时，可以采用相同的工艺形成FinFET的栅绝缘膜。接着，当形成电容 器元件的上电极7(图4E)时，可以采用相同的工艺形成FinFET的栅电极。当采用相同的工艺形成FinFET和电容器元件时，同时执行对电容器元件的下电 极4(电容器元件形成部4a和耦合部4b)进行的杂质注入和对FinFET的沟道区(这里，不 仅将杂质注入到沟道区中，而且将杂质注入到将变成源区和漏区的区域中)进行的杂质注 入。因此，电容器元件的下电极4的导电类型和杂质浓度与FinFET的沟道区的导电类型和 杂质浓度相同。当电容器元件的上电极7和FinFET的栅电极由多晶硅形成时，同时执行对 电容器元件的上电极6进行的杂质注入并且对FinFET的栅电极进行的杂质注入。另外， 当将杂质注入到上电极7和栅电极中时，还同时将杂质注入到没有被栅电极覆盖的FinFET 的源区和漏区中。这里，掩模形成在电容器元件的耦合部4b上，以便防止杂质注入到其中。 这样使得电容器元件的上电极7的导电类型与FinFET的栅电极、源区和漏区的导电类型相 同，并且电容器元件的上电极7的导电类型与电容器元件的下电极4的导电类型不同。应 该理解的是，如果形成η型FinFET和ρ型FinFET这两者，则当将导电类型与电容器元件形 成部4a的导电类型不同的杂质注入到一种导电类型的FinFET的源区和漏区中时，可以掩 蔽耦合部4b，并且当将具有的导电类型与电容器元件形成部4a的导电类型相同的杂质注 入到另一导电类型的FinFET的源区和漏区中时，还可以将杂质注入到耦合部4b中。另外，为了调节功函数，可以独立地调节电容器元件的各个区域的杂质浓度和FinFET的各个区 域的杂质浓度。当上电极7和栅电极由金属材料形成时，不必将杂质注入到上电极7和栅电极中， 并且将杂质至少注入到FinFET的源区和漏区中。这里，不必将杂质注入到电容器元件的下 电极4的耦合部4b中，但是也可以同时将杂质注入到其中。另外，可以根据需要，对上电极 7和栅电极执行离子注入。根据该实施例，因为利用FinFET结构形成电容器元件，所以可以采用相同的工艺 来形成FinFET和电容器元件。现在，将描述根据本发明第二实施例的半导体集成电路器件。在根据第一实施例 的制造方法中，在上电极7由多晶硅形成的电容器元件中，下电极4的电容器元件形成部4a 的导电类型与上电极7的导电类型不同。在该实施例中，在图1至图3所示的半导体集成 电路器件中，下电极4的电容器元件形成部4a的导电类型与上电极7的导电类型相同。下 面，描述了以下这种情况电容器元件的下电极4的电容器元件形成部4a由η型半导体层 (硅层)形成，而上电极7由η型多晶硅层形成。
当半导体集成电路器件1包括电容器元件、η型FinFET和ρ型FinFET时，可以采 用相同的工艺来形成电容器元件和FinFET。当采用相同的工艺形成电容器元件和FinFET， 电容器元件中的下电极4的电容器元件形成部4a的杂质浓度小于上电极7的杂质浓度。 这里，当使上电极7的电势大于下电极4的电势时，S卩，当上电极7连接到电源电势(例如， IV)并且下电极4连接到地电势(GND)时，电容器元件可以用作“存储电容器”。图5是当 电容器元件的下电极4的电势是GND电势并且电容器元件的上电极7的电势是电源电势时 电容与电压关系的示意性曲线图。在该实施例中，即使当电压波动时，电容的波动也不大。 具体来讲，即使当电压降低时，也避免了耗尽模式，并且电容也没有变得非常小。因此，根据 该实施例，可以使电容器元件的偏置依赖性更小。当需要电容器元件的偏置依赖性更小时，如图6中的电路图所示，在第一电容器 元件中，上电极连接到GND电势并且下电极连接到电源电势，而在第二电容器元件中，上电 极连接到电源电势并且下电极连接到GND电势。以此方式，通过成对地设置其相互具有相 反电极电势的电容器元件，可以使偏置依赖性显著更小。接着，描述如下的方法采用与形成η型FinFET和ρ型FinFET的工艺相同的工 艺，形成具有相同导电类型的下电极4和上电极7的电容器元件。应该注意的是，在η型 FinFET中，源区和漏区具有η型，并且沟道区具有ρ型。在ρ型FinFET中，源区和漏区具有 P型并且沟道区具有η型。在该实施例中形成电容器元件的各个组件的方法与第一实施例中描述的方法相 同。以下，主要描述制造方法中的如下工艺使电容器元件的下电极4和上电极7具有相同 的导电类型(η型)。首先，采用与将杂质注入到ρ型FinFET的半导体层的工艺(对应于图4Α)相同的 工艺，执行对电容器元件的下电极4进行的杂质注入。这样做，下电极4和ρ型FinFET的沟 道区被轻度掺杂并且具有η型，并且下电极4的杂质浓度与ρ型FinFET的沟道区的杂质浓 度相同。另外，将另一杂质注入到η型FinFET的半导体层中，以确定沟道区的浓度(ρ型)。 在η型杂质注入和ρ型杂质注入之一的工艺中，优选地掩蔽执行其他杂质注入的区域，以防止杂质注入。然后，采用与将杂质注入到η型FinFET的栅电极、源区和漏区中的工艺(对应于 图4Ε)相同的工艺，将杂质注入到电容器元件的上电极7中。这样做，电容器元件的上电极 7和FinFET的栅电极、源区和漏区成为η型。这里，在ρ型FinFET上形成掩模，以便防止η 型杂质注入到其中。类似地，掩蔽电容器元件和η型FinFET，并且将ρ型杂质注入到ρ型 FinFET的栅电极、源区和漏区中。这使得可以采用相同的工艺来形成具有相同导电类型的下电极4和上电极7的电 容器元件、η型FinFET和ρ型FinFET。应该注意的是，在上述制造方法中，当没有杂质注入到ρ型FinFET的沟道区中时， 或者当需要下电极4的杂质浓度高于ρ型FinFET的沟道区的杂质浓度时，可以增加将η型 杂质注入到电容器元件的下电极4中的工艺。另外，通过将上电极7形成为窄带形并且通 过将η型杂质注入到上电极7中，下电极4中的水平扩散会使杂质浓度更高。在以上对第二实施例的说明中，描述了下电极4和上电极7是η型的情况。然而， 不言而喻，下电极4和上电极7也可以是ρ型。接着，描述根据本发明第三实施例的半导体集成电路器件。图7是根据本发明第 三实施例的半导体集成电路器件的平面图。图8是沿着线VIII-VIII截取的示意性截面图。 在图7中，用虚线示出上电极27，并且省略上表面绝缘膜26。另外，在图7和图8中，省略 接触。在该实施例中，平面图中下电极的形状与第一实施例中的不同。在该实施例中，为了增大电容，下电极24被形成为格子形状，以增大侧表面面积。 更具体来讲，下电极24被形成为具有多个开口(矩形管状的贯通孔)。在包括开口的内侧 表面的下电极24的侧表面上，形成侧表面绝缘膜25。上电极27被形成为填充由下电极24 和侧表面绝缘膜25所形成的开口。与第一实施例的情况类似地，在下电极24和侧表面绝 缘膜25上形成上表面绝缘膜26。平面图中下电极24的形状不限于图7和图8所示的形状，并且下电极24可以具 有各种合适的形状，只要侧表面的面积增加即可。例如，下电极24可以是如图9Α所示的H 形(或T形)，或者可以是如图9Β所示的U形(或L形)。在其他方面，第三实施例与第一实施例相类似。接着，描述根据本发明第四实施例的半导体集成电路器件。图10是根据本发明第 四实施例的半导体集成电路器件的示意性平面图。半导体集成电路器件31包括基板32、在基板32上形成的电容器元件部33和在基 板32上形成的鳍型场效应晶体管部34。电容器元件部33和鳍型场效应晶体管部34在结 构上类似于上述第一实施例至第三实施例中的情况。当鳍型场效应晶体管部34例如用作存储器时，它包括存储器单元晶体管部34a和 外围晶体管部34b。在图10所示的该实施例中，当从上方观察基板32时，鳍型场效应晶体 管部34的面积大于电容器元件部33的面积。因为电容器元件部33 (在垂直于基板32的方向上)在突出部的侧表面上形成电 容器，所以即使当需要大电容时，例如当进行去耦时，从上方观察基板32时电容器元件部 33所占面积也可以得以抑制。另外，可以在没有形成鳍型场效应晶体管部34的区域(例 如，剩余区域)中，形成电容器元件部33。
在其他方面，第四实施例与第一实施例相类似。接着，描述根据本发明第五实施例的半导体集成电路器件。图11是根据本发明第五实施例的半导体集成电路器件的示意性平面图。这里，在图11中，用虚线示出上电极47 和栅电极48，并且省略上表面绝缘膜。半导体集成电路器件41包括基板(未示出)上的半导体层45、绝缘层46和电极 层(上电极47和栅电极48)，所述半导体层45相对于基板突出，所述绝缘层46形成在半导 体层45的上表面上和侧表面上(没有示出在半导体层45的上表面上的绝缘层46)，电极层 (上电极47和栅电极48)形成在半导体层45和绝缘层46上。根据该实施例，对一个半导 体层45形成电容器元件部43和鳍型场效应晶体管部44。电容器元件部43和鳍型场效应 晶体管部44在结构上类似于上述第一实施例至第三实施例中的情况。更具体来讲，半导体 层45的在其上形成上电极47的部分用作下电极45a，而半导体层45的在其上形成栅电极 48的部分用作沟道区45b。另外，半导体层45的位于沟道45b两侧上的部分用作源区45c 和漏区45d。关于绝缘层46，绝缘层46的在其上形成上电极47的部分用作形成电容器元 件的绝缘膜46a，而绝缘层46的在其上形成栅电极48的部分用作栅绝缘膜46b。在其他方面，第五实施例与第一实施例相类似。将平行于基板平面的布局面积和板型电容器元件的面积与本发明的半导体集成 电路器件中电容器元件的面积进行比较和研究。图12A和图12B是用于比较电容器元件面 积的示意图。图12A是本发明的半导体集成电路器件中电容器元件的示意图，并且图12B 是平行于基板平面的板型电容器元件的示意图。图12A所示的电容器元件51是与本发明 第一实施例的电容器元件相类似的电容器元件，并且包括多个下电极54，所述多个下电 极54形成突出部；侧表面绝缘膜55，所述侧表面绝缘膜55形成在下电极54的两个侧表面 上；以及上电极57，所述上电极57覆盖下电极54和侧表面绝缘膜55。另一方面，图12B所 示的电容器元件61包括板状的下电极64，所述下电极64平行于基板平面；绝缘膜(未示 出)，所述绝缘膜形成在下电极64上；以及上电极67，所述上电极67覆盖下电极64和绝缘 膜。在图12B所示的电容器元件61中，假设电容器元件的面积为aXb。这里，对于图12A 所示的电容器元件51而言，研究电容器元件面积相对于aXb的布局面积的程度。假设一 个下电极54 (突出部)的长度为b，下电极54以及下电极54的两个侧表面上的侧表面绝缘 膜55的厚度为t，相邻突出部的侧表面绝缘膜55之间的距离为d，并且作为突出部的下电 极54的高度为H。另外，假设图12A所示的本发明的电容器元件51的每单位面积的电容和 图12B所示的电容器元件61的每单位面积的电容都是Ce。这里，用下面的等式⑴表达图12A所示的本发明的电容器元件51的电容器CA， 而用下面的等式(2)表达图12B所示的电容器元件61的电容器CB。应该注意的是，在等式 (1)中，“a/(t+d)”表示下电极(突出部)54的数目，并且“2”表示在下电极54的两个侧表 面上形成侧表面绝缘膜55。CA = CcX2X {a/(t+d)} Xb XH ...(1)CB = Cc Xa Xb ... (2)等式1与等式2之间的差为“2H/(t+d)”。这里，根据现有的技术水平，下电极(突 出部)54的高度H可以是几十纳米至几百纳米，突出部的厚度t可以是IOnm至lOOnm，并且 突出部之间的距离d可以是几十纳米至几百纳米。因此，图12A所示的本发明的半导体集成电路器件中的电容器元件可以实现的面积效率等于或大于图12B所示的电容器元件的面积效率。基于上述实施例描述了根据本发明的半导体集成电路器件及其制造方法，但是本 发明不限于此。不言而喻，在本发明的范围内并且基于本发明的基本技术思想，可以对上述 实施例进行各种更改、变化和改进。另外，在本发明权利要求书的范围内，可以对所公开组 件进行各种组合、替代和选择。根据包括权利要求书的范围的本发明的所有公开内容中，使本发明的其他问题、 目的和延伸的实施例也变得明显。
权利要求
一种半导体集成电路器件，包括第一电极，所述第一电极包括在基板上形成的第一半导体层；侧表面绝缘膜，所述侧表面绝缘膜形成在所述第一电极的侧表面的至少一部分上；上表面绝缘膜，所述上表面绝缘膜形成在所述第一电极上和所述侧表面绝缘膜上；以及第二电极，所述第二电极覆盖所述侧表面绝缘膜和所述上表面绝缘膜，其中所述第一电极、所述侧表面绝缘膜和所述第二电极构成电容器元件；以及所述第一电极与所述第二电极之间的所述上表面绝缘膜的厚度大于所述第一电极与所述第二电极之间的所述侧表面绝缘膜的厚度。
2.根据权利要求1所述的半导体集成电路器件，其中，所述第二电极包括具有注入其 中的杂质的多晶硅层。
3.根据权利要求2所述的半导体集成电路器件，其中，所述第一电极的导电类型与所 述第二电极的导电类型相同。
4.根据权利要求3所述的半导体集成电路器件，其中 所述第二电极的杂质浓度高于所述第一电极的杂质浓度； 所述第一电极连接到地电势；以及所述第二电极连接到电源电势。
5.根据权利要求2所述的半导体集成电路器件，其中，所述第一电极的导电类型与所 述第二电极的导电类型不同。
6.根据权利要求1所述的半导体集成电路器件，其中，所述上表面绝缘膜和所述侧表 面绝缘膜由不同的材料形成。
7.根据权利要求1所述的半导体集成电路器件，其中，所述上表面绝缘膜包括多个层 叠的绝缘膜。
8.根据权利要求1所述的半导体集成电路器件，其中，所述第一电极包括 电容器元件形成部，所述电容器元件形成部由所述第二电极覆盖；以及耦合部，所述耦合部没有被所述第二电极覆盖，并且耦合多个所述电容器元件形成部。
9.根据权利要求1所述的半导体集成电路器件，还包括鳍型场效应晶体管，所述鳍型 场效应晶体管包括第二半导体层，所述第二半导体层相对于所述基板的平面突出，并且包括沟道区、源区 和漏区；栅绝缘膜，所述栅绝缘膜形成在所述沟道区上；以及 栅电极，所述栅电极形成在所述栅绝缘膜上。
10.根据权利要求1所述的半导体集成电路器件，其中，所述电容器元件包括第一电容器元件，所述第一电容器元件具有连接到电源电势的第一电极和连接到地电 势的第二电极；以及第二电容器元件，所述第二电容器元件具有连接到地电势的第一电极和连接到电源电 势的第二电极。
11.一种半导体集成电路器件，包括 基板；半导体层，所述半导体层形成在所述基板上；绝缘层，所述绝缘层形成在所述半导体层上；以及电极层，所述电极层形成在所述绝缘层上，其中所述半导体层、所述绝缘层和所述电极层中的至少一部分构成鳍型场效应晶体管部，所述鳍型场效应晶体管部包括形成为所述半导体层的沟道区、源区和漏区、形成为所述绝 缘层的栅绝缘膜以及形成为所述电极层的栅电极；所述半导体层、所述绝缘层和所述电极层中的至少另一部分构成电容器元件部，所述 电容器元件部包括形成为所述半导体层的第一电极、形成为所述绝缘层的绝缘膜以及形成 为所述电极层的第二电极；以及在与所述基板的平面相垂直的方向上、在所述电容器元件部的所述第一电极的上表面 上的所述绝缘膜的厚度大于在与所述基板的平面平行的方向上、在所述电容器元件部的所 述第一电极的侧表面上的所述绝缘膜的厚度。
12.根据权利要求11所述的半导体集成电路器件，其中，所述电容器元件部的在所述 第一电极的所述上表面上形成的部分的电容小于所述电容器元件部的在所述第一电极的 所述侧表面上形成的另一部分的电容。
13.根据权利要求11所述的半导体集成电路器件，其中，所述电容器元件部的在与所 述基板平行的方向上在所述第一电极的所述上表面上延伸的表面的面积小于所述电容器 元件部的在与所述基板相垂直的方向上在所述第一电极的所述侧表面上延伸的另一表面 的面积。
14.根据权利要求11所述的半导体集成电路器件，其中，当从上方观察所述基板时，所 述鳍型场效应晶体管部所占的面积大于所述电容器元件部所占的面积。
15.根据权利要求11所述的半导体集成电路器件，其中，所述鳍型场效应晶体管部和 所述电容器元件部形成在形成突出部的所述半导体层中。
16.一种制造半导体集成电路器件的方法，包括在相同的工艺中在基板上形成第一半导体层和第二半导体层，所述第一半导体层包 括电容器元件的第一电极，所述第二半导体层包括鳍型场效应晶体管的沟道区、源区和漏 区；在相同的工艺中形成所述电容器元件的绝缘膜和所述鳍型场效应晶体管的绝缘膜；以及在相同的工艺中形成电容器元件的第二电极和所述鳍型场效应晶体管的栅电极，由此所述电容器元件和所述鳍型场效应晶体管形成在相同的基板上。
17.根据权利要求16所述的制造半导体集成电路器件的方法，还包括在相同的工艺 中进行将杂质注入到由所述第二电极覆盖的所述第一电极的电容器元件形成部中并且将 杂质注入到所述沟道区中。
18.根据权利要求16所述的制造半导体集成电路器件的方法，其中所述在相同的工艺中形成所述电容器元件的第二电极和所述鳍形场效应晶体管的栅 电极，包括使用多晶硅层形成所述第二电极和所述栅电极；以及所述方法还包括在相同的工艺中进行将杂质注入到所述第二电极中，将杂质注入到所 述栅电极中以及将杂质注入到所述源区和所述漏区中。
19.根据权利要求16所述的制造半导体集成电路器件的方法，还包括 在相同的工艺中进行将杂质注入到电容器元件形成部中，并且将杂质注入到第一导电 类型的鳍型场效应晶体管的沟道区中；以及在相同的工艺中进行将杂质注入到所述第二电极中，并且将杂质注入到第二导电类型 的鳍型场效应晶体管的源区和漏区中，由此形成所述第一电极的导电类型与所述第二电极的导电类型相同的电容器元件、所 述第一导电类型的鳍型场效应晶体管和所述第二导电类型的鳍型场效应晶体管。
全文摘要
本发明提供一种半导体集成电路器件及其制造方法。该半导体集成电路器件包括使TDDB寿命得以改进的电容器元件。该半导体集成电路器件(1)包括第一电极(4)，其包括相对于基板的平面突出的第一半导体层；侧表面绝缘膜(5)，其形成在第一电极(4)的侧表面的至少一部分上；上表面绝缘膜(6)，其形成在第一电极(4)和侧表面绝缘膜(5)上；以及第二电极(7)，其覆盖侧表面绝缘膜(5)和上表面绝缘膜(6)。第一电极(4)、侧表面绝缘膜(5)和第二电极(7)构成电容器元件。第一电极(4)与第二电极(7)之间的上表面绝缘膜(6)的厚度大于第一电极(4)与第二电极(7)之间的侧表面绝缘膜(5)的厚度。
文档编号H01L21/84GK101814532SQ20101011887
公开日2010年8月25日 申请日期2010年2月23日 优先权日2009年2月23日
发明者古田博伺, 名贺俊作, 白井隆之 申请人:恩益禧电子股份有限公司