专利名称：半导体结构的制作方法
技术领域：
本发明是有关于一种半导体结构，且特别是有关于一种静电放电防护的半导体结 构。
背景技术：
一般来说，集成电路(integrated circuits, ICs)非常容易受静电放电 (electrostaticdischarge,ESD)的影响而受损，例如是电子设备中的高压瞬变。在某些电 子设备中，高压瞬变可能具有正值及/或负值的尖峰，范围由数百伏特至数千伏特(静电 压)，且时间长达数微秒。高电压静电放电瞬变可能由使用者的静电放电所造成，例如是由 摩擦力或感应并接触集成电路(例如是设备控制)的端子或电路的设备机壳所造成。因此， 由于疏忽所造成的静电电压可能导致输入晶体管的毁损。集成电路通常都需要静电放电防护设计以保护内部的电子组件。然而，传统的静 电放电防护结构，例如高压二极管在崩溃瞬间的能量太强且导通阻抗太大。如此一来，当电 压增大时，电流增加幅度却微小。而无法达到高压二极管预期的操作电压与电流强度。图1绘示已知技术的半导体结构的示意图。以下说明请参照图1，半导体结构5包 括一基板50、一 N型深井55、一 P型深井60、一 N型深井65、一 N型掺杂井70、一 P型参杂 井75、一绝缘材料80、一高电压90及一低电压95。在位置关系上，N型深井55形成于基板 50内。P型深井60形成于N型深井55内。N型深井65形成于P型深井60内。而P型参 杂井75形成于P型深井60内，N型掺杂井70形成于N型深井65内。其中，高电压90连 接于N型掺杂井70，低电压95连接于P型参杂井75。此已知技术在95umX150um的面积条件下，实际运作时得到如图2的实验结果。 图2绘示已知技术的半导体结构的电流与电压关系图。由图2可以得知崩溃电压为30伏 特(V)，且电流对电压的斜率很小，每增加10伏特的电压，电流仅增加0. 3安培。此斜率很 小的状况因为此已知技术结构的寄生电阻太大而造成。且此结构的人体放电模式为0. 5千 伏特，相较于集成电路中至少要2千伏特的规格来说，尚未到达标准。
发明内容
本发明主要提供一种半导体结构，其利用二极管与晶体管的组合，使得电流相对 于电压的斜率增大，并维持启动电压(崩溃电压)在30伏特(V)。根据本发明的一方面，提出一种半导体结构。半导体结构包括一基板、一第一深 井、一二极管及一晶体管。第一深井形成于基板内。二极管形成于第一深井内。晶体管形 成于第一深井内。其中二极管连接于第一电压，晶体管连接于第二电压，且二极管与晶体管 串联。为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作 详细说明如下
图1绘示已知技术的半导体结构的示意图。图2绘示已知技术的半导体结构的电流与电压关系图。图3绘示第一实施例的半导体结构的示意图。图4绘示第一实施例的半导体结构的电路图。图5绘示第一实施例的半导体结构的电流与电压关系图。
图6绘示第二实施例的半导体结构的示意图。图7绘示第二实施例的半导体结构的电路图。图8绘示第二实施例的半导体结构的电流与电压关系图。主要组件符号说明10、20:半导体结构110:基板120、140: 二极管130、150 晶体管210 第一深井220 第二深井230 第三深井240:第四深井250 第五深井260 第六深井310 第一掺杂井320 第二掺杂井330 第三掺杂井340:第四掺杂井350 第五掺杂井360 第六掺杂井370 第七掺杂井380 第八掺杂井390 第九掺杂井400 第十掺杂井510、530:第一电压520、540:第二电压600、610:导电组件700、710:绝缘材料800、810 电流与电压关系曲线
具体实施例方式以下提出两个实施例以说明本发明的半导体结构。此些实施例仅用以作为范例说 明，并不会限缩本发明欲保护的范围。此外，本发明所属技术领域中具有通常知识者，当可明白此些实施例及图式中的二极管和晶体管的结构在本发明的精神下可稍做修改。因此， 图式及说明视为说明之用，而非限制本发明的范围。用以说明本发明的此些实施例及应用 的图式仅绘示主要的特征组件，以避免混淆本发明。此外，实施例中的图式省略不必要的组 件，以清楚显示本发明的技术特点。第一实施例请参照图3，其绘示本发明第一实施例的半导体结构10的示意图。该半导体结构 10包括一基板110、一第一深井210、一二极管120及一晶体管130。其中基板110为P型 掺杂型态，第一深井210为N型掺杂型态。第一深井210形成于基板110内。二极管120 形成于第一深井210内。晶体管130形成于第一深井210内。其中二极管120连接于第一 电压510，晶体管130连接于第二电压520，且二极管120与晶体管130串联。其中，二极管120包括第二深井220、第一掺杂井310与第二掺杂井320。其中第 二深井220与第一掺杂井310为P型掺杂型态，第二掺杂井320为N型掺杂型态。在位置 关系上，第二深井220形成于第一深井210内。第一掺杂井310形成于第二深井220内，并 且连接于第一电压510。第二掺杂井320形成于第二深井220内，并且耦接于晶体管130。此外，晶体管130包括第三深井230、第四深井240、第三掺杂井330、第四掺杂井 340与第五掺杂井350。其中第三深井230与第三掺杂井330为P型掺杂型态，第四深井 240、第四掺杂井340与第五掺杂井350为N型掺杂型态。在位置关系上，第三深井230形 成于第一深井210内。第四深井240也形成于第一深井210内。第三掺杂井330及第四掺 杂井340皆形成于第三深井内230。第三掺杂井330与第四掺杂井340相邻并利用导电组 件(导线)600将第三掺杂井330与第四掺杂井340电性连接后，连接于二极管120。第五 掺杂井350形成于第四深井240内，且连接第二电压520。图3中的绝缘材料700设置于第一掺杂井310与第二掺杂井320之间、第二掺杂 井320与第三掺杂井330之间、第四掺杂井340与第五掺杂井350之间。请参照图4，其绘示第一实施例的半导体结构10的电路图。图4的各组件的串连 关系如下第一电压510连接二极管120，二极管120串联晶体管130，接着晶体管130连接 第二电压520。请参照图5，其绘示第一实施例的半导体结构10的电流与电压关系图。本实施例 在95umX150um的面积条件下，将第一电压510设定为低电压，第二电压520设定为高电 压，得到如图5的实验结果。由图5可以得到崩溃电压为36伏特(V)，操作电压为27伏特， 并且电流对电压的斜率相较于已知技术具有更大的斜率。例如，本实施例在40伏特时电流 量为2安培，而已知技术同样于40伏特下，电流大约只有0. 3安培。详细来说，图5的电流与电压关系曲线800和X轴相交于36伏特，此为半导体结 构10的崩溃电压。半导体结构10的崩溃电压为二极管120的崩溃电压与晶体管130的崩 溃电压之和。其中，二极管120的崩溃电压为15伏特，晶体管130的崩溃电压为21伏特， 两者之和即为36伏特。其中晶体管130在达到崩溃电压后，其电压立即拉回到10伏特，而 二极管120仍然维持在15伏特，此两数的总和即为操作电压25伏特，此数值亦为关系曲线 800中的电压的最小值。在达到操作电压之后的关系曲线800中，其电流对电压的斜率相较 于已知技术明显的变大。此说明本实施例在崩溃电压没有大幅变动下，明显降低了阻抗使 得电流量大幅改善。另外，本实施例的人体放电模式(HBM)大于2千伏特，此数据相较于已知技术的人体放电模式0. 5千伏特具有更好的结果。虽然上述实施例将第一电压510设定为低电压，并将第二电压520设定为高电压， 然而在另一实施例中，第一电压510亦可设定为高电压，第二电压520则可设定为低电压， 端看设计需求而定。第二实施例请参照图6，其绘示本发明第二实施例的半导体结构20的示意图。本实施例的半 导体结构20与第一实施例的半导体结构10不同之处在于深井与掺杂井的位置，其余相同 之处不再重复叙述。在本实施例中，二极管140包括第六掺杂井360与第七掺杂井370。其中第六掺杂 井360为N型掺杂型态，第七掺杂井370为P型掺杂型态。在位置关系上，第六掺杂井360 形成于第一深井210内，且连接于第一电压530。第七掺杂井370形成于第一深井210内， 且耦接于晶体管150。
晶体管150包括第五深井250、第六深井260、第八掺杂井380、第九掺杂井390与 第十掺杂井400。其中第五深井250与第十掺杂井400为P型掺杂型态，第六深井260、第 八掺杂井380与第九掺杂井390为N型掺杂型态。在位置关系上，第五深井250形成于第一 深井210内。第六深井260形成于第五深井250内。第八掺杂井380形成于第六深井260 内，且连接二极管140。第九掺杂井390形成于第五深井250内。第十掺杂井400形成于第 五深井250内。而第九掺杂井390与第十掺杂井400相邻，并利用导电组件610将第九掺 杂井390与第十掺杂井400电性连接后，连接于第二电压540。绝缘材料710设置于第六掺杂井360与第七掺杂井370之间、第七掺杂井370与 第八掺杂井380之间、第八掺杂井380与第九掺杂井390之间。请参照图7，绘示第二实施例的半导体结构20的电路图。图7各组件的串连关系 如下第一电压530连接二极管140，二极管140串联晶体管150，接着晶体管150连接第二 电压540。请参照图8，绘示第二实施例半导体结构20的电流与电压关系图。本实施例在 95umX 150um面积条件下，将第一电压530设定为高电压，第二电压540设定为低电压，得 到如图8的实验结果。图8中可以得到半导体结构20的崩溃电压为36伏特，操作电压为 27伏特，并且电流对电压的斜率相较于已知技术有更大的斜率；例如，本实施例在40伏特 时电流量为2安培，而已知技术同样在40伏特下，电流大约只有0. 3安培。更详细来说，图8中电流与电压关系曲线810与X轴相交于36伏特，此为半导体 结构20的崩溃电压。半导体结构20的崩溃电压为二极管140的崩溃电压与晶体管150的 崩溃电压之和。其中二极管140的崩溃电压为15伏特，晶体管150的崩溃电压为21伏特， 两者之和即为36伏特。其中晶体管150在达到崩溃电压后，其电压立即拉回到10伏特，而 二极管140仍然维持在15伏特，此两数的总和即为操作电压25伏特，此数值亦为关系曲线 810中电压的最小值。在达到操作电压之后的关系曲线810中，其电流对电压的斜率相较于 已知技术明显的较大。此说明本实施例在崩溃电压没有大幅变动下，明显降低了阻抗使得 电流量大幅改善。另外，本实施例的人体放电模式(HBM)大于2千伏特，此数据相较于已知 技术的人体放电模式0. 5千伏特具有更好的结果。 虽然上述实施例将第一电压530设定为低电压，并将第二电压540设定为高电压，然而在另一实施例中，第一电压530亦可设定为高电压，第二电压540则可设定为低电压， 端看设计需求而定。本发明的实施例包括二极管和晶体管串联，本实施例中的二极管本身比已知技术 的高压二极管植入更少的深井，这样的构造使克服了已知技术中高压二极管阻抗过高的问 题，但是崩溃电压也因此变小。为了拉升降低的崩溃电压，将晶体管与二极管串联使得崩溃 电压升高；此串联虽然造成阻抗降低，但是晶体管放大的电流足够使半导体结构的电流与 电压关系曲线的斜率升高而达到所期望的状态。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发 明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动 与润饰。再者，本发明所属技术领域中具有通常知识者当可明白本发明的基本的技术，例如 P型掺杂型态、N型掺杂型态等的形成，因而不详细叙述。因此，本发明的保护范围当视权利 要求书所界定者为准。
权利要求
一种半导体结构，包括一基板；一第一深井，形成于该基板内；一二极管，形成于该第一深井内；以及一晶体管，形成于该第一深井内；其中，该二极管连接于一第一电压，该晶体管连接于一第二电压，且该二极管与该晶体管串联。
2.如权利要求1所述的半导体结构，其中该二极管包括 一第二深井，形成于该第一深井内；一第一掺杂井，形成于该第二深井内，且连接于该第一电压；以及 一第二掺杂井，形成于该第二深井内，且耦接于该晶体管。
3.如权利要求2所述的半导体结构，其中该基板、该第二深井及该第一掺杂井具有一 第一掺杂型态，该第一深井及该第二掺杂井具有一第二掺杂型态，该第一掺杂型态与该第 二掺杂型态互补。
4.如权利要求3所述的半导体结构，其中该第一掺杂型态为P型，该第二掺杂型态为N型。
5.如申请专利范围第权利要求1所述的半导体结构，其中该晶体管包括 一第三深井，形成于该第一深井内；一第四深井，形成于该第一深井内； 一第三掺杂井，形成于该第三深井内；一第四掺杂井，形成于该第三深井内，该第三掺杂井及该第四掺杂井相邻，且连接于该 二极管；以及一第五掺杂井，形成于该第四深井内，且连接于该第二电压。
6.如权利要求5所述的半导体结构，其中该基板、该第三深井及该第三掺杂井具有一 第一掺杂型态，该第四深井、该第四掺杂井及该第五掺杂井具有一第二掺杂型态，该第一掺 杂型态与该第二掺杂型态互补。
7.如权利要求6所述的半导体结构，其中该第一掺杂型态为P型，该第二掺杂型态为N型。
8.如权利要求1所述的半导体结构，其中该二极管包括一第六掺杂井，形成于该第一深井内，且连接于该第一电压；以及 一第七掺杂井，形成于该第一深井内，且连接于该晶体管。
9.如权利要求8所述的半导体结构，其中该基板及该第七掺杂井具有一第一掺杂型 态，该第一深井及该第六掺杂井具有一第二掺杂型态，该第一掺杂型态与该第二掺杂型态互补。
10.如权利要求9所述的半导体结构，其中该第一掺杂型态为P型，该第二掺杂型态为N型。
11.如权利要求1所述的半导体结构，其中该晶体管包括 一第五深井，形成于该第一深井内；一第六深井，形成于该第五深井内；一第八掺杂井，形成于该第六深井内，且连接于该二极管； 一第九掺杂井，形成于该第五深井内；以及一第十掺杂井，形成于该第五深井内，该第九掺杂井及该第十掺杂井相邻，且连接于该第二电压。
12.如权利要求11所述的半导体结构，其中该基板、该第五深井、及该第十掺杂井具有 一第一掺杂型态，该第六深井、该第八掺杂井及该第九掺杂井具有一第二掺杂型态，该第一 掺杂型态与该第二掺杂型态互补。
13.如权利要求12所述的半导体结构，其中该第一掺杂型态为P型，该第二掺杂型态为N型。
14.如权利要求1所述的半导体结构，其中该第一电压高于该第二电压。
15.如权利要求1所述的半导体结构，其中该第二电压高于该第一电压。
全文摘要
一种半导体结构。半导体结构包括一基板、一第一深井、一二极管及一晶体管。第一深井形成于基板内。二极管形成于第一深井内。晶体管形成于第一深井内。其中二极管连接于第一电压，晶体管连接于第二电压，且二极管与晶体管串联。
文档编号H01L29/06GK101834183SQ201010169798
公开日2010年9月15日 申请日期2010年4月23日 优先权日2010年4月23日
发明者蒋昕志, 邰翰忠 申请人:崇贸科技股份有限公司