专利名称：一种半导体功率器件及其制造方法
技术领域：
本发明涉及一种半导体功率器件的单元构造，器件结构和制造方法。特别涉及一种新颖的沟槽金属氧化物半导体场效应管的单元构造、器件结构以及改进的制造方法。
背景技术：
随着半导体功率器件的单元密度(cell density)的提高，急需新的器件结构以减小源漏电阻(Rds)。同时，为了使得半导体功率器件拥有更为广泛的应用范围，Rds的减小不能以牺牲器件的可靠性和降低击穿电压为代价。而常规的设计技术和器件结构在满足上述要求时变得极具挑战性，尤其是在半导体功率器件的单元密度超过每平方英寸6亿个的情况下。在美国专利No. 6，462，376中，揭示了一种利用三层掩膜板(mask)工艺制造的具有带状单元(stripe cell)结构的DMOS (双扩散金属氧化物半导体)器件，该器件采用具有悬浮电压的沟槽环作为终端区。图IA和图IB分别示出了该器件的俯视图和截面图。这种具有带状单元结构的器件在单元结构和工艺上都存在一定的弊端。首先，带状单元结构与封闭单元(closedcell)结构相比，前者具有更大的源漏电阻(Rds)；此外，利用这种三层掩膜板工艺制造的N沟道器件会使得器件的终端区和沟槽栅区都形成一个η+掺杂区域，而由这个η+掺杂区域形成的寄生Ν+ΡΝ双极型晶体管所引起的闩锁(latch-up)效应会降低器件的可靠性。当器件开启时，位于沟槽栅区附近的有源区将首先被开启，接着极易触发寄生的N+PN双极型晶体管，从而对器件造成潜在的伤害。同时，因为器件拐角处存在较高的电场，极易受到由触发这种寄生的N+PN双极型晶体管而引起的损坏。为此，通常引入一层源区掩膜板在器件拐角处的沟槽栅附近形成一个没有η+掺杂区域的哑元(dummy cell)。 在非钳位感应开关(UIS)测试中，会在器件拐角处因为电压冲击而产生损伤，此时拐角处的 元能够避免这种损伤的出现。此外，该现有技术还存在另外一个缺点由于η+掺杂区和P型体区都是在沟槽栅之前形成的，当器件的单元密度超过每平方英寸1. 12亿个单元时(也就是器件的单元间距被降低到2. 4微米时)，穿通(punch-through)问题几乎是不可避免的。这是因为穿通问题的产生源于牺牲氧化层和栅氧化层的硼偏聚现象。在沟道区附近聚集的硼会导致沟道区掺杂浓度的降低，进而使得漏源反向偏置下沟道区穿通的可能性增加。因此，一个能够解决上述难题和设计限制的新的单元构造，器件结构和工艺制造流程，对于半导体功率器件的制造，尤其是对沟槽型功率金属氧化物半导体场效应晶体管 (MOSFET)的设计和制造尤为重要。特别是，如果能够在保持较低的栅电阻的同时克服上述技术难题，那么沟槽型半导体功率器件的单元密度还可以进一步增加。
发明内容
上述的和其它的现有技术中的障碍被本发明的功率半导体器件解决。根据本发明的实施例，提供了一种半导体功率器件，包括
(a)多个位于有源区的封闭的功率晶体管单元，该功率晶体管单位形成于一个半导体衬底之上，其中每个所述功率晶体管单元由沟槽栅围绕，形成正方形或矩形的封闭单元；(b)多个位于终端区的具有悬浮电压的沟槽环，所述终端区形成于所述有源区周围；(c)体区，位于所述有源区和所述终端区；(d)所述沟槽栅进一步延伸至包括一个接触沟槽栅，该接触沟槽栅用于形成与栅金属层之间的电气接触，并且该接触沟槽栅的宽度大于位于所述有源区的沟槽栅的宽度；(e)源区，该源区位于具有所述封闭的功率晶体管单元的所述有源区内，远离具有多个悬浮沟槽环的所述终端区。在一些优选的实施例中，所述功率晶体管单元进一步包括封闭的N沟道沟槽金属氧化物半导体场效应管单元，并且所述源区进一步包括为N+掺杂类型的源区，该N+掺杂类型的源区位于所述有源区且远离所述终端区。在另一些优选的实施例中，所述功率晶体管单元进一步包括封闭的P沟槽金属氧化物半导体场效应管单元，并且所述源区进一步包括 P+掺杂类型的源区，该P+掺杂类型的源区位于所述有源区且远离所述终端区。在一些优选的实施例中，所述半导体功率器件进一步包括一层覆盖所述半导体功率器件的绝缘层和多个穿过该绝缘层的沟槽式源_体接触区，该沟槽式源_体接触区继而穿过所述源区并延伸入所述体区，该沟槽式源_体接触区内填充源_体接触插塞以形成与所述源区和所述体区之间的电气接触；多个穿过所述绝缘层的沟槽式栅接触区，该沟槽式栅接触区延伸入所述接触沟槽栅，该沟槽式栅接触区内填充栅接触插塞以形成与所述接触沟槽栅之间的电气接触。更优选地，上述半导体功率器件进一步包括源金属层和栅金属层，二者都位于所述绝缘层的上表面，且分别与所述源_体接触插塞和所述栅接触插塞之间形成电气接触。在一些优选的实施例中，所述半导体功率器件的终端区包括至少三个悬浮的沟槽环。在一些优选的实施例中，位于所述半导体功率器件的终端区的每两个相邻的沟槽环之间的距离是相等的。在另一些优选的实施例中，位于所述半导体功率器件的终端区的每两个相邻的沟槽环之间的距离是不相等的。在一些优选的实施例中，所述封闭的功率晶体管单元进一步包括形成于掺杂红磷的衬底上的封闭的N沟道沟槽金属氧化物半导体场效应管。在一些优选的实施例中，所述半导体功率器件进一步包括漏金属层，其位于所述半导体衬底的下表面，并且所述沟槽栅和所述源区位于该半导体衬底的上表面，其中上表面和下表面之间是相对的。根据本发明的另一个方面，提供了另一种半导体功率器件，包括(a)多个封闭的N沟道沟槽金属氧化物半导体场效应管单元或多个封闭的P沟道沟槽金属氧化物半导体场效应管单元，该沟槽金属氧化物半导体场效应管单元由沟槽栅围绕，形成有源区内正方形或矩形的封闭单元结构；(b)所述沟槽栅进一步延伸至包括一个接触沟槽栅，该接触沟槽栅用于形成与栅金属层之间的电气接触，并且该接触沟槽栅的宽度大于位于所述有源区的沟槽栅的宽度；
(c)位于终端区的至少3个具有悬浮电压的沟槽环；(d)体区，位于所述有源区和所述终端区；(e)源区，位于所述有源区且远离所述终端区；(f) 一层覆盖所述半导体功率器件的绝缘层和多个穿过该绝缘层的沟槽式源_体接触区，该沟槽式源_体接触区继而穿过所述源区并延伸入所述体区，该沟槽式源_体接触区内填充源_体接触插塞以形成与所述源区和所述体区之间的电气接触；(g)源金属层，形位于所述绝缘层的上表面，与所述源-体接触插塞之间形成电气接触；和(h)漏金属层，位于所述半导体衬底的下表面。根据本发明的另一个方面，提供了一种半导体功率器件的制造方法，包括(a)形成多个封闭的功率晶体管单元，每个该封闭的功率晶体管单元由沟槽栅围绕，形成位于有源区中的正方形或矩形的封闭单元结构；(b)提供一层源区掩膜板使得源区形成于所述封闭的功率晶体管单元内并且远离接触沟槽栅和终端区。所述半导体功率器件的制造方法，其中所述提供源区掩模板的步骤进一步包括提供源区掩模板使得源区远离具有多个悬浮沟槽环结构的终端区。所述半导体功率器件的制造方法进一步包括形成一个沟槽式源_体接触区，该沟槽式源_体接触区位于所述封闭的功率晶体管单元的中央处，并且穿过一层覆盖所述半导体功率器件的绝缘层和所述源区，延伸入所述源区下方的体区，该沟槽式源_体接触区内填充源-体接触插塞。更优选地，所述半导体功率器件的制造方法进一步包括在所述绝缘层上淀积源金属层，形成与所述源-体接触插塞之间的电气接触。所述半导体功率器件的制造方法中，所述形成多个封闭的功率晶体管单元的步骤进一步包括在掺杂红磷的衬底上形成封闭的N沟道所述沟槽金属氧化物半导体场效应管的步骤。所述半导体功率器件的制造方法中，所述形成多个由沟槽栅围绕的封闭的功率晶体管单元的步骤进一步包括形成多个沟槽环。本发明的一个优点是，根据本发明的具有封闭单元结构的功率晶体管单元与具有带状单元结构的功率晶体管单元相比，前者具有更高的封装密度和更低的Rds。本发明的另一个优点是，根据本发明的构成所述半导体功率器件的封闭的功率晶体管单元由沟槽栅包围，且每个封闭的功率晶体管单元的中央处都有一个沟槽式的源-体接触区，在符合特征尺寸要求的同时也保证沟槽栅和源-体接触区之间的最小间距，此结构有效地降低了 Rds。本发明的另一个优点是，根据本发明的由上述封闭的功率晶体管单元构成的半导体功率器件中，源区所处的位置远离所述接触沟槽栅，同时也远离器件的拐角、边缘以及器件的终端区，从而提高了器件的可靠性。本发明的另一个优点是，根据本发明的上述半导体功率器件中，体区和源区的制备是在沟槽栅形成之后进行的，因此避免了沟槽刻蚀工艺中可能对器件造成的损伤，同时也防止了由这种损伤引起的穿通问题。本发明的另一个优点是，根据本发明的上述槽金属氧化物半导体场效应管的终端区采用多个悬浮沟槽环结构，提高了终端的击穿电压。同时由于省去了体区掩膜板，使制造成本得以降低。本发明的另一个优点是，在制造N沟道槽金属氧化物半导体场效应管器件中，优选地采用由红磷掺杂的衬底，使得衬底的电阻率低于传统的砷掺杂的衬底，这种方法进一步降低了源漏电阻，提高了沟槽金属氧化物半导体场效应管的性能。本发明的技术方案和其它实施方式的优点将通过下面结合附图的详细说明，以使得本领域的普通技术人员明了。
图IA和图IB分别为现有技术中具有带状单元结构的一个沟槽MOSFET的俯视图和剖视图。图IC为分析具有带状单元结构的沟槽MOSFET的封装密度的图表。图2A和图2B分别为根据本发明的沟槽MOSFET的剖视图和俯视图。图2C为沟槽MOSFET终端区击穿电压与沟槽环个数关系的曲线图。图3A为分析具有根据本发明的封闭单元结构的沟槽MOSFET的封装密度的图表。图3B为带状单元结构和封闭单元结构之间封装密度和单元尺寸比较的曲线图。图4A到图4E为制造图2A所示根据本发明的沟槽MOSFET的方法的剖视图。
具体实施例方式下面参照附图更详细地说明本发明，其中示出了本发明的优选实施例。本发明可以以不同的方式体现，不应该局限于在此所述的实施例。例如，这里的说明更多地引用N沟道MOSFET器件，但是很明显其它器件也是可能的。参照图2A和2B分别示出了根据本发明的一个优选实施例的剖视图和俯视图。该实施例中，一个N沟道沟槽金属氧化物半导体场效应管(MOSFET)器件100在N+衬底105 上形成，并且具有N型外延层110。该MOSFET器件包括沟槽栅120，且该沟槽栅位于一个内表面衬有栅绝缘层115的沟槽内。P型体区125位于沟槽栅120之间，并且该P型体区125 包含N+源区130，该N+型源区130靠近P型体区125的上表面并且围绕着沟槽栅120。外延层的上表面被一层NSG或BPSG绝缘层135覆盖。源金属层140-S和栅金属层140-G位于绝缘层135的上方。为了进一步改善与N+源区130的接触，该器件采用了多个沟槽式源-体接触区， 并在沟槽内一层由Ti\TiN构成的势垒层之上填充钨插塞145。同时，这些沟槽式源-体接触区穿过NSG或BPSG绝缘层135与N+源区130和P型体区125形成电气接触。此外，这些沟槽式源-体接触区底部下方有一个P+掺杂的体接触区150，以增强钨插塞145与N+源区130和P型体区125之间的电气接触。之后，一层低电阻率的降阻层155覆盖于器件的上表面以接触这些沟槽式源-体接触区，并且在该降阻层155上表面，形成一层由A1、A1-Cu、 AlCuSi 或 Ni/Ag，Al/NiAu, AlCu/NiAu 或 AlCuSi/NiAu 组成的顶端金属层 140-S，该金属层被用作引线层。因此，低电阻率的导电层155被夹在顶端金属层140-S和沟槽式源-体接触区的顶部之间，这样一以来，由于增大了电气接触的面积，使接触电阻得以降低。在与终端区相邻的位置，有一个较宽的接触沟槽栅120-W，通过沟槽式栅接触区内的钨插塞146与栅金属层140-G形成电气接触。N+源区130远离这个较宽的接触沟槽栅 120-W，同时远离与有源区相对的终端区以改善器件的可靠性。为了进一步降低源漏电阻Rds，设计了一种封闭的单元结构，其俯视图如图2B所示。有源区包括多个MOSFET单元，例如，封闭单元151和围绕封闭单元151的沟槽栅120。 N+源区130远离较宽的接触沟槽栅120-W，远离器件的拐角和边缘处，同时远离终端区以提高器件的可靠性。由于终端区具有悬浮的沟槽环120-R，器件的击穿电压得以提高，如图 2C所示。正如后面会描述的，器件100的制造使用了 4次掩膜板，P型体区125和N+源区 130的形成在沟槽栅的沟槽刻蚀、牺牲氧化层和栅极氧化层的生长之后，因此可以避免穿通问题的出现。而之所以会避免穿通问题，是因为这种制作工艺可以有效避免在牺牲氧化层和栅极氧化层的生长过程中，由从沟道区附近的平台到氧化层的扩散过程中产生的硼偏聚现象。图2C所示为显示击穿电压(BV)和悬浮的沟槽环120-R之间关系的曲线图。如图2C 描述的，由于使用了 3个以上悬浮的沟槽环，并且每个悬浮的沟槽环承受大约IOV的偏置电压，器件的击穿电压有了显着的提高，与传统半导体功率器件中，使用平板所得到的击穿电压是一样的。本发明所描述的沟槽MOSFET中封闭单元结构具有另外一个优点，即这种封闭单元结构具有更高的封装密度和更小的单元间距。图IC和图3A所示为带状单元结构和封闭单元结构之间封装密度的对比。图3B进一步示出了带状单元结构和封闭单元结构之间，封装密度和单元间距之间的分析比较。这两个比较的结果明确显示出本发明所描述的封闭单元结构具有更高的封装密度和更小的单元间距。下面将描述制造图2A中所示出的沟槽MOSFET的过程，参照图4A 4E，首先在N+ 掺杂的衬底105上生长N掺杂外延层110。随后提供沟槽掩模板(未示出)，并且将外延层硅材料从没有掩膜保护的地方除去，以形成用于制作有源区沟槽栅的沟槽108、靠近终端区的较宽的接触沟槽108-W以及终端区沟槽环的沟槽108-R。在一个较佳的实施例中，N+衬底可以优选地为红磷掺杂，因为红磷在硅中的固体溶解度高于砷在硅中的溶解度，所以使用红磷掺杂可以得到较小的电阻率。对于砷掺杂的衬底，最大的电阻率可达3mohm-Cm，但是对于红磷掺杂的衬底，电阻率约为1. 5mohm-cm或者更小。随后，生长一层牺牲氧化层(未示出)，覆盖在沟槽108、108-W和108-R的内表面， 用于消除在沟槽刻蚀的过程中对硅外延层可能造成的损害。该牺牲氧化层随后被除去，而且在它的位置上生长另一层氧化层115，该氧化层115成为完成器件的栅极氧化层，如图4A 所示。在图4B中，沟槽108、108-W和108-R被多晶硅层填充，外延层的上表面也被覆盖， 并以N+型掺杂剂掺杂该多晶硅。随后，该多晶硅被回刻，例如，通过多晶硅化学机械抛光法或者多晶硅干法刻蚀。此时，有源区沟槽栅120、用于连接栅金属层的较宽的沟槽栅120-W 和终端区的沟槽环120-R已经形成。接下来，通过P型离子注入和在高温中扩散使P型体区125形成于外延层110中。在图4C中，首先施加一层源区掩膜板128，随后通过高浓度N型离子注入和高温中扩散在有源区的P型体区125上部形成N+源区130。这里之所以施加源区掩膜板128，目的是使源区130远离将与栅金属层相连的较宽的接触沟槽栅120-W。而且，源区130同时也远离终端区和器件拐角处以保证器件的可靠性。
在图4D中，在去除源区掩膜板128之后，在器件的上表面分别淀积一层未掺杂的硅化玻璃(NSG)和一层硼磷硅玻璃(BPSG)以形成一层厚的绝缘层135。之后，在该绝缘层 135上施加一层接触沟槽掩模板(未示出)，并刻蚀和去除未被掩模板保护的部分，以形成接触沟槽。例如，源-体接触沟槽145-1先通过氧化层刻蚀穿通BPSG和NSG层135，然后通过硅刻蚀使源_体接触沟槽延伸入源区130和体区125 ；栅接触沟槽146-1先通过氧化层刻蚀穿通绝缘层135，然后通过多晶硅刻蚀使栅接触沟槽延伸入较宽的沟槽栅120-W中。上述的氧化层刻蚀和硅刻蚀可以是干法刻蚀，以便于源_体接触沟槽和栅接触沟槽的临界尺寸(CD)可以得到很好的控制。随后，对器件的上表面进行BF2离子注入来形成位于源-体接触沟槽145-1底部下方的ρ+掺杂的源-体接触区150。在图4E中，先淀积一层Ti/TiN在接触沟槽内表面和绝缘层135上表面形成一层势垒层，然后用钨插塞填充接触沟槽。随后，对淀积的Ti/TiN和钨进行回刻，使得Ti/N和钨插塞只存在于接触沟槽145-1和146-1内以分别形成源-体接触插塞145和栅接触插塞 146。之后，在器件上表面淀积一层低电阻率金属层155使其覆盖住绝缘层135并且与沟槽式的接触区相连来增大电流的传导面积从而降低接触电阻。上述的低电阻率的金属层155 可以由Ti或者Ti/TiN组成来保证良好的电气接触性能。接下来，在金属层155上表面淀积一层由Ti/Al合金组成的金属层，同时施加一层金属掩模板(未示出)，将没有被掩模板保护的金属层除去，使其成为源区金属层140-S和栅金属层140-G。尽管在此说明了各种实施例，可以理解，在不脱离本发明的精神和范围内，通过上述的指导，可以对本发明作出各种修改。例如，可以用本发明的方法形成期导电类型与文中所描述的相反的导电类型的各种半导体区域的结构等等，都应包括在本发明欲保护的范围之内，本发明的保护范围应根据权利要求所界定的内容为准。
权利要求
1.一种半导体功率器件，包括多个位于有源区的封闭的功率晶体管单元，该功率晶体管单元形成于一个半导体衬底之上，其中每个所述功率晶体管单元由沟槽栅围绕，形成正方形或矩形的封闭单元；多个位于终端区的具有悬浮电压的沟槽环，所述终端区形成于所述有源区周围；体区，位于所述有源区和所述终端区；所述沟槽栅进一步延伸至包括一个接触沟槽栅，该接触沟槽栅用于形成与栅金属层之间的电气接触，并且该接触沟槽栅的宽度大于位于所述有源区的沟槽栅的宽度；源区，该源区位于具有所述封闭的功率晶体管单元的所述有源区内，远离具有多个悬浮沟槽环的所述终端区。
2.根据权利要求1所述的半导体功率器件，其中所述封闭的功率晶体管单元进一步包括封闭的N沟道沟槽金属氧化物半导体场效应管单元，并且所述源区进一步包括N+掺杂类型的源区，该N+掺杂类型的源区位于所述有源区且远离所述终端区。
3.根据权利要求1所述的半导体功率器件，其中所述封闭的功率晶体管单元进一步包括封闭的P沟道沟槽金属氧化物半导体场效应管单元，并且所述源区进一步包括P+掺杂类型的源区，该P+掺杂类型的源区位于所述有源区且远离所述终端区。
4.根据权利要求1所述的半导体功率器件进一步包括一层覆盖所述半导体功率器件的绝缘层和多个穿过该绝缘层的沟槽式源_体接触区， 该沟槽式源_体接触区继而穿过所述源区并延伸入所述体区，该沟槽式源_体接触区内填充源_体接触插塞以形成与所述源区和所述体区之间的电气接触；和多个穿过所述绝缘层的沟槽式栅接触区，该沟槽式栅接触区延伸入所述接触沟槽栅， 该沟槽式栅接触区内填充栅接触插塞以形成与所述接触沟槽栅之间的电气接触。
5.根据权利要求4所述的半导体功率器件进一步包括源金属层和栅金属层，都位于所述绝缘层的上表面，分别与所述源_体接触插塞和所述栅接触插塞之间形成电气接触。
6.根据权利要求1所述的半导体功率器件，其中所述终端区内包括至少3个悬浮的沟槽环。
7.根据权利要求1所述的半导体功率器件，其中位于所述终端区的每两个相邻的沟槽环之间的距离是相等的。
8.根据权利要求1所述的半导体功率器件，其中位于所述终端区中的每两个相邻的沟槽环之间的距离是不相等的。
9.根据权利要求1所述的半导体功率器件，其中所述封闭的功率晶体管单元进一步包括形成于掺杂红磷的衬底上的封闭的N沟道沟槽金属氧化物半导体场效应管单元。
10.根据权利要求1所述的半导体功率器件进一步包括漏金属层，位于所述半导体衬底的下表面，并且所述沟槽栅和所述源区位于该半导体衬底的上表面，其中上表面与下表面是相对的。
11.一种沟槽金属氧化物半导体场效应管，包括多个封闭的N沟道沟槽金属氧化物半导体场效应管单元或多个封闭的P沟道沟槽金属氧化物半导体场效应管单元，该沟槽金属氧化物半导体场效应管单元由沟槽栅围绕，形成有源区内正方形或矩形的封闭单元结构；所述沟槽栅进一步延伸至包括一个接触沟槽栅，该接触沟槽栅用于形成与栅金属层之间的电气接触，并且该接触沟槽栅的宽度大于位于所述有源区的沟槽栅的宽度；位于终端区的至少3个具有悬浮电压的沟槽环；体区，位于所述有源区和所述终端区；源区，位于所述有源区且远离所述终端区；一层覆盖所述半导体功率器件的绝缘层和多个穿过该绝缘层的沟槽式源_体接触区， 该沟槽式源_体接触区继而穿过所述源区并延伸入所述体区，该沟槽式源_体接触区内填充源_体接触插塞以形成与所述源区和所述体区之间的电气接触；源金属层，位于所述绝缘层的上表面，与所述源-体接触插塞之间形成电气接触；和漏金属层，位于所述半导体衬底的下表面。
12.根据权利要求11所述的半导体功率器件，其中所述封闭的N沟道沟槽金属氧化物半导体场效应管单元形成于掺杂红磷的衬底上。
13.一种半导体功率器件的制造方法，包括形成多个封闭的功率晶体管单元，每个该封闭的功率晶体管单元由沟槽栅围绕，形成位于有源区中的正方形或矩形的封闭单元结构；提供一层源区掩膜板使得源区形成于所述封闭的功率晶体管单元内并且远离接触沟槽栅和终端区。
14.根据权利要求13所述的半导体功率器件的制造方法，其中所述提供源区掩模板的步骤进一步包括提供源区掩模版使得源区远离具有多个悬浮沟槽环结构的终端区。
15.根据权利要求14所述的半导体功率器件的制造方法进一步包括形成一个沟槽式源_体接触区，该沟槽式源_体接触区位于所述封闭的功率晶体管单元的中央处，并且穿过一层覆盖所述半导体功率器件的绝缘层和所述源区，延伸入所述源区下方的体区，该沟槽式源_体接触区内填充源_体接触插塞。
16.根据权利要求15所述的半导体功率器件的制造方法进一步包括在所述绝缘层上淀积源金属层，形成与所述源_体接触插塞之间的电气接触。
17.根据权利要求13所述的半导体功率器件的制造方法，其中所述形成多个封闭的功率晶体管单元的步骤进一步包括在掺杂红磷的衬底上，形成封闭的N沟道沟槽金属氧化物半导体场效应管单元。
18.根据权利要求13所述的半导体功率器件的制造方法，其中所述形成多个由沟槽栅围绕的封闭的功率晶体管单元的步骤进一步包括形成多个沟槽环。
全文摘要
本发明公开了一种沟槽金属氧化物半导体场效应管器件，该器件包括多个由沟槽栅围绕的封闭的沟槽金属氧化物半导体场效应管单元，形成有源区内正方形或者矩形的封闭单元结构。并且在器件的终端区，包括多个具有悬浮电压的沟槽环以提高器件的击穿电压。
文档编号H01L29/06GK102263107SQ201010190248
公开日2011年11月30日 申请日期2010年5月26日 优先权日2010年5月26日
发明者谢福渊 申请人:力士科技股份有限公司