专利名称：一种mos型功率器件及其制造方法
技术领域：
本发明涉及半导体功率器件，尤其涉及一种MOS型功率器件及其制造方法。
背景技术：
金属氧化物半导体场效应(M0Q型功率器件是一种利用电场效应控制导电沟道的形成于消失，从而实现对器件导通和关断控制的功率器件，目前主要包括金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极型晶体管(IGBT)，具有工作频率高、控制电路简单等优点，广泛应用于功率控制领域。IGBT是一种结合了 MOS晶体管的绝缘栅结构和双极型晶体管的高电流密度特性的元件。与MOS晶体管不同，IGBT具有寄生PNPN闸流管(thyristor)结构，其中该寄生 PNPN闸流管结构包括P+集电极区、N型漂移区、P型基极以及位于栅极下方的沟道上和/或上方的N+发射极。当NPN晶体管和PNP晶体管的电流增益总和等于或大于1时，可以开启 PNPN闸流管。这样会产生闩锁现象，使得栅极丧失其关闭能力。这种闩锁现象会限制IGBT 的安全运行区(SOA)，并且由于过量的电流会突然流经元件而造成元件损坏。如图1是现有技术中η型沟道平面MOS型功率器件的结构示意图，其中101为P型阱区，其结深一般为4um到5um，100为P型阱区的结弯曲中心，102为η型源区，103为η-型漂移区，104为P型集电区，105和107为绝缘层，108为门极，109为金属电极与101与102 欧姆接触，形成发射极，110与104欧姆接触形成集电极；图2是图1结构中沿AB虚线剖面的杂质浓度纵向分布图，可以看出在硅片表面杂质浓度最大。当给门极108施加相对发射极109的负偏电压或者低于阈值电压的正偏电压时， 101区内邻近105区的表面无法形成η沟道，η型源区102与η-型漂移区103割断，在器件未击穿状态下，电流无法从集电极流至发射极，器件处于关断状态。当给门极108施加相对发射极109高于阈值的正偏电压时，在P型阱区101内紧邻105区的表面形成η型导电沟道，沟道长度在2. 5um左右满足要求，源区102与漂移区 103导通，若集电极110与发射极109之间正向偏置，η型源区102内的电子将通过P型阱区101表面的导电沟道流至Π-型漂移区103，在η-型漂移区，一部分电子与空穴复合，一部分电子通过J3发射到集电区104。集电区104内的空穴通过PN结J3注入到103区，一部分与电子复合，一部分流到上表面附近，被反偏的J2结收集，流经源区102下方的P型阱区101到达发射极109，随着电流增大，空穴电流增加，在P型阱区101体电阻上产生的压降增大，当该压降大到足以导通PN结Jl时，寄生晶闸管开启，门极电压无法控制IGBT的关断，IGBT闩锁，电流急剧增大，导致器件烧毁。因此，减小阱区的体电阻，防止IGBT闩锁成为IGBT设计优化的重要内容。现有的平面IGBT的阱区掺杂一般通过扩散源表面扩散或者表面离子注入后扩散形成。这种阱区掺杂结构杂质分布特点为，表面附近杂质浓度最高，沿着向下和横向扩散方向，杂质浓度递减。为了减小P型阱区电阻，有效防止闩锁，希望阱区浓度越大越好，这样可以降低P型阱区体电阻率，同时P型阱区结深越深，η源区下方横向电阻的横截面积越大，也能减小体电阻。然而，对于杂质浓度峰值在表面的传统阱区结构，增大阱区掺杂浓度，将会导致表面浓度显著升高，从而增大阈值电压，减小跨导。而增加P型阱区结深扩散的结果必然导致横向扩散也增加，沟道长度明显增加，降低跨导，增大通态压降。图3是现有技术中η型沟道平面MOS型功率器件在P型阱区101中置入P+区201 的结构示意图；为了改善阱区的掺杂结构，在形成P型阱区101后，增加一次大能量的离子注入，形成P+区201，以提高阱区浓度，降低电阻率，提高IGBT的抗闩锁性能。图4是图3 结构中沿AB虚线剖面的杂质浓度纵向分布图；可以看出P型阱区内部的杂质浓度虽然提高了，但是硅片表面的浓度峰值依然存在，若满足沟道区浓度和沟道长度的要求，则必然限制着阱区结深的增加。
发明内容
本发明解决了现有技术中MOS型功率器件的抗闩锁性能、阈值电压、阱区掺杂浓度和结深的矛盾。为解决上述技术问题，本发明提供如下技术方案一种MOS型功率器件，包括第一导电类型集电区；第二导电类型漂移区，位于所述第一导电类型集电区上；第一阱，其在漂移区上选择性地形成，与第二导电类型漂移区的导电类型相反；第二导电类型源区，其在第一阱的表面区域部分的选择性地形成；第一绝缘层，位于第二导电类型漂移区上面并且部分地覆盖第一阱；门极，位于第一绝缘层上；第二绝缘层，覆盖门极并且部分覆盖第二导电类型源区；发射极电极，覆盖第二绝缘层并且部分电连接第一阱和第二导电类型源区；集电极电极，位于第一导电类型集电区背面并电连接第一导电类型集电区；其中所述第一阱体内具有一导电杂质浓度峰值区域，第一阱 (301)的导电杂质浓度从导电杂质浓度峰值区域到第一阱(301)的边缘呈递减趋势，第一阱的结弯曲中心在体内，其第一阱的结深为2um到15um，第一阱在第二导电类型漂移区表面形成的沟道长度为lum到10um。本发明还提供一种该器件的制造方法。一种MOS型功率器件的制造方法，包括提供一具备第一导电类型的第一半导体层作为集电区，第二导电类型的第二半导体层作为漂移区，第二导电类型半导体层位于第一导电类型的第一半导体层上方；第一绝缘层位于第二导电类型漂移区(30 上面并且部分地覆盖第二导电类型的第二半导体层，并在第一绝缘层上制作一门极；将掩膜层完全覆盖到门极上，用IOOkeV到5MeV之间的能量进行第一导电类型杂质离子注入，并进行扩散形成第一阱，第一阱(301)体内具有一导电杂质浓度峰值区域，第一阱(301)的导电杂质浓度从导电杂质浓度峰值区域到第一阱(301)的边缘呈递减趋势， 第一阱的结弯曲中心在体内，第一阱的结深为2um到15um，第一阱在第二导电类型漂移区表面形成的沟道长度为lum到IOum ；在第一阱选择性的参杂具有第二导电类型的源区；在门极以及部分第二导电类型源区上垫积第二绝缘层；在第二绝缘层以及部分第一阱和部分第二导电类型源区上垫积发射极电极；在第一导电类型集电区背面制作金属电极作为集电区电极。
与现有技术相比本发明具有如下有益效果本发明提供的一种MOS型功率器件， 第一阱的导电杂质浓度峰值在第二导电类型漂移区体内，并且体内的杂质浓度高于表面的杂质浓度，这样体内的电阻率降低的同时满足了表面沟道长度和阈值电压的要求，使得体电阻减小，从而减小闩锁效应，提高器件的耐压。
图1是现有技术中η型沟道平面MOS型功率器件的结构示意图；图2是图1结构中沿AB虚线剖面的杂质浓度纵向分布图；图3是现有技术中η型沟道平面MOS型功率器件在P型阱区中置入P+区的结构示意图；图4是图3结构中沿AB虚线剖面的杂质浓度纵向分布图；图5是本发明第一实施例η型沟道平面MOS型功率器件的结构示意图；图6是本发明第一实施例图5结构中沿CD虚线剖面的杂质浓度纵向分布图；图7是本发明第二实施例η型沟道平面MOS型功率器件的结构示意图；图fe到图8d是本发明实施例η型沟道平面MOS型功率器件的制造方法流程图。
具体实施例方式为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。图5是本发明第一实施例η型沟道平面MOS型功率器件的结构示意图；一种MOS 型功率器件，包括第一导电类型集电区304 ；第二导电类型漂移区303，位于所述第一导电类型集电区上；第一阱301，其在漂移区上选择性地形成，与第二导电类型漂移区的导电类型相反；第二导电类型源区302，其在第一阱301的表面区域部分的选择性地形成；第一绝缘层305，位于第二导电类型漂移区303上面并且部分地覆盖第一阱301 ；门极308，位于第一绝缘层305上；第二绝缘层307，覆盖门极308并且部分覆盖第二导电类型源区302 ；发射极电极309，覆盖第二绝缘层307并且部分电连接第一阱301和第二导电类型源区302 ；集电极电极310，位于第一导电类型集电区304背面并电连接第一导电类型集电区304;其中 所述第一阱301体内具有一导电杂质浓度峰值区域，在图中直线EF处，第一阱(301)的导电杂质浓度从导电杂质浓度峰值区域到第一阱(301)的边缘呈递减趋势，第一阱301的结弯曲中心300在体内，其第一阱301的结深为2um到15um，第一阱301在第二导电类型漂移区303表面形成的沟道长度为lum到10um。本发明提供的一种MOS型功率器件，第一阱的导电杂质浓度峰值在第二导电类型漂移区体内，并且体内的杂质浓度高于表面的杂质浓度，这样体内的电阻率降低的同时满足了表面沟道长度和阈值电压的要求，使得体电阻减小，从而减小H锁效应，提高器件的耐压。其中，在有些实施例中，第一导电类型为P型；第二导电类型为N型。第二导电类型源区302浓度高于第二导电类型漂移区303浓度。第一阱301的导电杂质浓度峰值距离第二导电类型漂移区303表面的距离是0. 5um 至 5um。相对的第一阱(301)杂质浓度峰值区域边缘与门极电极边缘CD大体在同一平面上；301a为杂质浓度的峰值处。有些实施例中，门极(308)是N型多晶硅，在另一些实施例中门极(308)是金属。图6是本发明第一实施例图5结构中沿CD虚线剖面的杂质浓度纵向分布图；以第一导电类型为P型；第二导电类型为N型为例，由图中可以看出，P型阱区杂质浓度峰值在直线EF附近，即在硅片体内，并且体内的杂质浓度高于表面的杂质浓度，这样体内的电阻率降低的同时满足了表面沟道长度和阈值电压的要求，使得体电阻减小，从而减小闩锁效应，，提高器件的耐压。图7是本发明第二实施例η型沟道平面MOS型功率器件的结构示意图；与图5相比较，本图中相对的第一阱(301)杂质浓度峰值区域边缘与门极电极边缘CD所在的平面是隔开的；这样增大杂质扩散到门极308下方衬底表面的距离，实现更深的ρ型阱区而不形成长沟道区。图到图8d是本发明实施例η型沟道平面MOS型功率器件的制造方法流程图。 一种MOS型功率器件的制造方法，包括提供一具备第一导电类型的第一半导体层作为集电区304，第二导电类型的第二半导体层作为漂移区303，第二导电类型半导体层位于第一导电类型的第一半导体层上方； 第一绝缘层305位于第二导电类型漂移区303上面并且部分地覆盖第二导电类型的第二半导体层，并在第一绝缘层305上制作一门极308 ；将掩膜层完全覆盖到门极上，用IOOkeV到5MeV之间的能量进行第一导电类型杂质离子注入，并进行扩散形成第一阱301，第一阱301体内具有一导电杂质浓度峰值区域， 第一阱301的导电杂质浓度从导电杂质浓度峰值区域到第一阱301的边缘呈递减趋势，第一阱301的结弯曲中心在体内，第一阱301的结深为2um到15um，第一阱301在第二导电类型漂移区303表面形成的沟道长度为lum到IOum ；上述杂质浓度峰值区域是能量注入到第二导电类型漂移区303的位置区域，经过扩散后，能量注入到的区域便形成了一浓度峰值区域。在第一阱301选择性的参杂具有第二导电类型的源区302 ；在门极308以及部分第二导电类型源区302上垫积第二绝缘层307 ；在第二绝缘层307以及部分第一阱301和部分第二导电类型源区302上垫积发射极电极309 ；在第一导电类型集电区304背面制作金属电极作为集电区电极310。在有些实施例中，第一导电类型为P型，第二导电类型为N型。第二导电类型源区 (302)浓度高于第二导电类型漂移区(30 浓度。其中为第一绝缘层305上制作一门极308的结构，门极308可以是垫积形成的；8b为在图8a结构表面有选择性的覆盖掩蔽层700，进行大能量杂质离子注入，注入能量在IOOkeV至5MeV之间，这样在硅衬底体区距离表面0. 5um至5um之内形成具有极高掺杂浓度的区域301a，P阱301的导电杂质浓度峰值在n_漂移区303体内，并且体内的杂质浓度高于表面的杂质浓度，P阱301的结弯曲中心在体内，P阱301的结深为2um到15um， P阱301在η-漂移区303表面形成的沟道长度为lum到lOum。在有些实施例中，注入能量为IMeV时，经过120分钟的扩散时间，P阱301的导电杂质浓度峰值距离表面1. Sum, P 阱结深为5. 6um，其沟道长度为2. 5um，满足沟道长度的要求；在有些实施例中，注入能量为 3MeV时，经过200分钟的扩散时间，P阱301的导电杂质浓度峰值距离表面4. lum，P阱结深为9. lum，其沟道长度为2. 5um，满足沟道长度的要求；在有些实施例中，可以用更大的注入能量，同时可以得到比较大的结深，此处不一一阐述。图8c为8b结构去除掩蔽层700，进行杂质扩散，形成具有本发明实施例特点的 301阱区后的结构；8d为形成本发明实施例P阱区后的结构，经过η源区掺杂形成η源区 302，垫积绝缘层307，在第二绝缘层307以及部分第一阱301和部分第二导电类型源区302 上垫积发射极电极309 ；在第一导电类型集电区304背面制作金属电极作为集电区电极 310。这样便形成了可以减小闩锁效应的一种MOS型功率器件；该器件具体可以是IGBT器件。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种MOS型功率器件，包括第一导电类型集电区(304)；第二导电类型漂移区 (303)，位于所述第一导电类型集电区上；第一阱(301)，其在漂移区上选择性地形成，与第二导电类型漂移区的导电类型相反；第二导电类型源区(302)，其在第一阱的表面区域部分的选择性地形成；第一绝缘层(305)，位于第二导电类型漂移区(30 上面并且部分地覆盖第一阱(301)；门极(308)，位于第一绝缘层(305)上；第二绝缘层(307)，覆盖门极(308) 并且部分覆盖第二导电类型源区(302)；发射极电极(309)，覆盖第二绝缘层(307)并且部分电连接第一阱(301)和第二导电类型源区(302)；集电极电极(310)，位于第一导电类型集电区(304)背面并电连接第一导电类型集电区(304)；其特征在于所述第一阱(301)体内具有一导电杂质浓度峰值区域，第一阱(301)的导电杂质浓度从导电杂质浓度峰值区域到第一阱(301)的边缘呈递减趋势，第一阱(301)的结弯曲中心在体内，其第一阱(301)的结深为2um到15um，第一阱(301)在第二导电类型漂移区(303) 表面形成的沟道长度为lum到10um。
2.根据权利要求1所述的一种MOS型功率器件，其特征在于所述第一导电类型为P 型；第二导电类型为N型。
3.根据权利要求2所述的一种MOS型功率器件，其特征在于所述第二导电类型源区 (302)浓度高于第二导电类型漂移区(30 浓度。
4.根据权利要求1所述的一种MOS型功率器件，其特征在于第一阱(301)的导电杂质浓度峰值距离第二导电类型漂移区(303)表面的距离是0. 5um至5um。
5.根据权利要求1所述的一种MOS型功率器件，其特征在于相对的第一阱(301)杂质浓度峰值区域边缘与门极电极边缘大体在同一平面上。
6.根据权利要求1所述的一种MOS型功率器件，其特征在于相对的第一阱(301)杂质浓度峰值区域边缘与门极电极边缘所在的平面是隔开的。
7.根据权利要求1所述的一种MOS型功率器件，其特征在于所述门极(308)是N型多晶硅或金属。
8.—种MOS型功率器件的制造方法，其特征在于，包括提供一具备第一导电类型的第一半导体层作为集电区(304)，第二导电类型的第二半导体层作为漂移区(303)，第二导电类型半导体层位于第一导电类型的第一半导体层上方；第一绝缘层(30 位于第二导电类型漂移区(30 上面并且部分地覆盖第二导电类型的第二半导体层，并在第一绝缘层(305)上制作一门极(308)；将掩膜层完全覆盖到门极上，用IOOkeV到5MeV之间的能量进行第一导电类型杂质离子注入，并进行扩散形成第一阱(301)，第一阱(301)体内具有一导电杂质浓度峰值区域， 第一阱(301)的导电杂质浓度从导电杂质浓度峰值区域到第一阱(301)的边缘呈递减趋势，第一阱(301)的结弯曲中心在体内，第一阱(301)的结深为2um到15um，第一阱(301) 在第二导电类型漂移区(303)表面形成的沟道长度为lum到IOum;在第一阱(301)选择性的参杂具有第二导电类型的源区(302)；在门极(308)以及部分第二导电类型源区(30 上垫积第二绝缘层(307)；在第二绝缘层(307)以及部分第一阱(301)和部分第二导电类型源区(30 上垫积发射极电极(309)；在第一导电类型集电区(304)背面制作金属电极作为集电区电极(310)。
9.根据权利要求8所述的一种MOS型功率器件的制造方法，其特征在于所述第一导电类型为P型；第二导电类型为N型。
10.根据权利要求9所述的一种MOS型功率器件的制造方法，其特征在于所述第二导电类型源区(30 浓度高于第二导电类型漂移区(30 浓度。
全文摘要
一种MOS型功率器件包括P型集电区；N型漂移区，位于P型集电区上；P阱，在漂移区上选择性地形成，与N型漂移区的导电类型相反；N型源区在P阱的表面区域选择性地形成；第一绝缘层位于N型漂移区上并部分地覆盖P阱；门极位于第一绝缘层上；第二绝缘层覆盖门极并部分覆盖N型源区；发射极电极覆盖第二绝缘层并部分电连接P阱和N型源区；集电极电极位于P型集电区背面并电连接P型集电区；其中P阱体内具有一导电杂质浓度峰值区域，其杂质浓度从浓度峰值区域到P阱的边缘呈递减趋势，P阱的结弯曲中心在体内；以及MOS型功率器件的制造方法。这样体内的电阻率降低的同时满足了表面沟道长度的要求，使得体电阻减小，从而减小了闩锁效应。
文档编号H01L29/739GK102263127SQ20101019026
公开日2011年11月30日 申请日期2010年5月29日 优先权日2010年5月29日
发明者吴海平, 肖秀光 申请人:比亚迪股份有限公司