光半导体装置的制作方法

专利名称：光半导体装置的制作方法
技术领域：
本发明涉及具备受光元件的光半导体装置，特别涉及降低pn结合部的寄生电容 的技术。本发明基于2009年5月26日提交的日本专利申请2009-126113号，并声明其优 先权，其所有内容包括在此作为引用。
背景技术：
这种光半导体装置被用于例如对光盘进行信号的读写的光拾波器装置使中用的 OEIC (Optical Electrical Integrated Circuit)等。下面，讲述被OEIC利用的普通的光半导体装置的结构的一个例子。图11是表示光半导体装置1000的结构的剖面图。在图11中，作为光半导体装置 例示出P型的半导体基板，作为受光元件例示出Pin光电二极管。光半导体装置1000具备高浓度的ρ型的半导体基板1001，在ρ型半导体基板 1001上形成的低浓度的P型半导体层1002，在P型半导体层1002上形成的η型半导体层 1003，从η型半导体层1003的表面到达ρ型半导体层1002为止地有选择地形成的高浓度 的P型元件分离区域1004，在η型半导体层1003上有选择地形成的高浓度的η型阴极区域 1005，在η型半导体层1003上有选择地形成的LOCOS (Local Oxidation of Silicon)分离 层1006，在η型半导体层1003及L0C0S分离层1006上形成的场膜(field film) 1007，在 η型阴极区域1005上有选择地形成的阴极电极1008，在ρ型元件分离区域1004上形成的 阳极电极1009，在对场膜1007上开口后形成的受光面上形成的反射防止膜1010。在这种光半导体装置1000中，给阴极电极1008-阳极电极1009之间外加反偏压 后，就在P型半导体层1002与η型半导体层1003的结合区域形成耗尽层1011。但是，如图 11所示，因为P型半导体层1002的杂质浓度低于η型半导体层1003，所以耗尽层1011向 低杂质浓度的P型半导体层1002 —侧扩散后形成。伴随着播放光盘的播放装置中的高倍速播放，希望使光电二极管更加高速化。在 这里，由于光电二极管的频率特性与光电二极管的寄生电容及寄生电阻之积——CR积成反 比，所以降低寄生电容极其重要。作为妨碍高速化的重要原因的寄生电容，一般地说pn结合部的结电容影响最大。 因此在上述例子中，降低pn结合部的结电容后，能够实现光电二极管的高速化。具体地说， 因为pn结合部中的寄生电容与耗尽层的宽度成反比，所以在光半导体装置1000中，使ρ型 半导体层1002低浓度化(例如浓度为IO15CnT3以下)，扩大耗尽层后，使其完全耗尽化。可是，作为pn结合部的结电容，除了 P型半导体层1002和η型半导体层1003的 结合区域的结合电容(底面电容)之外，还存在着P型元件分离区域1004与η型半导体层 1003的结合区域的结电容(侧面电容)。因为ρ型元件分离区域1004的杂质浓度高于η 型半导体层1003，所以单位面积的电容值大于底面电容。这样，光电二极管的形状例如为周 长较长的长方形等时，侧面电容变大，往往妨碍高速化。
因此，例如在JP特开2008-117952号公报所示的光半导体装置2000中，在ρ型元 件分离区域1004与η型半导体层1003的结合区域也形成耗尽层，从而降低光电二极管的 侧面电容。下面，详细讲述光半导体装置2000。图12是表示光半导体装置2000的结构的剖面图。光半导体装置2000在用图11 所示的光半导体装置1000的结构的基础上，进而具备在η型半导体层1003与ρ型元件分 离区域1004之间形成的多个高浓度的ρ型半导体区域2001。在光半导体装置2000中，朝着η型半导体层1003的内面方向，有规则地形成多个 P型半导体区域2001，而且通过低浓度的ρ型半导体层1002，与ρ型元件分离区域电连接。这样，在给阴极电极1008与阳极电极1009之间外加的反向电压的作用下，ρ型半 导体区域2001的内部及其周边部形成耗尽层，各耗尽层互相连接后，就形成朝着层叠面内 方向连成一片的耗尽层1011。其结果，耗尽层1011的层叠面内方向的宽度增大，能够降低 侧面电容。可是，由于在使ρ型半导体区域2001的内部耗尽化的时候，在其周边部也形成耗 尽层，所以形成P型半导体区域2001之际，需要精确地控制其浓度和宽度。具体地说，为了 使高浓度的P型半导体区域2001的内部耗尽化，必须使P型半导体区域2001的宽度变窄 (例如成为零点几微米)。使P型半导体区域2001的宽度变窄后，由ρ型半导体区域2001 形成的耗尽层的宽度也缩小，所以为了形成连成一片的耗尽层1011，必须使ρ型半导体区 域2001的间隔变窄，增加形成的数量。这样，在制造光半导体装置2000之际，能够选择的ρ型半导体区域2001的参数 (宽度及相邻间隔等)的自由度就受到限制。在使布局的自由度减少的同时，还存在着对于 零点几微米的宽度的P型半导体区域2001的形成及工序离差(不一致性)而言的冗余量 太小的问题，实际制造能够利用多个P型半导体区域2001形成朝着层叠面内方向连成一片 的耗尽层1011的光半导体装置2000，非常困难。另一方面，为了扩大在ρ型半导体区域2001的周边部形成的耗尽层的宽度而增大 P型半导体区域2001的浓度或者扩大P型半导体区域2001的宽度后，由于P型半导体区域 2001的内部没有形成耗尽层，所以在ρ型半导体区域2001与η型半导体层1003的结合区 域又附加了新的侧面电容，导致妨碍光电二极管的高速化。另外，为了在阳极-阴极之间形成多个ρ型半导体区域2001且扩大耗尽层的宽 度，阳极-阴极之间需要一定程度的距离。其结果，由于光电二极管的面积变大，所以结合 电容的底面成分变大，成为导致频率特性降低的重要原因。进而，为了进一步扩大耗尽层，还可以考虑采用给予各个ρ型半导体区域2001电 位，从而增大与阴极电极1008之间的电位差的方法。但是为此必须设置与各自的ρ型半导 体区域2001连接的新的扩散(接触)层及电极。其结果，不仅需要追加工序，而且还使构 造变得复杂，成为导致成本上升的重要原因。以上，讲述了作为半导体基板具有ρ型的半导体基板1001、在η型半导体层1003 上形成多个高浓度的P型元件分离区域1004的光半导体装置2000。作为半导体基板具有 η型的半导体基板，具备在该η型半导体基板上形成的低浓度的η型半导体层、在该η型半 导体层上形成的P型半导体层、在该P型半导体层上形成多个高浓度的P型元件分离区域 的光半导体装置，也存在着同样的课题。

发明内容
本发明的目的在于提供不必另外追加工序地降低侧面电容的光半导体装置。为了解决上述课题，本发明的一种实施方式的光半导体装置，是具有光电转换功 能的光半导体装置，具备半导体基板，该半导体基板包含第1导电型的半导体层，在所述 第1导电型的半导体层上形成的且具有受光面的第2导电型的半导体层，从所述第2导电 型的半导体层的上面贯通该第2导电型的半导体层内后与所述第1导电型的半导体层相接 地形成的第1导电型的接触层；电极对，该电极对由在所述接触层上设置的第1电极和在所 述第2导电型的半导体层上而且在离开所述第1电极的位置上设置的第2电极构成，该电 极旨在取出对射入所述受光面的光进行光电转换后获得的电流；绝缘膜，该绝缘膜设置在 所述第2导电型的半导体层上，而且在所述第1电极与所述第2电极之间的区域；第3电 极，该第3电极设置在所述绝缘膜上。在这里，第1导电型及第2导电型，一个是η型，另一个是ρ型。采用上述结构后，因为用第2导电型的半导体层、绝缘膜和第3电极形成MOS结 构，所以在第2电极-第3电极之间的电位差(向第3电极外加与第2导电型的极性对应 的电压后产生该电位差)的作用下，第3电极下部的第2导电型的半导体层区域被耗尽化。 由于第2导电型的半导体层与第1导电型的接触层之间的结合区域中的耗尽层宽度扩大， 所以在受光元件的ρη结合部中，侧面电容降低。因此不需要另外追加向第2导电型的半导 体层注入第1导电型的半导体区域的工序就可以降低CR积，所以能够实现受光元件的高速 化。另外，因为不必在第1电极-第2电极之间设置多个第3电极，设置一个就行，所 以能够减小光半导体装置的面积，使其构造也趋于简单，也不会使布局的自由度减少。在这里，所述第2电极是阴极电极时，外加给所述第3电极的电压低于外加给该阴 极电极的电压；所述第2电极是阳极电极时，外加给所述第3电极的电压可以高于外加给该 阳极电极的电压。这样，因为能够给予第2电极与第3电极电位差，所以能够使所述第3电极下部的 第2导电型的半导体层的至少一部分耗尽化。在这里，所述绝缘膜可以是氧化膜。这时，可以利用LOCOS (Local Oxidation of Silicon 局部硅氧化)或 STKShallow Trench Isolation 浅沟隔离)形成所述绝缘膜。这样，在第2导电型的半导体层与第1导电型的接触层之间的结合区域中，第2导 电型的半导体层的膜厚变窄。因此，由于第2导电型的半导体层与第1导电型的接触层之 间的结合面积减小，所以容易使第3电极下部的第2导电型的半导体层完全耗尽化。在这里，可以用至少2层以上构成所述绝缘膜。由于耗尽层宽度依存于绝缘膜的膜厚及介电常数，所以适当选择各自的绝缘膜的 膜厚及介电常数后，控制耗尽层宽度之际的自由度变大。在这里，所述绝缘膜可以是氮化膜。由于氮化膜的介电常数大于氧化膜的介电常数，所以作为绝缘膜使用氮化膜后， 能够进一步扩大耗尽层宽度。
在这里，可以一体形成所述第1电极和所述第3电极的至少一部分。由于第3电极的至少一部分和第1电极一体形成，所以不必追加工序也能够在侧 面区域形成耗尽层，因而不必设置新的扩散层及接触孔(contact via)。另外，因为还可以 在这样简化结构的基础上，缩短第1电极-第2电极之间的距离，所以能够缩小受光元件的 面积，降低底面电容。在这里，可以用包含下部电极和上部电极的2层以上形成所述第3电极。这样，因为绝缘膜周边部的布局自由度扩大，所以将在同一个基板上集成其它的 电子元件作为前提时，还可以将光半导体装置中的制造工序与该其它的电子元件的制造工 序共同化。在这里，在所述第2导电型的半导体层中，形成了与所述第2电极相接触的第2导 电型的接触层；所述第2导电型的接触层可以延伸到相当于所述第2导电型的半导体层中 的所述第3电极的位置为止。这样，即使在接触层下部的第2导电型的半导体层区域中，也在相当于第3电极的 位置中的第2导电型的半导体层区域中形成耗尽层。所以能够减少死区(dead space)，有 效地扩大耗尽层，缩小第1电极-第2电极之间的距离。在这里，可以进而具备将所述受光面分割成多个区域的分割部，和在所述分割部 上形成的第4电极。这样，因为使分割部周边的第2导电型的半导体层的至少一部分耗尽化，所以能 够扩大该分割部周边中的耗尽层，能够降低侧面电容。在这里，所述第3电极和所述第4电极可以电连接。这样，可以简化光半导体装置的结构。在这里，所述第4电极的宽度大于所述分割部的宽度；所述第4电极可以用对光具 有透过性而且具有导电性的材料构成。这样，在分割部周边的第2导电型的半导体层部分中，由于提高了光的透过率，所 以能够在使该第2导电型的半导体层部分中生成的载流子增加、受光灵敏度增大这一效果 的基础上，进一步扩大耗尽层，降低侧面电容。在这里，可以进而具备在所述半导体基板上形成的电子元件。这样，能够在单芯片化、小型化的基础上，通过削减封装数量及接合线，能够降低 寄生电容及寄生电感，能够实现光电二极管的高速化。本发明的优点和其他特征，通过具体实施方式
及附图的说明进一步明确。


图1是表示第1实施方式中的光半导体装置100的结构的剖面图。图2是俯视光半导体装置100的平面图。图3是表示光半导体装置100的制造工序的图。图4是表示第2实施方式中的光半导体装置200的结构的剖面图。图5是表示光半导体装置200的耗尽层宽度和板极氧化膜厚及阴极电极_板极电 极之间的电位差的关系的图。图6是表示第2实施方式的变形例中的光半导体装置200a的结构的剖面图。
图7是表示第3实施方式中的光半导体装置300的结构的剖面图。
图8是表示第4实施方式中的光半导体装置400的结构的剖面图。
图9是俯视光半导体装置400的平面图。
图10是表示第4实施方式的变形例中的光半导体装置400a的结构的剖面图。
图11是表示光半导体装置1000的结构的剖面图。
图12是表示光半导体装置2000的结构的剖面图。
符号说明
100光半导体装置
101娃基板
102P型埋入层
103P型外延层
104η型外延层
105第1阳极接触层
106第2阳极接触层
107阴极接触层
108LOCOS分离层
109场膜
110阴极电极
111阳极电极
112受光面
113反射防止膜
114板极(plate)电极
201板极氧化膜
202板极下部电极
301阴极下部电极
302阳极下部电极
401P型的分割埋入层
402P型的分割扩散层
403LOCOS分割层
404分割部板极电极
405板极布线
406透明分割部板极电极
具体实施例方式下面，参照附图，讲述本发明涉及的光半导体装置。1、(第1实施方式)1-1光半导体装置的结构图1是表示光半导体装置100的结构的剖面图。在图1中，作为光半导体基板例 示出P型的硅基板，作为受光元件例示出Pin光电二极管。
如图1所示，光半导体装置100具备低浓度的ρ型硅基板101，在硅基板101上 形成的高浓度的P型埋入层102，在P型埋入层102上形成的低浓度的P型外延层103，在P 型外延层103上形成的η型外延层104，在ρ型外延层103与η型外延层104的交界面附近 选择性地形成的高浓度P型的第1阳极接触层(阳极埋入层)105，在第1阳极接触层105 上形成的高浓度P型的第2阳极接触层106，在η型外延层104上选择性地形成的高浓度η 型的阴极接触层107，在η型外延层104上选择性地形成的LOCOS分离层108，在η型外延 层104及LOCOS分离层108上形成的场膜109，在阴极接触层107上有选择地形成的阴极电 极110，在第2阳极接触层106上形成的阳极电极111，在对场膜109开口后形成的受光面 112上形成的反射防止膜(例如氧化膜及氮化膜)113，在阴极电极110与阳极电极111之 间的LOCOS分离层108上形成的板极电极114。作为光电二极管的受光面的形状，采用一边 的长度为10 μ m 几mm的正方形或长方形，或直径为10 μ m 几mm左右的圆形等。接着，详细讲述板极电极114、阴极电极110和阳极电极111的位置关系。图2是 俯视光半导体装置100的平面图。如图2所示，阴极电极110形成在受光面112的周边的 阴极接触层107上，并围住受光面112的外周。板极电极114形成在第2阳极接触层106与 阴极接触层107之间的LOCOS分离层108上，并围住该阴极电极110。另外，阳极电极111 形成在阴极周边形成的第2阳极接触层106上，并围住该板极电极114。在这种光半导体装置100中，光从设有反射防止膜113的受光面112上射入后，就 作为阴极的η型外延层104和作为阳极的ρ型外延层103吸收，形成电子-空穴对。这时， 给阴极电极110-阳极电极111之间外加反偏压后，耗尽层115就在杂质浓度更低的ρ型外 延层103 —侧扩散后形成。在第1阳极接触层105及第2阳极接触层106与η型外延层104之间的结合区域 中，由η型外延层104-L0C0S分离层108-板极电极114，形成MOS型(Pch型)电容。因此， 如果向板极电极114外加的电压低于向阴极电极110外加的电压，耗尽层115就在η型外 延层104—侧扩散后形成。加大阴极电极110-板极电极114之间的电位差后，耗尽层115 端部就可以到达P型外延层103与η型外延层104的交界面。在耗尽层115的附近产生的电子_空穴对中，电子和空穴分别通过扩散和漂移而 移动(电子向阴极接触层107移动，空穴向第1阳极接触层105移动)，然后被分别作为光 电流取出(电子由阴极电极110取出，空穴由板极电极114取出)。在使ρ型外延层103低浓度化后完全耗尽化的基础上，还使板极电极114的下部 区域耗尽化后，由于光电流中作为高速成分的漂移电流就占支配地位，而作为低速成分的 扩散电流几乎不影响光电流，所以可以实现光电二极管的高速化。另外，利用η型外延层 104与第1阳极接触层105及第2阳极接触层106之间的结合区域的耗尽层的增加，减少了 寄生电容，所以能够减小CR乘积，实现高速化。另外，因为在η型外延层104的上面部也形成一部分LOCOS分离层108，所以板极 电极114下部的η型外延层104的有效膜厚变薄，易于实现耗尽化。另外，因为对于硅基板101而言，ρ型埋入层102是高浓度的，所以形成势垒。由 于硅基板101没有被耗尽化，所以硅基板101产生的载流子在扩散的作用下移动，但是在P 型埋入层102的势垒的作用下，不能够到达P型外延层103，而是在P型埋入层102中被再 结合。这样，起因于在硅基板101中产生的载流子的扩散电流就不参与光电流。这样，因为光电流中的扩散电流成分进一步减少，所以能够使光电二极管更加高速化。进而，因为在η型外延层104上形成阴极接触层107，阴极电极110与阴极接触层 107连接，所以能够减少阴极电阻。减少寄生电阻后，能够更加高速化。1-2光半导体装置的制造方法接着，讲述光半导体装置的制造方法。图3是表示制造方法的各工序中的光半导 体装置100的结构的剖面图。首先，在硅基板101中，通过注入离子等形成ρ型埋入层102。然后，形成ρ型外延 层103 (例如使膜厚为10 μ m、浓度为1 X IO1W3)(图3 (a))。接着，通过注入离子等有选择地在ρ型外延层103上形成第1阳极接触层105后， 再在P型外延层103上形成η型外延层104 (例如使膜厚为1. 0 μ m、浓度为1 X IO16cnT3)(图 3(b))。再接着，分别在第1阳极接触层105上形成第2阳极接触层106、在η型外延层104 上形成阴极接触层107，在第2阳极接触层106及阴极接触层107的边界区域及元件分离区 域形成LOCOS分离层108 (例如使膜厚为400nm)(图3 (c))。进而，采用CVD法等，在η型外延层104及LOCOS分离层108的整个面上形成场 膜109后，对场膜109有选择地进行开口，形成接触孔后，再利用溅射法等，有选择地形成 阴极电极110、阳极电极111、板极电极114 (例如使膜厚为Ι.Ομπκ材料为Ti/TiN/Al)(图 3(d))。最后，在最上部形成保护膜(未图示)后，对保护膜及场膜109进行开口，使反射 防止膜113露出，形成受光面112，从而形成光电二极管(图3(e))。综上所述，采用本实施方式，在阴极电极110-阳极电极111之间形成板极电极 114，在阴极电极110-板极电极114之间给予电位差后，能够在第1阳极接触层105及第2 阳极接触层106与η型外延层104之间的结合区域形成耗尽层。增大电位差后，在结合区 域形成的耗尽层宽度扩大，所以能够大幅度降低结合电容的侧面成分。其结果，由于CR乘 积减小，所以能够实现光电二极管的高速化。另外，板极电极114可以设置在阴极电极110-阳极电极111之间的一个部位，能 够不使布局复杂地用简单的结构形成耗尽层。虽然因为硅的吸收系数随着入射光的波长的不同而不同，所以光进入硅中的深度 不同。但是对于波长而言的最佳结构，取决于适当选择P型外延层103的膜厚及浓度。这 样，能够不受板极电极周边的结构的影响使P型外延层103完全耗尽化，光电流中，使漂移 电流就占支配地位而减少扩散电流的参与，从而实现了光电二极管的高速化。就是说，在对 硅敏感的波长区域中，都可以采用本发明，可以获得减少侧面电容的效果。2、(第2实施方式)图4是表示光半导体装置200的结构的剖面图。如图4所示，光半导体装置200具 备板极氧化膜201 (该板极氧化膜201形成在η型外延层104上的第2阳极接触层106与 阴极接触层107的交界区域)和板极下部电极202 (该板极下部电极202形成在板极氧化 膜201上)。在板极下部电极202上形成板极电极114。板极下部电极202例如由多晶硅 及非晶硅等构成。其它的结构，和图1的结构同样。
这种光半导体装置200，采用板极氧化膜201来取代在第1实施方式中讲述的光 半导体装置100的LOCOS分离层108，并在板极氧化膜201上设置板极下部电极202。与 LOCOS分离层108相比，能够更薄地形成板极氧化膜201。另外，板极下部电极202用于在较薄的板极氧化膜201上形成电极。在这里，例如 在同一个基板上集成MOS晶体管的OEIC中，可以使板极氧化膜201与MOS晶体管的栅极氧 化膜共同化(共用)，使板极下部电极202与栅极多晶硅电极共同化。接着，讲述耗尽层宽度与板极氧化膜厚，及耗尽层宽度与外加给阴极电极110-板 极电极114之间的电位差的关系。图5(a)是表示耗尽层宽度与板极氧化膜厚的关系的图， 示出η型外延层104的浓度及使阴极电极110-板极电极114之间的电位差变化时的关系。 图5(b)是表示耗尽层宽度与外加给阴极电极110-板极电极114间的电位差之间的关系的 图，示出使η型外延层104的浓度及板极氧化膜厚变化时的关系。如图5(a)所示，板极氧化膜厚越薄，耗尽层越大。如果是相同的η型外延层104 浓度，则与电位差为OV时相比，电位差为5V时，即使是相同的板极氧化膜厚，耗尽层也大。 如果是相同的电位差，则η型外延层104浓度较低时，即使是相同的板极氧化膜厚，耗尽层 也增大。另外如图5(b)所示，阴极电极110-板极电极114之间的电位差越大，耗尽层宽度 越大。例如如果η型外延层104的浓度为4X1015cm_3、膜厚为1. 0 μ m时，为了使η型外延层 104阳极与阴极的整个交界区域耗尽化，则在板极氧化膜厚为400nm时，电位差必须为9. 5V 以上，而板极氧化膜厚为20nm时，电位差为2. 5V左右就完全耗尽化，可以用低电压降低侧 面电容。这样，即使是低电压电路也能够扩大耗尽层，所以可以在各种电路中应用。另外，如果η型外延层104的浓度为1 X 1016cm_3、膜厚为1. 0 μ m，在板极氧化膜厚 为20nm时，电位差为7. 7V左右就完全耗尽化。就是说，即使η型外延层104的浓度相对而 言比较高，如果加大电位差就可以完全耗尽化，可以降低侧面电容。在这里，假设板极电极114的宽度为5 μ m、阴极电极110-阳极电极111之间的电 位差为5. 0V。在50 μ mX 50 μ m的正方形的光电二极管中，没有板极电极114时，底面电容 及侧面电容分别为30fF、15fF(合计为45fF)。另一方面，有板极电极114时，侧面电容降低到4. 2fF，结合电容的合计成为 34. 2fF，大约降低24%。在周边长的影响较大的100 μ mX20 μ m的长方形的光电二极管中，没有板极电极 114时，底面电容及侧面电容分别为24fF、18. 2fF(合计为42. 2fF)。另一方面，有板极电极114时，侧面电容成为2. 9fF为止，结合电容的合计成为 26. 9fF，有更大的降低，大约36%。这样，在本实施方式中，阴极电极110-阳极电极111之间的电位差较小时，使板 极氧化膜厚变薄后，即使η型外延层104的浓度相对比较高，也可以通过加大阴极电极 110-阳极电极111之间的电位差，很容易地使η型外延层104完全耗尽化。因为使η型外 延层104完全耗尽化后，能够减少结合电容的侧面成分，所以能够使光电二极管高速化。(变形例)下面，讲述阴极接触层107和板极氧化膜201部分相接触地形成的一种变形例。图6是表示光半导体装置200a的结构的剖面图。如图6所示，光半导体装置200a采用使板极氧化膜201延长到阴极接触层107上部的区域为止的结构。采用这种结构后， 可以削减死区(dead space)，有效地将耗尽层扩大到阴极接触层107端部为止，能够将阴 极电极110-阳极电极111之间的间隔缩小到最大的限度。3、(第3实施方式)图7是表示光半导体装置300的结构的剖面图。如图7所示，光半导体装置300具备在阴极接触层107上有选择地形成的阴极下 部电极301、在第2阳极接触层106上形成的阳极下部电极302、在LOCOS分离层108上与 阳极下部电极302 —体形成的板极电极303。阴极电极110形成在阴极下部电极301上，阳 极电极111形成在阳极下部电极302上。其它的结构，和图1的结构同样。为了扩大第1阳极接触层105及第2阳极接触层106与η型外延层104之间的结 合区域的耗尽层，只要在板极电极303-阴极电极110之间产生电位差(阴极电极110侧为 +)即可。因为光半导体装置300采用使阳极下部电极302和板极电极303成为一体的结 构，所以给阴极电极110-阳极电极111之间外加反偏压后，能够扩大侧面部的耗尽层。另外，因为光电二极管通常被外加反向电压，所以还可以根据使用条件及结构，一 体性地构成阴极下部电极301和板极电极303。综上所述，采用本实施方式后，因为能够将板极电极303与阴极下部电极或阳极 下部电极一体性地构成，所以不必追加新工序，能够使光半导体装置100的结构简单。另外，一体性地构成板极电极后，例如就像第1实施方式所述的那样，不必另外设 置板极电极，所以能够增加布局的自由度，还能够缩短阴极电极-阳极电极的距离。其结 果，因为P型外延层103与η型外延层104的结合区域被缩小，所以该结合区域中的寄生电 容变小。4、(第4实施方式)图8是表示光半导体装置400的结构的剖面图。光半导体装置400具备在ρ型 外延层103与η型外延层104的界面附近有选择地形成的高浓度ρ型的分割埋入层401、在 分割埋入层401上的η型外延层104上有选择地形成的高浓度ρ型的分割扩散层402、在分 割扩散层402上形成的LOCOS分割层403、在LOCOS分割层403上有选择地形成的分割部板 极电极404。ρ型的分割埋入层401、ρ型的分割扩散层402及LOCOS分割层403，可以分别 与第1阳极接触层105、第2阳极接触层106及LOCOS分离层108共同化。其它的结构，和 图1的结构同样。这种光半导体装置400中，通过ρ型的分割埋入层401、ρ型的分割扩散层402及 LOCOS分割层403将第1实施方式所述的光半导体装置100的η型外延层104分割成为多 个。被分割出的每一个作为光电二极管发挥作用。各光电二极管被P型的分割埋入层401、 P型的分割扩散层402及LOCOS分割层403分割后，电性地独立。接着，详细讲述受光面112是如何被ρ型的分割埋入层401、ρ型的分割扩散层402 及LOCOS分割层403分割的。图9是俯视光半导体装置400的平面图。图9 (a)表示受光 面112被4分割成田字形后的结构，图9 (b)表示受光面112被横向3分割成长方形后的结 构。在图9(a)中，受光面112被ρ型的分割埋入层401、p型的分割扩散层402及LOCOS分割层403分割成受光面112a、b、c、d等4个区域，在每个分割区域设置阴极电极。因此， 各个区域都作为独立的光电二极管发挥作用。在LOCOS分割层403上形成的分割板极电极 404，经立体布线的板极布线405与板极电极114电连接，而不与阴极电极110电连接。外 加给分割部板极电极404的电压，低于外加给阴极电极110的电压。另外，在图9(b)中，受光面112被ρ型的分割埋入层401、ρ型的分割扩散层402 及LOCOS分割层403分割成受光面112e、f、g等3个区域，和图9 (a)同样，在每个分割区域 设置阴极电极。如图9(b)所示，各个分割区域设置的阴极电极，不与其它分割区域的阴极 电极连接地各自独立，分割部板极电极404被通过阴极电极之间地与板极电极114连接地 设置。外加给分割部板极电极404的电压，低于外加给阴极电极110的电压。在这种结构中，因为用η型外延层104、高浓度的ρ型分割埋入层401及ρ型分割 扩散层402形成ρη结合部(以下也称作“分割部”)，所以被附加该ρη结合部的侧面电容。 在这里，将低于外加给阴极电极110的电压的电压外加给分割部板极电极404后，在分割部 板极电极404-阴极电极110就之间产生电位差，从而和上述板极电极114的作用同样，使 耗尽层扩大到η型外延层104 —侧，能够降低分割部的侧面电容。综上所述，采用本实施方式后，能够在使第1阳极接触层105及第2阳极接触层 106和η型外延层104的结合区域耗尽化的基础上，扩大分割部中的耗尽层，降低该分割部 中的侧面电容。(变形例)下面，讲述将分割部板极电极404替换成为透明分割部板极电极406的一种变形例。图10是表示光半导体装置400a的结构的剖面图。光半导体装置400a替代光半 导体装置400的分割部板极电极404，具备在LOCOS分割层403上形成的透明分割部板极电 极406。光半导体装置400a的其他结构，和光半导体装置400同样。透明分割部板极电极406，使用对光具有透过性的电极，例如用IT0(Indium Tin Oxide)及氧化锡等构成。在该结构中，如图10所示，使透明分割部板极电极406扩大到 LOCOS分割层403的外侧为止，从而扩大分割部中的耗尽层，进而降低侧面电容。另外，因为即使透明分割部板极电极406与受光面112重叠，光线也能透过，所以 在透明分割部板极电极406的下部区域也能吸收光，能够有效地利用受光面112。(补充)以上，根据实施方式讲述了本发明涉及的光半导体装置，但是毫无疑问，本发明并 不仅限于上述实施方式。(1)在上述实施方式中，作为半导体基板使用了硅基板101。但并不仅限于硅基 板，例如还可以是在长波长域中广泛使用的锗基板及化合物半导体。(2)在上述实施方式中，作为阳极部采用了硅基板101、ρ型埋入层102及ρ型外 延层103的3层结构。但也可以采用只有低浓度的ρ型硅基板101的结构，或者是高浓度 的ρ型硅基板101及ρ型外延层103的2层结构。就是说，在第1导电型的半导体层中，除了硅基板101、ρ型埋入层102及ρ型外延 层103的3层结构以外，高浓度的ρ型硅基板101及ρ型外延层103的2层结构及只有低 浓度的P型硅基板101的结构也行。
(3)在上述实施方式中，在电极中使用了 Ti/TiN/Al。但是既可以是其它的金属及 势垒金属，也可以是包含它们的化合物及硅化物等，或者是它们的层叠结构。(4)在上述实施方式中，作为受光元件使用了 pin光电二极管。但是毫无疑问，也 可以采用雪崩光电二极管及光电晶体管。(5)在上述实施方式中，作为第1导电型的半导体层使用了 P型，作为第2导电型 的半导体层使用了 η型。但是毫无疑问，也可以作为第1导电型的半导体层使用η型，作为 第2导电型的半导体层使用ρ型。(6)在上述实施方式中，讲述了具备光电二极管的光半导体装置。但是毫无疑问， 也可以采用将场效应晶体管及MOS晶体管、电阻元件、电容元件等电子元件在同一个基板 上集成化的0EIC。在这里，对于将NPN晶体管在同一个基板上集成化的0EIC，采用特开2008-117952 号公报所述的技术后，由于η型半导体层1003往往被与集电极共同使用，所以为了使NPN 晶体管高速化，必须降低集电极电阻，必须使η型半导体层1003成为高浓度。另一方面，在一个ρ型元件分离区域1004中形成的耗尽层宽度，依存于η型半导 体层1003的浓度，为了扩大耗尽层宽度，必须使η型半导体层1003成为低浓度。就是说， 两者成为需要权衡的关系。因此，为了扩大耗尽层必须缩小注入P型半导体区域2001的间 隔，增加P型半导体区域2001的数量，布局上的限制变大。在阴极电极110-阳极电极111之间形成板极电极114、给予阴极电极110-板极电 极114之间电位差后，能够不使布局上的限制变大地在第1阳极接触层105及第2阳极接 触层106和η型外延层104的结合区域形成耗尽层。另外，即使η型半导体层1003的浓度 比较高时也能够形成耗尽层。(7)在上述实施方式中，在光半导体装置中采用了具备第1阳极接触层105及第2 阳极接触层106的2层结构。但是，也可以只是其中的某一个，另外由于η型的阴极接触层 107是为了降低电阻而形成的，所以对于光电二极管的动作而言未必需要。(8)在上述第1、第4实施方式中，作为绝缘膜使用了 L0C0S。但是也可以使用 STI (Shallow Trench Isolation)。这样，因为能够缩小绝缘膜的宽度，所以能够缩小光电 二极管的面积，降低底面电容。(9)在上述第2实施方式中，作为绝缘体使用了板极氧化膜201。但是也可以取代 板极氧化膜201，使用介电常数更大的氮化膜。这时，因为氮化膜的介电常数大于氧化膜的 介电常数，所以即使是相同的膜厚，也能够进一步扩大耗尽层。另外，还可以取代板极氧化 膜201，使用氧化膜和氮化膜及L0C0S膜和场膜等层叠膜。这时，例如可以不对场膜109进 行开口第在正上方形成板极电极114，具有能够简化结构的优点。(10)在上述第4实施方式中，采用通过ρ型的分割埋入层401、p型的分割扩散层 402及L0C0S分割层403将η型外延层104分割成为多个的结构。但是既可以利用ρ型的 分割埋入层401及ρ型的分割扩散层402进行分割，也可以只用L0C0S分割层403进行分割。(11)在上述实施方式中，板极电极的形状，例如如图2所示为矩形。但并不仅限于 此，既可以是环状，还可以是其它形状。本发明可以广泛应用于具备受光元件的光半导体装置，在OEIC中特别有用。
以上讲述了本发明优选实施方式，但是本发明并不局限于此，在本发明的宗旨和 添附的《权利要求书》的范围内，能够进行各种变更及修正。这对本领域技术人员来说，是 不言而喻的。
权利要求
一种光半导体装置，具有光电转换功能，具备半导体基板，该半导体基板包含第1导电型的半导体层、形成在所述第1导电型的半导体层上且具有受光面的第2导电型的半导体层、以从所述第2导电型的半导体层的上面起贯穿该第2导电型的半导体层内后与所述第1导电型的半导体层相接触的方式形成的第1导电型的接触层；电极对，该电极对由第1电极和第2电极构成，所述第1电极设置在所述接触层上，所述第2电极设置在所述第2导电型的半导体层上而且在离开所述第1电极的位置，该电极对用于取出对射入所述受光面的光进行光电转换后获得的电流；绝缘膜，该绝缘膜设置在所述第2导电型的半导体层上，而且在所述第1电极与所述第2电极之间的区域；和第3电极，该第3电极设置在所述绝缘膜上。
2.如权利要求1所述的光半导体装置，其特征在于所述第2电极是阴极电极时，施加 给所述第3电极的电压低于施加给该阴极电极的电压；所述第2电极是阳极电极时，施加给所述第3电极的电压高于施加给该阳极电极的电压。
3.如权利要求1所述的光半导体装置，其特征在于所述绝缘膜是氧化膜。
4.如权利要求3所述的光半导体装置，其特征在于利用LOCOS或STI形成所述绝缘膜。
5.如权利要求1所述的光半导体装置，其特征在于所述绝缘膜至少由2层以上构成。
6.如权利要求1所述的光半导体装置，其特征在于所述绝缘膜是氮化膜。
7.如权利要求1所述的光半导体装置，其特征在于一体形成所述第1电极与所述第3 电极的至少一部分。
8.如权利要求1所述的光半导体装置，其特征在于所述第3电极由包含下部电极和 上部电极的2层以上形成。
9.如权利要求1所述的光半导体装置，其特征在于在所述第2导电型的半导体层中， 形成与所述第2电极相接触的第2导电型的接触层；所述第2导电型的接触层，延伸到所述第2导电型的半导体层中的相当于所述第3电 极的位置为止。
10.如权利要求1所述的光半导体装置，其特征在于所述第2电极，围住所述受光面 的外周；所述第3电极，围住所述第2电极； 所述第1电极，围住所述第3电极。
11.如权利要求1所述的光半导体装置，其特征在于所述第3电极，由至少一种以上 的金属或其化合物构成。
12.如权利要求1所述的光半导体装置，其特征在于所述第3电极，由多晶硅或非晶 硅构成。
13.如权利要求1所述的光半导体装置，其特征在于所述第3电极，由硅化合物构成。
14.如权利要求1所述的光半导体装置，其特征在于进而具备 将所述受光面分割成多个区域的分割部，和在所述分割部上形成的第4电极。
15.如权利要求14所述的光半导体装置，其特征在于所述第3电极与所述第4电极 电连接。
16.如权利要求14所述的光半导体装置，其特征在于所述第4电极的宽度大于所述 分割部的宽度；所述第4电极由具有透光性且具有导电性的材料构成。
17.如权利要求16所述的光半导体装置，其特征在于所述第4电极，由ITO或氧化锡 构成。
18.如权利要求1所述的光半导体装置，其特征在于进而具备在所述半导体基板上形 成的电子元件。
全文摘要
具有光电转换功能的光半导体装置，具备半导体基板，该半导体基板包含第1导电型的半导体层，在所述第1导电型的半导体层上形成的、具有受光面的第2导电型的半导体层，从所述第2导电型的半导体层的上面贯通该第2导电型的半导体层内后与所述第1导电型的半导体层相接地形成的第1导电型的接触层；电极对，该电极对由在所述接触层上设置的第1电极和在所述第2导电型的半导体层上而且与所述第1电极离开的位置上设置的第2电极构成，旨在取出对射入所述受光面的光进行光电转换后获得的电流；绝缘膜，该绝缘膜在所述第2导电型的半导体层上，而且在所述第1电极和所述第2电极之间的区域设置；第3电极，该第3电极在所述绝缘膜上设置。
文档编号H01L31/18GK101901849SQ201010190240
公开日2010年12月1日 申请日期2010年5月26日 优先权日2009年5月26日
发明者岩井誉贵, 竹原浩成 申请人:松下电器产业株式会社