专利名称：半导体器件及其制造方法
技术领域：
本发明涉及半导体器件及其制造方法，更具体地涉及包括竖直沟道晶体管的半导 体器件的制造方法。
背景技术：
由于半导体器件的集成度增加，晶体管的沟道长度已经逐渐减小。然而，晶体管的 沟道长度的减小会引起例如漏极引发势垒降低(DIBL)现象、热载流子效应和击穿现象等 短沟道效应。为了避免短沟道效应，已经提出各种方法。这些方法的实例包括降低接面区 域的深度的方法或者通过在晶体管的沟道区域中形成凹陷部来增加沟道长度的方法。然而，随着半导体存储器件(具体地说为DRAM)的集成密度逐渐增加至千兆位，需 要制造更小尺寸的晶体管。也就是说，千兆位DRAM的晶体管需要器件面积小于8F2(F 最 小特征尺寸)，并且进一步需要4F2的器件面积。结果，即使沟道长度成比例地减小，也难以 利用现有平面晶体管的结构获得需要的器件面积，其中，现有平面晶体管具有形成于半导 体基板上的栅电极以及形成于栅电极两侧的接面区域。为了解决该问题，已经提出一种竖直沟道晶体管。竖直沟道晶体管的制造方法如 下。借助于光刻工序以预定深度蚀刻半导体基板的单元区域以形成顶部柱以及将顶部柱的 侧壁围绕的间隔物。用间隔物作为蚀刻掩模进一步蚀刻露出的半导体基板以形成沟槽。对 沟槽执行各向同性湿式蚀刻工序以形成颈部柱，该颈部柱构成与顶部柱一体的结构并沿着 竖直方向延伸。颈部柱形成为宽度比顶部柱的宽度窄。在颈部柱的外侧壁上形成栅极绝缘膜和包括导电膜的围绕栅极。对与围绕栅极相 邻近的半导体基板执行离子注入工序以形成位线杂质区域。蚀刻半导体基板至与杂质区域 间隔开的深度以形成与杂质区域隔开的埋入式位线。为了避免在埋入式位线之间形成短 路，需要深深地蚀刻半导体基板。依次执行后续工序以获得根据现有技术的具有竖直晶体管的半导体器件。然而，蚀刻半导体基板以将埋入式位线间隔开的方法降低了半导体基板的集成 度。因此，当埋入式位线的宽度变小时，难以充分地保证在后续工序中与埋入式位线电接触 所需的面积。此外，为了形成与埋入式位线接触的位线触点，需要执行额外工序，从而使工序复 杂化并且增加了制造成本。
发明内容
本发明的各个实施例涉及提供半导体器件及其制造方法，所述方法包括蚀刻半 导体基板以形成第一柱，所述第一柱是所形成的多个柱的一部分；在所述第一柱的第一侧 壁和第二侧壁上沉积第一保护膜；利用所述第一柱和所述第一保护膜作为掩摸对所述半 导体基板执行第一蚀刻工序以使所述第一柱的下部延长并限定所述第一柱的第一延长下 部；在所述第一柱的第一侧壁和第二侧壁以及所述第一柱的第一延长下部上形成第一绝缘膜；利用所述第一柱和所述第一绝缘膜作为掩摸对所述半导体基板执行第二蚀刻工序以使 所述第一柱的下部延长并限定所述第一柱的第二延长下部；至少在所述第一柱的第二延长 下部上形成第二保护膜和第二绝缘膜；在包括所述第一延长下部和所述第二延长下部在内 的所述第一柱的第一侧壁和第二侧壁上沉积阻挡膜，所述阻挡膜被沉积在所述第二绝缘膜 上；以及移除设置在所述第一柱的第一侧壁上的所述第一绝缘膜、所述第二绝缘膜和所述 阻挡膜以限定使所述第一柱的第一侧壁的一部分露出的触点孔，所述触点孔限定在所述第 一保护膜与所述第二保护膜之间。所述第一保护膜和所述第二保护膜包括氧化物膜，其中，设置在所述第二侧壁上 的所述第一绝缘膜、所述第二绝缘膜和所述阻挡膜保持完好，所述第二侧壁位于所述第一 侧壁的相对侧。在所述第一柱的上表面设置有硬掩摸图案。所述第一绝缘膜和所述第二绝缘膜包 括氮化物膜。所述阻挡膜包括氮化钛膜。所述阻挡膜利用如下步骤来移除，所述步骤包括形成如下牺牲氧化物膜，所述牺 牲氧化物膜的高度低于所述半导体基板上的所述第一柱的上表面的高度；在所述第一柱和 所述牺牲氧化物膜上沉积多晶硅层；移除所述多晶硅层的第一部分以使位于所述第一柱的 第一侧壁附近的所述阻挡膜露出；以及移除露出的所述阻挡膜。所述牺牲氧化物膜包括SOD膜，其中，位于所述第一柱的第二侧壁附近的所述阻 挡膜保持被所述多晶硅层覆盖并且在移除所述第一侧壁附近的阻挡膜时不被移除。移除所 述多晶硅层的第一部分的步骤包括在不将离子注入到所述多晶硅层的第一部分的情况下 将离子注入到所述多晶硅层的第二部分中；以及移除所述第一多晶硅层。所述离子注入工序执行多次。所述离子注入工序以相对于与所述半导体基板的表 面垂直的角度在0°至30°的范围内的角度执行。还包括在使所述第一侧壁附近的所述阻 挡膜露出之后，移除所述多晶硅层和所述牺牲氧化物膜。所述阻挡膜利用如下步骤来移除，所述步骤包括在所述半导体基板和所述第一 柱上形成牺牲氧化物膜；移除所述牺牲氧化物膜以使所述第一柱露出；在所述第一柱的上 表面和所述牺牲氧化物膜的上表面上形成使位于所述第一柱的第一侧壁附近的阻挡膜露 出的掩摸图案；以及移除从所述掩摸图案露出的阻挡膜。所述掩摸图案包括氧化物膜。还包括在移除所述第一侧壁附近的阻挡膜之后移除 所述掩摸图案和所述牺牲氧化物膜。所述第二绝缘膜通过将所述第二保护膜的表面氮化来 获得。所述第一柱的第一延长下部的深度具有作为蚀刻目标的最终形成的触点孔的临界尺 寸。一种半导体器件的制造方法，所述方法包括蚀刻半导体基板以形成柱；在所述 柱的第一侧壁和第二侧壁上形成由第一材料形成的第一膜，所述第一侧壁和所述第二侧壁 位于所述柱的相对两侧；蚀刻所述半导体基板以使所述柱的下部延长并限定所述柱的第一 延长部分；在所述第一侧壁和所述第二侧壁以及所述第一延长部分上形成由第二材料形成 的第一膜；蚀刻所述半导体基板以使所述柱的下部延长并在所述第一延长部分下方限定所 述柱的第二延长部分；至少在所述第二延长部分上形成由第一材料形成的第二膜；至少在 所述由第一材料形成的第二膜上形成由第二材料形成的第二膜；在包括所述第一延长部分 和所述第二延长部分在内的所述柱的第一侧壁和第二侧壁上形成由第三材料形成的膜，所述由第三材料形成的膜沉积在所述由第二材料形成的第二膜上；以及移除位于所述第一侧 壁附近的所述由第二材料形成的第一膜、所述由第二材料形成的第二膜以及所述由第三材 料形成的膜以限定使所述柱的第一侧壁的一部分露出的触点孔，所述触点孔限定在所述由 第一材料形成的第一膜与所述由第一材料形成的第二膜之间。所述第一材料是氧化物，所述第二材料是氮化物，并且所述第三材料包括氮化钛。 位于所述第二侧壁附近的所述由第二材料形成的第一膜、所述由第二材料形成的第二膜、 以及所述由第三材料形成的膜在移除步骤期间保持完好。一种半导体器件包括柱，其形成于基板上；第一保护膜，其形成于所述柱的第一 侧壁的上部；第二保护膜，其形成于所述柱的第二侧壁的上部；第三保护膜，其形成于所述 柱的第一侧壁的下部；第一间隔，其限定在所述第一保护膜与所述第三保护膜之间，所述第 一间隔使所述柱的第一侧壁露出；第四保护膜，其形成于所述柱的第二侧壁的下部；第二 间隔，其限定在所述第二保护膜与所述第四保护膜之间，所述第二间隔使所述柱的第二侧 壁露出；以及绝缘膜，其形成于所述第二保护膜、所述第二间隔和所述第四保护膜上。所述绝缘膜包括第一绝缘膜，其形成于所述第二保护膜和所述第二间隔上；以 及第二绝缘膜，其形成于所述第四保护膜上。
图Ia至图11是示出根据本发明实施例的半导体器件的制造方法的剖视图。图加至图2c是示出根据本发明另一实施例的半导体器件的制造方法的剖视图。
具体实施例方式下面参考附图详细描述本发明。图Ia至图11是示出根据本发明实施例的半导体器件的制造方法的剖视图。参考图la，在半导体基板100的上部上形成硬掩模层(未示出)和抗反射膜(未 示出)。硬掩模层(未示出)可以由非晶碳层、氮氧化硅(SiON)膜、非晶硅层或其组合形 成。在抗反射膜(未示出)的上部上形成限定埋入式位线区域的光阻(photoresist， 又称为光刻胶或光致抗蚀剂)图案。光阻图案(未示出)形成为线型图案(line pattern) 0用光阻图案(未示出)作为掩模蚀刻抗反射膜(未示出)和硬掩模层(未示出)。 移除光阻图案(未示出)和经蚀刻的抗反射膜(未示出)以形成限定埋入式位线区域的硬 掩模图案105。用硬掩模图案105作为掩模蚀刻半导体基板100以形成多个柱115。半导体基板 100的一部分被蚀刻掉以形成竖直方向上的柱115。执行氧化工序以在包括柱115在内的半导体基板100的表面上形成第一氧化物膜 120。执行该工序以保护半导体基板100和柱115。第一氧化物膜120的一部分可以形成于 半导体基板100的内侧表面(例如，柱115的侧壁)上。例如，当第一氧化物膜120形成为 100A厚时，约50 A的氧化物膜被沉积在半导体基板100的表面上并形成在半导体基板的 内侧上。参考图lb，执行回蚀工序以移除形成于半导体基板100上以及形成于柱115的顶面上的第一氧化物膜120，同时留下柱115的侧壁上的第一氧化物膜120。在该回蚀工序中， 用硬掩模图案105作为掩模来蚀刻沉积在半导体基板100的表面上的第一氧化物膜120。 在回蚀工序之后，保留在柱115的侧壁上的第一氧化物膜120变得比原厚度薄。参考图lc，使用硬掩模图案105和柱115作为掩模将半导体基板100进一步蚀刻 深度D1。在柱115的侧壁和硬掩模图案105的侧壁上形成衬垫(liner)氮化物膜125。衬 垫氮化物膜125通过在包括硬掩模图案105和柱115在内的半导体基板100的整个表面上 形成氮化物膜之后执行回蚀工序来获得。衬垫氮化物膜125形成为用于保护露出的触点孔 区域。参考图ld，用硬掩模图案105和衬垫氮化物膜125作为掩模进一步蚀刻半导体基 板100。执行氧化工序以在半导体基板100的表面上形成第二氧化物膜130。与图Ia所示 的第一氧化物膜120 —样，第二氧化物膜130被部分地沉积在半导体基板100的内侧且部 分地沉积在半导体基板100的表面上。参考图le，执行等离子体硝化工序以将第二氧化物膜130的表面转变为氮化物膜 135。该氮化物膜135被沉积在第二氧化物膜130上。在柱115的侧壁和硬掩模图案105的侧壁上形成阻挡膜140。阻挡膜140由与氮 化物膜135具有蚀刻选择性差异的材料(例如，氮化钛(TiN))形成。阻挡膜140通过在包 括硬掩模图案105和柱115在内的所得表面上沉积氮化钛膜之后执行回蚀工序来形成。参考图lf，在包括阻挡膜140在内的半导体基板100的所得表面上形成牺牲氧化 物膜145。牺牲氧化物膜145包括旋涂介电(SOD)氧化物膜。在执行化学机械抛光(CMP)工序以使硬掩模图案105露出之后，执行退火工序或
固化工序。使牺牲氧化物膜145凹入从而硬掩模图案105朝向牺牲氧化物膜145的上部突 出。使牺牲氧化物膜145凹入的工序借助于湿式、干式或回蚀工序来执行。参考图lg，移除从凹入的牺牲氧化物膜145露出的阻挡膜140。也就是说，移除形 成于硬掩模图案105的侧壁上的阻挡膜140以使衬垫氮化物膜125露出。在牺牲氧化物膜 145的顶面上并且在硬掩模图案105上沉积多晶硅层150。由于牺牲氧化物膜145和硬掩模 图案105形成为彼此具有阶梯差并且多晶硅层150由线型图案形成，多晶硅层也形成为具 有阶梯差。也就是说，多晶硅层150由如下部分形成上平坦表面，其形成于牺牲氧化物膜 145上；下平坦表面，其在与上平坦表面具有阶梯差的情况下形成于硬掩模图案105上；第 一侧壁，其形成于硬掩模图案105的一个侧壁上；以及第二侧壁，其形成于硬掩模图案105 的另一侧壁上。多晶硅层150的第一侧壁和第二侧壁分别将上平坦表面与下平坦表面连 接。参考图lh，将BF2离子注入到多晶硅层150的一部分中。离子注入工序借助于倾 斜注入(slant implantation)来执行。离子注入工序执行两次，包括以第一角度执行的第 一注入工序、以及以不同于第一角度的第二角度执行的第二注入工序。注入角度相对于与 半导体基板100的表面垂直的角度(方向)在0至30°的范围内。在一个实施例中，第一 角度(方向)与半导体基板100的表面垂直并且第二角度相对于与半导体基板100的表面 垂直的角度(方向)在20°至30°的范围内。在倾斜注入工序期间，离子被注入到硬掩模图案105的顶部、多晶硅层150a的上平坦表面和下平坦表面、以及多晶硅层150a的第一侧 壁中，但不注入到多晶硅层150a的第二侧壁中。参考图li，执行清洗工序以移除多晶硅层150的没有注入离子的第二侧壁。在移 除多晶硅层150的第二侧壁时，形成于柱115与牺牲氧化物膜145的一个侧壁之间的阻挡 膜140露出。然而，形成于柱115与牺牲氧化物膜145的另一侧壁之间的阻挡膜140不露
出ο参考图lj，移除形成于柱115的一个侧壁处的阻挡膜140。然而，保留形成于牺牲 氧化物膜145的另一侧壁处的阻挡膜。参考图lk，移除牺牲氧化物膜145和被注入离子的多晶硅层150a。衬垫氮化物膜 125在柱115的一个侧壁处露出，并且阻挡膜140在柱115的另一侧壁处露出。参考图11，移除没有被阻挡膜140覆盖并且保留在柱115的另一侧壁上的氮化物 膜135。移除在柱115的一个侧壁处露出的衬垫氮化物膜125以使柱115从第一氧化物膜 120与第二氧化物膜130之间露出。移除保留在柱115的另一侧壁上的阻挡膜140。然而， 形成于柱115的另一侧壁上的衬垫氮化物膜125没有被移除而是保留下来。露出的柱115 是触点孔155。图加至图2c是示出根据本发明另一实施例的半导体器件的制造方法的剖视图。首先，以相同的方式执行图Ia-图If中的工序。然后，如图加所示，在柱115和牺 牲氧化物膜145的上部形成氧化物膜(未示出)和光阻图案(未示出)。用光阻图案(未 示出)蚀刻氧化物膜(未示出)以形成掩摸图案147。掩摸图案147形成为使形成于柱115 的一个侧壁上的阻挡膜140露出。移除光阻图案(未示出)。参考图2b，移除设置在柱115的一个侧壁上的由掩摸图案147露出的阻挡膜140， 以使衬垫氮化物膜125和氮化物膜135露出。参考图2c，执行湿式蚀刻工序以移除掩摸图案147和牺牲氧化物膜145。然后，相 同地执行如图11所示的工序以形成触点孔。触点孔155的宽度由在图Ic所示的步骤中对半导体基板100进行蚀刻的蚀刻深 度“D1”来确定。与利用光刻工序形成触点孔的工序相比，可以在预定临界尺寸下更精确地 控制蚀刻深度D1。这样，可以改善触点孔的临界尺寸(⑶)均一性。触点孔电连接至例如形 成于触点孔上的埋入式位线图案。如上所述，本发明实施例可以减少形成触点孔时的工序 步骤，并以更均一的临界尺寸在精确的位置形成触点孔。可以使包括触点孔在内的区域的 硅层与周围氧化物膜之间的阶梯差异最小化，以改善沉积金属层的后续工序中的阶梯覆盖 特性。本发明的上述实施例是示例性的而非限制性的。各种替代及等同的方式都是可行 的。本发明并不限于本文所述沉积、蚀刻、抛光和图案化步骤的类型。本发明也不限于任何 特定类型的半导体器件。举例来说，本发明可以用于动态随机存取存储器件(DRAM)或非易 失性存储器件。对本发明内容所作的其它增加、删减或修改是显而易见的并且落入所附权 利要求书的范围内。本申请要求2010年2月1日提交的韩国专利申请No. 10-2010-0009298的优先权， 上述韩国专利申请的全部内容通过引用并入本文。
权利要求
1.一种半导体器件的制造方法，包括蚀刻半导体基板以形成第一柱，所述第一柱是所形成的多个柱的一部分； 在所述第一柱的第一侧壁和第二侧壁上沉积第一保护膜；利用所述第一柱和所述第一保护膜作为掩摸对所述半导体基板执行第一蚀刻工序，以 使所述第一柱的下部延长并限定所述第一柱的第一延长下部；在所述第一柱的第一侧壁和第二侧壁以及所述第一柱的第一延长下部上形成第一绝 缘膜；利用所述第一柱和所述第一绝缘膜作为掩摸对所述半导体基板执行第二蚀刻工序，以 使所述第一柱的下部延长并限定所述第一柱的第二延长下部；至少在所述第一柱的第二延长下部上形成第二保护膜和第二绝缘膜； 在包括所述第一延长下部和所述第二延长下部在内的所述第一柱的第一侧壁和第二 侧壁上沉积阻挡膜，所述阻挡膜被沉积在所述第二绝缘膜上；以及移除设置在所述第一柱的第一侧壁上的所述第一绝缘膜、所述第二绝缘膜和所述阻挡 膜以限定使所述第一柱的第一侧壁的一部分露出的触点孔，所述触点孔限定在所述第一保 护膜与所述第二保护膜之间。
2.根据权利要求1所述的方法，其中，所述第一保护膜和所述第二保护膜包括氧化物膜，设置在所述第二侧壁上的所述第一绝缘膜、所述第二绝缘膜和所述阻挡膜保持完好， 所述第二侧壁位于所述第一侧壁的相对侧。
3.根据权利要求1所述的方法，其中，在所述第一柱的上表面设置有硬掩摸图案。
4.根据权利要求1所述的方法，其中，所述第一绝缘膜和所述第二绝缘膜包括氮化物膜。
5.根据权利要求1所述的方法，其中， 所述阻挡膜包括氮化钛膜。
6.根据权利要求1所述的方法，其中，所述阻挡膜利用如下步骤来移除，所述步骤包括形成如下牺牲氧化物膜，所述牺牲氧化物膜的高度低于所述半导体基板上的所述第一 柱的上表面的高度；在所述第一柱和所述牺牲氧化物膜上沉积多晶硅层；移除所述多晶硅层的第一部分以使位于所述第一柱的第一侧壁附近的所述阻挡膜露 出；以及移除露出的所述阻挡膜。
7.根据权利要求6所述的方法，其中， 所述牺牲氧化物膜包括SOD膜，位于所述第一柱的第二侧壁附近的所述阻挡膜保持被所述多晶硅层覆盖并且在移除 所述第一侧壁附近的阻挡膜时不被移除。
8.根据权利要求6所述的方法，其中， 移除所述多晶硅层的第一部分的步骤包括在不将离子注入到所述多晶硅层的第一部分的情况下将离子注入到所述多晶硅层的 第二部分中；以及移除所述第一多晶硅层。
9.根据权利要求8所述的方法，其中， 所述离子注入的工序执行多次。
10.根据权利要求8所述的方法，其中，所述离子注入的工序以相对于与所述半导体基板的表面垂直的角度在0°至30°的 范围内的角度执行。
11.根据权利要求6所述的方法，还包括在使所述第一侧壁附近的所述阻挡膜露出之后，移除所述多晶硅层和所述牺牲氧化物膜。
12.根据权利要求1所述的方法，其中，所述阻挡膜利用如下步骤来移除，所述步骤包括 在所述半导体基板和所述第一柱上形成牺牲氧化物膜； 移除所述牺牲氧化物膜以使所述第一柱露出；在所述第一柱的上表面和所述牺牲氧化物膜的上表面上形成使位于所述第一柱的第 一侧壁附近的阻挡膜露出的掩摸图案；以及 移除从所述掩摸图案露出的阻挡膜。
13.根据权利要求12所述的方法，其中， 所述掩摸图案包括氧化物膜。
14.根据权利要求12所述的方法，还包括在移除所述第一侧壁附近的阻挡膜之后，移除所述掩摸图案和所述牺牲氧化物膜。
15.根据权利要求1所述的方法，其中，所述第二绝缘膜通过将所述第二保护膜的表面氮化来获得。
16.根据权利要求1所述的方法，其中，所述第一柱的第一延长下部的深度具有作为蚀刻目标的最终形成的触点孔的临界尺等。
17.一种半导体器件的制造方法，包括 蚀刻半导体基板以形成柱；在所述柱的第一侧壁和第二侧壁上形成由第一材料形成的第一膜，所述第一侧壁和所 述第二侧壁位于所述柱的相对两侧；蚀刻所述半导体基板以使所述柱的下部延长并限定所述柱的第一延长部分； 在所述第一侧壁和所述第二侧壁以及所述第一延长部分上形成由第二材料形成的第一膜；蚀刻所述半导体基板以使所述柱的下部延长并在所述第一延长部分下方限定所述柱 的第二延长部分；至少在所述第二延长部分上形成由第一材料形成的第二膜；至少在所述由第一材料形成的第二膜上形成由第二材料形成的第二膜；在包括所述第一延长部分和所述第二延长部分在内的所述柱的第一侧壁和第二侧壁上形成由第三材料形成的膜，所述由第三材料形成的膜沉积在所述由第二材料形成的第二 膜上；以及移除位于所述第一侧壁附近的所述由第二材料形成的第一膜、所述由第二材料形成的 第二膜以及所述由第三材料形成的膜以限定使所述柱的第一侧壁的一部分露出的触点孔， 所述触点孔限定在所述由第一材料形成的第一膜与所述由第一材料形成的第二膜之间。
18.根据权利要求17所述的方法，其中，所述第一材料是氧化物，所述第二材料是氮化物，并且所述第三材料包括氮化钛。
19.根据权利要求17所述的方法，其中，位于所述第二侧壁附近的所述由第二材料形成的第一膜、所述由第二材料形成的第二 膜、以及所述由第三材料形成的膜在移除步骤期间保持完好。
20.一种半导体器件，包括 柱，其形成于基板上；第一保护膜，其形成于所述柱的第一侧壁的上部； 第二保护膜，其形成于所述柱的第二侧壁的上部； 第三保护膜，其形成于所述柱的第一侧壁的下部；第一间隔，其限定在所述第一保护膜与所述第三保护膜之间，所述第一间隔使所述柱 的第一侧壁露出；第四保护膜，其形成于所述柱的第二侧壁的下部；第二间隔，其限定在所述第二保护膜与所述第四保护膜之间，所述第二间隔使所述柱 的第二侧壁露出；以及绝缘膜，其形成于所述第二保护膜、所述第二间隔和所述第四保护膜上。
21.根据权利要求20所述的半导体器件，其中， 所述绝缘膜包括第一绝缘膜，其形成于所述第二保护膜和所述第二间隔上；以及 第二绝缘膜，其形成于所述第四保护膜上。
全文摘要
本发明公开了一种半导体器件及其制造方法，该方法包括蚀刻半导体基板以形成多个柱；在柱的侧壁上沉积第一保护膜；首先用沉积有第一保护膜的柱作为掩模蚀刻所述半导体基板；在所述柱的侧壁以及经首次蚀刻的半导体基板上形成第一绝缘膜；用包括第一绝缘膜的柱作为掩模再次蚀刻半导体基板；在经再次蚀刻的半导体基板的表面上形成第二保护膜和第二绝缘膜；在包括第二绝缘膜的柱的侧壁上沉积阻挡膜；以及移除位于柱的一个侧壁处的第一绝缘膜、第二绝缘膜和阻挡膜以形成由第一保护膜与第二保护膜限定的触点孔。
文档编号H01L23/52GK102142394SQ20101025908
公开日2011年8月3日 申请日期2010年8月18日 优先权日2010年2月1日
发明者成旼哲 申请人:海力士半导体有限公司