专利名称：BiCMOS工艺中的寄生PIN器件及制造方法
技术领域：
本发明涉及半导体集成电路制造领域，特别是涉及一种BiCMOS工艺中的寄生PIN 器件，本发明还涉及一种BiCMOS工艺中的寄生PIN器件的制造方法。
背景技术：
现有BiCMOS工艺中的双极型晶体管(Bipolar Transistor)采用高掺杂的集电区埋层，以降低集电区电阻，采用高浓度高能量N型注入，连接集电区埋层，形成集电极引出端(collector pick-up)。集电区埋层上外延中低掺杂的集电区，在位P型掺杂的外延形成基区，然后N型重掺杂多晶硅构成发射极，最终完成Bipolar Transistor的制作。
发明内容
本发明所要解决的技术问题是提供一种BiCMOS工艺中的寄生PIN器件，具有较低的插入损耗和较高的隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择；本发明还提供了一种BiCMOS工艺中的寄生PIN器件的制造方法，利用BiCMOS工艺中现有工艺条件就能实现，无需额外增加工艺条件，也能够降低成本。为解决上述技术问题，本发明提供的BiCMOS工艺中的寄生PIN器件，形成于一 P 型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，所述寄生PIN器件包括一N型区，由形成于所述浅沟槽隔离氧化层底部并横向延伸进入所述有源区的一N型赝埋层组成，通过在所述浅沟槽隔离氧化层中做接触孔并填入金属引出所述N型区；一 I型区，是由形成于有源区中的N型集电极注入区组成，和延伸入所述有源区的所述N型区相接触；一 P型区，由形成于所述有源区表面上的掺有N型杂质的本征基区外延层组成，和所述I型区相接触，所述P型区通过在其上部形成一金属接触引出。进一步改进是，所述N型赝埋层的杂质浓度范围为lel9Cm_3 le21Cm_3，通过在所述浅沟槽隔离氧化层底部进行离子注入形成，该离子注入的注入剂量为IeHcm 2 leiecnT2、注入能量小于30Kev、注入杂质为磷或砷或锑。所述P型区的本征基区外延层为P 型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述P型掺杂的杂质浓度范围为lel9Cm_3 le21cm-3,是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为lel4cm 2 lel5cm_2、注入能量为IeV 30KeV。所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为lel2cm_2 kl3cm_2、注入能量为IOOKeV 2000KeVo进一步改进是，通过控制所述有源区的宽度使所述有源区两侧的所述N型区能够扩散进入所述有源区并互相连接。为解决上述技术问题，本发明提供的BiCMOS工艺中的寄生PIN器件的制造方法， 包括如下步骤步骤一、利用浅沟槽刻蚀工艺在一 P型硅衬底上形成浅沟槽，并由所述浅沟槽隔离出有源区。
步骤二、通过在所述浅沟槽底部进行N型赝埋层离子注入形成N型区。所述N型赝埋层离子注入的注入剂量为IeHcnT2 lel6Cm_2、注入能量小于30Kev、注入杂质为磷或石申或锑。步骤三、在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层。步骤四、在有源区中进行P型的集电极注入形成I型区。所述集电极注入的注入杂质为磷或砷、注入剂量为lel2cnT2 51el3cnT2、注入能量为IOOKeV 2000KeV。步骤五、对所述硅衬底进行热退火，所述N型区在退火过程中纵向扩散和横向扩散并延伸进入所述有源区并和所述I型区形成接触。能通过控制所述有源区的宽度使所述有源区两侧的所述N型区在退火过程中延伸进入所述有源区并互相连接。步骤六、在所述有源区表面上形成一本征基区外延层、并对所述本征基区外延层进行P型的外基区离子注入形成P型区，该P型区和所述I型区形成接触。所述本征基区外延层为在位P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为IeHcm 2 lel5cm_2、注入能量为IeV 30KeV。步骤七、在所述N型区上部的所述浅沟槽隔离氧化层中形成深阱接触引出所述N 型区，在所述P型区上部做金属接触引出所述P型区。本发明BiCMOS工艺中的寄生PIN器件具有2dB以下的较低插入损耗和30dB以上的较高隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择，能广泛应用在微波开关，微波调制，限幅及数字移相等微波控制电路中，也可用于射频开关，低频整流等领域。本发明制造方法利用BiCMOS工艺中现有工艺条件如赝埋层离子注入、集电极注入、本征基区外延生长和外基区离子注入等就能实现，无需额外增加工艺条件，从而也能够降低成本。
下面结合附图和具体实施方式
对本发明作进一步详细的说明图1是本发明实施例BiCMOS工艺中的寄生PIN器件的结构示意图；图2A-图2D是本发明实施例BiCMOS工艺中的寄生PIN器件的制造方法中各步骤的器件结构示意图。
具体实施例方式如图1所示，是本发明实施例BiCMOS工艺中的寄生PIN器件的结构示意图，所述寄生PIN器件形成于一具P型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，所述寄生 PIN器件包括一 N型区，由形成于所述浅沟槽隔离氧化层底部并横向延伸进入所述有源区的一 N型赝埋层组成，通过在所述浅沟槽隔离氧化层中做接触孔并填入金属引出所述N型区。所述N型赝埋层是通过在所述浅沟槽隔离氧化层底部进行N型赝埋层离子注入形成，注入剂量为IeHcm 2 lel6Cm_2、注入能量小于30Kev、注入杂质为磷或砷或锑的离子注入形成。一 I型区，是由形成于有源区中N型集电极注入区形成，和延伸入所述有源区的所述N型区相接触。所述集电极注入的注入杂质为磷或砷、注入剂量为lel2Cnr2 51el3CnT2、 注入能量为IOOKeV 2000KeV。
一 P型区，由形成于所述有源区表面上的掺有N型杂质的本征基区外延层组成也即由图1所示的在所述有源区表面上的本征基区外延层中进行外基区注入后形成的外基区注入区组成。所述P型区和所述I型区相接触，并通过在其上部形成一金属接触引出。所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为IeHcnT2 lel5cm-2、注入能量为 2KeV 30KeVo如图2A-图2D所示，是本发明实施例BiCMOS工艺中的寄生PIN器件的制造方法中各步骤的器件结构示意图。本发明实施例BiCMOS工艺中的寄生PIN器件的制造方法，包括如下步骤步骤一、如图2A所示，利用浅沟槽刻蚀工艺在轻掺杂的P型硅衬底上形成浅沟槽。步骤二、如图2A所示，通过在所述浅沟槽底部进行N型的赝埋层离子注入形成N 型赝埋层，以所述N型赝埋层作为所述寄生PIN器件的N型区；所述赝埋层离子注入的注入剂量为IeHcm 2 lel6cnT2、注入能量小于30Kev、注入杂质为磷或砷或锑。步骤三、如图2A所示，在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层。步骤四、如图2B所示，所述浅沟槽隔离氧化层在所述P型衬底上隔离出有源区。 在所述有源区中进行N型的集电极注入形成集电极注入区，以所述集电极注入区作为所述寄生PIN器件的I型区。所述集电极注入的注入杂质为磷或砷、注入剂量为lel2Cm_2 51el3cnT2、注入能量为 IOOKeV 2000KeV。步骤五、如图2B所示，对所述P型硅衬底进行热退火，所述集电极注入区和所述N 型赝埋层在退火过程中会进行纵向扩散和横向扩散，所述N型赝埋层还会延伸进入所述有源区中并和所述集电极注入区相接触；控制所述有源区的宽度，能使所述有源区两侧的所述N型赝埋层实现重叠，即所述有源区两侧的所述N型赝埋层能够连接在一起，这样有助于较少衬底漏电流。步骤六、如图2C所示，在所述P型硅衬底表面形成一本征基区外延层，所述本征基区外延层为硅外延、或锗硅外延、或锗硅碳外延。如图2D所示，在所述有源区表面定义出一离子注入窗口，通过该窗口在所述有源区表面进行双极晶体管的外基区注入，形成一外基区注入区，以所述外基区注入区作为所述寄生PIN器件的P型区。所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为IeHcm2 lel5cm_2、注入能量为IeV 30KeV。步骤七、如图1所示，在所述N型区上部的所述浅沟槽隔离氧化层中形成深阱接触引出所述N型区，在所述P型区上部做金属接触引出所述P型区。以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
权利要求
1.一种BiCMOS工艺中的寄生PIN器件，其特征在于所述寄生PIN器件形成于一 P型硅衬底上，有源区通过浅沟槽隔离氧化层进行隔离，所述寄生PIN器件包括一 N型区，由形成于所述浅沟槽隔离氧化层底部并横向延伸进入所述有源区的一 N型赝埋层组成，通过在所述浅沟槽隔离氧化层中做接触孔并填入金属引出所述N型区；一 I型区，是由形成于有源区中的N型集电极注入区组成，和延伸入所述有源区的所述 N型区相接触；一 P型区，由形成于所述有源区表面上的掺有N型杂质的本征基区外延层组成，和所述 I型区相接触，所述P型区通过在其上部形成一金属接触引出。
2.如权利要求1所述的BiCMOS工艺中的寄生PIN器件，其特征在于所述N型赝埋层的杂质浓度范围为lel9CnT3 le21CnT3，通过在所述浅沟槽隔离氧化层底部进行离子注入形成，该离子注入的注入剂量为IeHcm 2 lel6Cm_2、注入能量小于30Kev、注入杂质为磷或石申或锑。
3.如权利要求1所述的BiCMOS工艺中的寄生PIN器件，其特征在于所述P型区的本征基区外延层为P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述P型掺杂的杂质浓度范围为lel9cm-3 le21cm-3，是通过在位P型掺杂和外基区离子注入形成，所述外基区离子注入的注入杂质为硼或氟化硼、注入剂量为IeHcm2 lel5Cm_2、注入能量为IeV 30KeVo
4.如权利要求1所述的BiCMOS工艺中的寄生PIN器件，其特征在于所述I型区的集电极注入区的注入杂质为磷或砷、注入剂量为lel2cm_2 kl3cm_2、注入能量为IOOKeV 2000KeVo
5.如权利要求1所述的BiCMOS工艺中的寄生PIN器件，其特征在于通过控制所述有源区的宽度使所述有源区两侧的所述N型区能够扩散进入所述有源区并互相连接。
6.一种BiCMOS工艺中的寄生PIN器件的制造方法，其特征在于，包括如下步骤步骤一、利用浅沟槽刻蚀工艺在一 P型硅衬底上形成浅沟槽，并由所述浅沟槽隔离出有源区；步骤二、通过在所述浅沟槽底部进行N型赝埋层离子注入形成N型区；步骤三、在所述浅沟槽中填入氧化硅形成浅沟槽隔离氧化层；步骤四、在有源区中进行P型的集电极注入形成I型区；步骤五、对所述硅衬底进行热退火，所述N型区在退火过程中纵向扩散和横向扩散并延伸进入所述有源区并和所述I型区形成接触；步骤六、在所述有源区表面上形成一本征基区外延层、并对所述本征基区外延层进行P 型的外基区离子注入形成P型区，该P型区和所述I型区形成接触；步骤七、在所述N型区上部的所述浅沟槽隔离氧化层中形成深阱接触引出所述N型区， 在所述P型区上部做金属接触引出所述P型区。
7.如权利要求6所述方法，其特征在于步骤二中所述N型赝埋层离子注入的注入剂量为IeHcm2 lel6cnT2、注入能量小于30Kev、注入杂质为磷或砷或锑。
8.如权利要求6所述方法，其特征在于步骤四中所述集电极注入的注入杂质为磷或砷、注入剂量为lel2cnT2 51el3cnT2、注入能量为IOOKeV 2000KeV。
9.如权利要求6所述方法，其特征在于步骤六中所述本征基区外延层为在位P型掺杂的硅外延、或锗硅外延、或锗硅碳外延，所述外基区离子注入的注入杂质为硼或氟化硼、 注入剂量为IeHcnT2 lel5cnT2、注入能量为2KeV 30KeV。
10.如权利要求6所述方法，其特征在于通过控制所述有源区的宽度使所述有源区两侧的所述N型区在退火过程中延伸进入所述有源区并互相连接。
全文摘要
本发明公开了一种BiCMOS工艺中的寄生PIN器件，形成于硅衬底上，有源区通过浅沟槽隔离，包括一N型区，由形成于浅沟槽隔离氧化层底部并横向延伸进入有源区的一N型赝埋层组成；一I型区，是由形成于有源区中N型的集电极注入区形成，和N型区相接触；一P型区，由形成于有源区表面上的掺有P型杂质的本征基区外延层组成，和I型区相接触。本发明还公开了一种BiCMOS工艺中的寄生PIN器件的制造方法。本发明制造方法利用BiCMOS工艺中现有工艺条件就能实现，无需额外增加工艺条件；本发明器件具有较低插入损耗和较高隔离度，无需额外的工艺条件就可以实现为电路提供多一种器件选择。
文档编号H01L21/329GK102376775SQ20101026535
公开日2012年3月14日 申请日期2010年8月26日 优先权日2010年8月26日
发明者胡君, 钱文生 申请人:上海华虹Nec电子有限公司