专利名称：显示装置用薄膜半导体器件及其制造方法
技术领域：
本发明涉及对有源矩阵方式的液晶显示器以及有机EL显示器进行驱动的薄膜半导体器件，尤其涉及使沟道层为由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层的二层构造的显示装置用薄膜半导体器件的构造以及制造方法。
背景技术：
近年来，作为替代液晶显示器的下一代平板显示器之一的利用了有机材料的电致发光(ELilectroluminescence)的有机EL显示器受到注目。有机EL显示器是与电压驱动型的液晶显示器不同的电流驱动型的设备，急待开发作为有源矩阵方式的显示装置的驱动电路具有优异的导通截止特性的薄膜半导体器件。以往，作为液晶显示器的驱动电路的薄膜半导体器件，存在将由非晶半导体形成的层作为单层使用于沟道层的薄膜半导体器件。这种薄膜半导体器件，虽然由于能带隙 (band gap)大，因此截止电流低，但由于迁移率低，因此存在导通电流也低的问题。另外，作为液晶显示器的驱动电路的薄膜半导体器件，存在将由多晶半导体形成的层作为单层使用于沟道层的薄膜半导体器件。这种薄膜半导体器件，与将由非晶半导体形成的层作为单层使用于沟道层的薄膜半导体器件相反，虽然由于迁移率高，因此导通电流大，但由于多晶半导体中存在晶界和缺陷，因此存在截止电流也高的问题。对于这些问题，提出了使沟道层为由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层的二层构造的薄膜半导体器件(例如参照非专利文献1)。其认为通过使沟道层为由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层的二层构造，使彼此的优点发挥作用，能够理想地得到与由单层的非晶半导体层形成的沟道层的情况相比较而导通电流也高、与由单层的多晶半导体层形成的沟道层的情况相比较而截止电流低的特性。但是，作为现实的薄膜半导体器件，由于使沟道层为由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层的二层构造，彼此的缺点也发挥作用，所以并不一定能够在增大导通电流的同时使截止电流降低。即，作为电荷的移动路径，在源-漏电极间，经由由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层这两方的正沟道(front channel)中，电荷横穿由电阻大的非晶半导体层形成的沟道层而进行移动，所以存在导通电流会降低的问题。另外，作为电荷的移动路径，在源-漏电极间，当不仅产生经由由非晶半导体层形成的沟道层和由多晶半导体层形成的沟道层这两方的正沟道，还产生仅经由由非晶半导体层形成的沟道层的背沟道(back channel)时，则由非晶半导体层形成的沟道层会作为寄生的电流路径发挥作用，作为泄漏电流(leakage current)，截止电流会增加。对于这些问题，作为使导通电流增大的公开技术，公开有使沟道层为凸形状的构造的薄膜半导体器件(例如参照专利文献1)。在该公开技术中，在成为电流路径的沟道层的凸形状的下部，在源-漏电极间电流经由沟道层的凸形状的两侧的下部流动时，沟道层的凸形状的两侧的下部的膜厚比沟道层的凸形状的上部的膜厚薄，所以能够减小沟道层的垂直方向的电阻成分。因此，能够将沟道层的凸形状的下部的横穿电阻抑制得较低，能够增加导通电流。另外，在源电极和漏电极之间，沟道层的凸形状的上部成为电阻。由此，抑制源电极和漏电极之间的背沟道中的电荷的移动。另一方面，作为使截止电流降低的公开技术，有如下的技术在使沟道层为由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层的二层构造的薄膜半导体器件中， 在由非晶半导体层形成的沟道层具有通过过蚀刻(over etching)形成的凹部，在该凹部的内部形成具有与接触层的导电方式(导电类型)相反的导电方式的区域(例如参照专利文献2)。在该公开技术中，在由非晶半导体层形成的沟道层形成的凹部为与接触层相反的导电方式，因此具有能抑制电荷移动的优点。现有技术文献专利文献1 美国专利第6794682号说明书专利文献2 日本特开2009-060096号公报非专利文献1 :Hatzopoulos et al.，IEEE ELECTRON DEVICELETTERS 28， 803(2007)
发明内容
但是，在专利文献1公开的技术中，不过是通过将沟道层的凸形状的上部作为电阻使用来抑制电荷的移动，所以不过是在能作为电阻而抑制电荷移动的范围内对在源电极和漏电极之间的背沟道中的电荷移动进行抑制。因此，在上述现有技术中，存在即使使截止电流降低也无法超过作为电阻的限度而大幅度降低截止电流的问题。另外，在专利文献2的公开技术中，在源电极和漏电极之间，电荷经由在由非晶半导体层形成的沟道层形成的凹部的膜厚较厚的两侧部而在由多晶半导体层形成的沟道层中移动。因此，存在经由在由非晶半导体层形成的沟道层形成的膜厚较厚的凹部的两侧部的上部区域时的横穿电阻大的问题。因此，即使在使沟道层为由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层的二层构造的情况下，也存在导通电流降低、特性降低的问题。而且，该公开技术为通过过蚀刻将由非晶半导体层形成的沟道层的中央制成凹部的构成，所以当考虑通过过蚀刻削去的膜厚时，则使由非晶半导体层形成的沟道层自身变薄也是有限的，因此使凹部的两端部变薄也是有限的。因此，在专利文献1和专利文献2这两者的公开技术中，分别具有使导通电流增大的作用和使截止电流减小的作用的一方，没有充分考虑到兼顾使导通电流增大的作用和使截止电流减小的作用，在使沟道层为由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层的二层构造的薄膜半导体器件中，存在无法充分发挥彼此的优点的问题。于是，本发明是鉴于上述课题而完成的发明，其目的在于提供一种显示装置用薄膜半导体器件及其制造方法，其在使沟道层为由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层的二层构造的情况下，在能够超过作为电阻的层的限度使截止电流大幅度降低的同时，又不使由非晶半导体层形成的沟道层整体的膜厚变薄而使导通电流大幅度增加。为了实现上述目的，本发明的一种方式的显示装置用薄膜半导体器件具备基板； 栅电极，形成在所述基板上；栅极绝缘膜，形成在所述栅电极上；第一沟道层，由形成在所述栅极绝缘膜上的多晶半导体层形成；第二沟道层，由形成在所述第一沟道层上的非晶半导体层形成，在表面具有凸形状；绝缘层，形成在所述第二沟道层的凸形状的上面；两个接触层，形成在所述绝缘层的端部的上面及侧面、与所述绝缘层的侧面相连的所述第二沟道层的凸形状的侧面、以及与所述第二沟道层的所述凸形状的侧面相连的所述第二沟道层的上面；以及源电极和漏电极，所述源电极形成在所述接触层的一方上，所述漏电极形成在所述接触层的另一方上，所述两个接触层具有第一导电方式，所述第二沟道层的凸形状的上部具有与所述第一导电方式相反的第二导电方式。根据本发明的一种方式的显示装置用薄膜半导体器件，能实现如下效果能够在实现能使导通电流大幅度增加的同时使截止电流大幅度降低的显示装置用薄膜半导体器件及其制造方法。
图1是示意表示本发明的实施方式的显示装置用薄膜半导体器件的结构的剖视图。图2是用于示意说明该实施方式的显示装置用薄膜半导体器件的制造方法的剖视图。图3是用于示意说明该实施方式的显示装置用薄膜半导体器件的制造方法的剖视图。图4A是示意表示一般的显示装置用薄膜半导体器件的结构的剖视图。图4B是示意表示该实施方式的显示装置用薄膜半导体器件的结构的剖视图。图5A是表示漏电压Vds为OV时的图4A的虚线A-B以及图4B的虚线A-B处的能带轮廓(energy band profile)的图。图5B是表示漏电压Vds大于OV时的图4A的虚线A-B以及图4B的虚线A-B处的能带轮廓的图。图6A是示意表示一般的显示装置用薄膜半导体器件的结构的剖视图。图6B是示意表示该实施方式的显示装置用薄膜半导体器件的结构的剖视图。图7A是表示漏电压Vds为OV时的图6A的虚线A-B以及图6B的虚线A-B处的能带轮廓的图。图7B是表示漏电压Vds大于OV时的图6A的虚线A-B以及图6B的虚线A-B处的能带轮廓的图。图8A是表示漏电流Ids相对于栅电压Vgs的对数变化的图。
图8B是表示漏电流Ids相对于漏电压Vds的变化的图。图8C是表示漏电流Ids相对于第二沟道层的平坦部的膜厚的变化的图。图9是示意表示有机EL显示装置的结构的图。图10是用于示意说明该实施方式的显示装置用薄膜半导体器件的制造方法的变形例1的剖视图。图11是用于示意说明该实施方式的显示装置用薄膜半导体器件的制造方法的变形例1的剖视图。图12是用于示意说明该实施方式的显示装置用薄膜半导体器件的制造方法的变形例2的剖视图。图13是用于示意说明该实施方式的显示装置用薄膜半导体器件的制造方法的变形例2的剖视图。标号说明100、400 基板110、410 栅电极120、420栅极绝缘膜130、430 第一沟道层140、440 第二沟道层141 第一层142 第二层150、450 绝缘层160、161、210、460、461 接触层170、470 源电极171、471 漏电极200抗蚀剂220源-漏电极230钝化膜310TFT 电源311扫描线驱动电路312信号线驱动电路313显示部320栅极线321源极线322TFT 电源线323EL 电源324像素开关用薄膜半导体器件325有机EL元件电流供给用薄膜半导体器件3 附加电容327有机EL元件
具体实施例方式本发明的一种方式的显示装置用薄膜半导体器件具备基板；栅电极，形成在所述基板上；栅极绝缘膜，形成在所述栅电极上；第一沟道层，由形成在所述栅极绝缘膜上的多晶半导体层形成；第二沟道层，由形成在所述第一沟道层上的非晶半导体层形成，在表面具有凸形状；绝缘层，形成在所述第二沟道层的凸形状的上面；两个接触层，形成在所述绝缘层的端部的上面及侧面、与所述绝缘层的侧面相连的所述第二沟道层的凸形状的侧面、 以及与所述第二沟道层的所述凸形状的侧面相连的所述第二沟道层的上面；以及源电极和漏电极，所述源电极形成在所述接触层的一方上，所述漏电极形成在所述接触层的另一方上，所述两个接触层具有第一导电方式，所述第二沟道层的凸形状的上部具有与所述第一导电方式相反的第二导电方式。根据本方式，在第二沟道层中能够使凸形状的两侧的膜厚比凸形状的膜厚薄，所以能够使源电极及漏电极和第一沟道层之间的第二沟道层的膜厚变薄。因此，能够将从源电极和漏电极经由第一沟道层流动的电流路径(正沟道)中的横穿电阻抑制得较小。其结果，在使沟道层为由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层的二层构造的情况下，能够不使由非晶半导体层形成的沟道层的整体的膜厚变薄而使导通电流大幅度增加。另外，绝缘层含有固定电荷，第二沟道层与该绝缘层接触。在通过该固定电荷而施加于第二沟道层的电压超过绝缘层和第二沟道层的界面处的背沟道形成的阈值电压的情况下，会引起背沟道传导，作为泄露电流，截止电流会增大。但是，由非晶半导体层形成的第二沟道层表面成为凸形状，接触层具有第一导电方式，第二沟道层的凸形状的上部具有第二导电方式。因此，在第二沟道层的凸形状的上部，背沟道形成的阈值电压变大，所以源-漏电极间的经由第二沟道层的凸形状的上部的背沟道的电荷移动受到大幅度抑制。其结果，与只作为电阻而构成了第二沟道层的凸形状的情况相比，能够超过电阻能抑制电荷移动的限度地使截止电流大幅度降低。在此，本发明的一种方式的显示装置用薄膜半导体器件中，所述第二沟道层的凸形状的两侧的下部可以成为所述源电极及所述漏电极与所述第一沟道层之间的电荷的移动路径。另外，本发明的一种方式的显示装置用薄膜半导体器件中，所述绝缘层的宽度可以为与所述第二沟道层的凸形状的上部的上面的宽度相同的宽度。另外，本发明的一种方式的显示装置用薄膜半导体器件中，所述第二沟道层的凸形状的上部可以掺杂有对其赋予与所述第一导电方式相反的第二导电方式的杂质。另外，本发明的一种方式的显示装置用薄膜半导体器件中，所述第一导电方式可以为P型，所述第二导电方式可以为N型。另外，本发明的一种方式的显示装置用薄膜半导体器件中，所述第一导电方式可以为N型，所述第二导电方式可以为P型。另外，本发明的一种方式的显示装置用薄膜半导体器件中，所述绝缘层可以包含 PSG(Phosphorus Silicate Glass 磷硅玻璃)。另外，本发明的一种方式的显示装置用薄膜半导体器件中，所述绝缘层可以包含 BSG(Boron Silicate Glass 硼硅玻璃)。另外，本发明的一种方式的显示装置用薄膜半导体器件中，所述多晶半导体层可以为多晶硅，所述非晶半导体层可以为非晶硅。另外，本发明的一种方式的显示装置用薄膜半导体器件中，所述多晶半导体层可以包含平均粒径为20nm到50nm的微晶半导体层。另外，本发明的一种方式的显示装置用薄膜半导体器件的制作方法的特征在于， 包括第一工序，准备基板；第二工序，在所述基板上形成栅电极；第三工序，在所述栅电极上形成栅极绝缘膜；第四工序，在所述栅极绝缘膜上形成由多晶半导体层形成的第一沟道层；第五工序，在所述第一沟道层上形成由非晶半导体层形成的第二沟道层；第六工序，对所述第二沟道层的上层，为了使其具有第二导电方式而掺杂杂质；第七工序，在所述第二沟道层上形成绝缘层；第八工序，在所述绝缘层上配置预定宽度的抗蚀剂；第九工序，通过预定的干式蚀刻方法，以所述抗蚀剂为掩模，对所述绝缘层和所述第二沟道层的掺杂有杂质的上层进行蚀刻，使所述第二沟道层的表面成为凸形状；第十工序，将所述抗蚀剂从所述绝缘层除去；第十一工序，在所述绝缘层的端部的上面及侧面、与所述绝缘层的侧面相连的所述第二沟道层的凸形状的侧面、以及与所述第二沟道层的所述凸形状的侧面相连的所述第二沟道层的上面，形成具有与所述第二导电方式相反的第一导电方式的两个接触层；第十二工序，在所述接触层的一方上形成源电极，在所述接触层的另一方上形成漏电极。另外，本发明的一种方式的显示装置用薄膜半导体器件的制作方法的特征在于， 包括第一工序，准备基板；第二工序，在所述基板上形成栅电极；第三工序，在所述栅电极上形成栅极绝缘膜；第四工序，在所述栅极绝缘膜上形成由多晶半导体层形成的第一沟道层；第五工序，在所述第一沟道层上形成非晶半导体层；第六工序，在所述非晶半导体层上形成为了具有第二导电方式而含有杂质的层，形成包括所述非晶半导体层和为了具有所述第二导电方式而含有杂质的层的第二沟道层；第七工序，在所述第二沟道层上形成绝缘层；第八工序，在所述绝缘层上配置预定宽度的抗蚀剂；第九工序，通过预定的干式蚀刻方法，以所述抗蚀剂为掩模，对所述绝缘层和所述第二沟道层内的所述含有杂质的层进行蚀刻，使所述第二沟道层的表面成为凸形状；第十工序，将所述抗蚀剂从所述绝缘层除去；第十一工序，在所述绝缘层的端部的上面及侧面、与所述绝缘层的侧面相连的所述第二沟道层的凸形状的侧面、以及与所述第二沟道层的所述凸形状的侧面相连的所述第二沟道层的上面，形成具有与所述第二导电方式相反的第一导电方式的两个接触层；第十二工序，在所述接触层的一方上形成源电极，在所述接触层的另一方上形成漏电极。另外，本发明的一种方式的显示装置用薄膜半导体器件的制作方法的特征在于， 包括第一工序，准备基板；第二工序，在所述基板上形成栅电极；第三工序，在所述栅电极上形成栅极绝缘膜；第四工序，在所述栅极绝缘膜上形成由多晶半导体层形成的第一沟道层；第五工序，在所述第一沟道层上形成由非晶半导体层形成的第二沟道层；第六工序，在所述第二沟道层上形成添加有对所述第二沟道层赋予第二导电方式的杂质的绝缘层；第七工序，在所述绝缘层上形成预定宽度的抗蚀剂；第八工序，通过预定的干式蚀刻方法，以所述抗蚀剂为掩模，对所述绝缘层和所述第二沟道层的上层进行蚀刻，使所述第二沟道层的表面成为凸形状；第九工序，将所述抗蚀剂从所述绝缘层除去；第十工序，在所述绝缘层的端部的上面及侧面、与所述绝缘层的侧面相连的所述第二沟道层的凸形状的侧面、以及与所述第二沟道层的所述凸形状的侧面相连的所述第二沟道层的上面，形成具有与所述第二导电方式相反的第一导电方式的两个接触层；第十一工序，在所述接触层的一方上形成源电极，在所述接触层的另一方上形成漏电极，从所述第六工序到所述第十工序之间的任一工序包括对所述绝缘层进行加热而使掺杂于所述绝缘层的杂质扩散至所述第二沟道层的上层的工序。根据这些方式，能够实现在使沟道层为由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层的二层结构的情况下，能够不使由非晶半导体层形成的沟道层的整体的膜厚变薄而使导通电流大幅度增加的显示装置用薄膜半导体器件的制造方法。另外，能够实现与只作为电阻而构成了第二沟道层的凸形状的情况相比，能够超过电阻抑制电荷移动的限度地使截止电流大幅度降低的显示装置用薄膜半导体器件的制造方法。在此，本发明的一种方式的显示装置用薄膜半导体器件的制造方法中，所述第一导电方式可以是P型，所述第二导电方式可以是N型。另外，本发明的一种方式的显示装置用薄膜半导体器件的制造方法中，所述第一导电方式可以是N型，所述第二导电方式可以是P型。另外，本发明的一种方式的显示装置用薄膜半导体器件的制造方法中，所述第一导电方式可以是P型，所述第二导电方式可以是N型，所述绝缘层可以包含PSG (Wiosphorus Silicate Glass 磷硅玻璃)。另外，本发明的一种方式的显示装置用薄膜半导体器件的制造方法中，所述第一导电方式可以是N型，所述第二导电方式可以是P型，所述绝缘层可以包含BSG(Boron Silicate Glass 硼硅玻璃)。下面，参照附图对本发明的实施方式的显示装置用薄膜半导体器件及其制造方法进行说明。图1是示意表示本发明的实施方式的显示装置用薄膜半导体器件的结构的剖视图。该显示装置用薄膜半导体器件为底栅型的薄膜晶体管器件，具有基板100、在该基板100上依次连续地层叠的栅电极110、栅极绝缘膜120、第一沟道层130、第二沟道层140、 绝缘层150、一对接触层160和161、以及一对源电极170和漏电极171。基板100由例如石英玻璃等构成。栅电极110由金属、例如钼钨(MoW)等构成，形成在基板100上。栅极绝缘膜120由例如氧化硅(SiOx)、氮化硅(SINy)以及其层叠膜等构成，以覆盖栅电极110的方式形成在基板100和栅电极110上。第一沟道层130由形成在栅极绝缘膜120上的多晶半导体层、例如多晶硅等构成， 该第一沟道层130增加导通电流。多晶半导体层可以包括平均粒径为20nm到50nm的微晶半导体层。另外，多晶半导体层可以由平均粒径为20nm到50nm的微晶半导体层构成。第二沟道层140由形成在第一沟道层130上的非晶半导体层、例如非晶硅层等构成，其带隙能量(Eg)大于第一沟道层130的带隙能量(Eg)，所以能使截止电流降低。例如， 第二沟道层140具有1. SeV的Eg，第一沟道层130具有1. IeV的Eg。第二沟道层140在表面具有凸形状(凸部)以及平坦形状(平坦部)，包括第二层 142和第一层141，所述第二层142是第二沟道层140的凸部的上部的第二导电方式(与第一导电方式相反的导电方式)的层，所述第一层141是由凸部的下部以及凸部以外的平坦部构成的层。通过第二层142抑制背沟道中的电荷移动，另一方面，通过第一层141的薄膜化使源极和漏极间的横穿电阻降低，线形区域的电流量增大。所谓第二沟道层140的凸部，例如如图1所示，是第二沟道层的一部分凸出为凸台形状的形态。在此，第二沟道层140的凸部的两侧的下部、即第二沟道层140的凸部的两侧的平坦部的第一层141，成为源电极170及漏电极171与第一沟道层130之间的电荷的移动路径。在第二沟道层中，平坦部的膜厚比凸部的膜厚(凸部的高度)薄。另外，第二层142的第二导电方式是通过向第二沟道层140掺杂赋予与第一导电方式相反的第二导电方式的杂质而形成的。进一步，第二沟道层140的凸部位于栅电极110的上方，其两端相对于栅电极110 的两端位于内侧。而且，第二层142在第二沟道层140的凸部的与接触层160和161以及绝缘层150 接触的部分，以沿源电极170和漏电极171排列的方向横穿第二沟道层140的凸部的形式连续地形成。就是说，第二层142形成在第二沟道层140的凸部的上面的整个面。绝缘层150由例如氧化硅(SiOx)以及氮化硅(SiNy)等构成，仅形成在第二沟道层140的凸形状(第二层14 的上面。由此，在形成接触层160和161的蚀刻中，绝缘层 150能够作为抑制第二沟道层140的蚀刻的沟道蚀刻阻止(CES)层发挥作用。在此，绝缘层150的宽度为与第二沟道层140的凸部的上部(第二层14 的上面的宽度相同的宽度，绝缘层150的侧面与第二沟道层140的凸部(第二层14 的侧面同一平面(flush)。所谓绝缘层150的宽度和第二沟道层140的凸部的宽度，是指源电极170和漏电极171的排列方向的宽度、即沟道电荷的导电方向的宽度。另外，包括如下方式在第一导电方式为P型、第二导电方式为N型的情况下，绝缘层150为PSG(Phosphorus Silicate Glass 磷硅玻璃)。另一方面，包括如下方式在第一导电方式为N型、第二导电方式为P型的情况下，绝缘层150为BSG(Boron Silicate Glass 硼硅玻璃)。一对接触层160和161由比第二沟道层140(第二层14 的杂质浓度高的具有第一导电方式的例如非晶硅等构成，分离地设置在第二沟道层140和绝缘层150上。具体而言，2个接触层160和161分别设置在第二沟道层140的凸部的两侧，形成在绝缘层150的端部的上面及侧面、与绝缘层150的侧面相连的第二沟道层140的凸部的侧面、以及与第二沟道层140的凸部的侧面相连的第二沟道层140的上面(平坦部的上面)。一对源电极170和漏电极171分离地设置。具体而言，源电极170形成在一对接触层160和161中的一方即接触层160上，漏电极171形成在一对接触层160和161中的另一方即接触层161上。源电极170和漏电极171分别为导电性材料以及合金等的单层构造或多层构造，由例如铝(Al)、钼(Mo)、铜(Cu)、钼钨(MoW)、钛(Ti)以及铬(Cr)等构成。图2和图3是用于示意说明本实施方式的显示装置用薄膜半导体器件的制造方法的剖视图。首先，如图2(a)所示，准备基板100。接着，如图2(b)所示，在基板100上形成栅电极110。例如，在基板100上通过例如溅射法形成金属膜，进行使用了光致抗蚀剂掩模的湿式蚀刻，使金属膜图形化为所期望的形状。图形化后的金属膜形成为栅电极110。接着，如图2(c)所示，在栅极110上形成栅极绝缘膜120。接着，如图2(d)所示，在栅极绝缘膜120上通过例如等离子体CVD(化学气相沉积)法等形成由多晶半导体层形成的第一沟道层130。接着，如图2(e)所示，在第一沟道层130上形成由非晶半导体层形成的第二沟道层 140。接着，如图2 (f)所示，为了使第二沟道层140的上层成为第二导电方式，将第二导电方式的杂质例如B(硼)等掺杂到第二沟道层140的上层区域的整个面。由此，形成第一层141和第二层142。接着，如图2(g)所示，在第二沟道层140上形成绝缘层150。接着，如图2(h)所示，在绝缘层150上配置预定宽度的抗蚀剂200。接着，如图2 (i)所示，通过预定的干式蚀刻方法，以抗蚀剂200为掩模一并对绝缘层150和第二沟道层140的掺杂有杂质的上层(第二层14 进行蚀刻，使第二沟道层140 的表面形成为凸形状(凸部)。接着，如图3(a)所示，从绝缘层150除去抗蚀剂200。接着，如图3(b)所示，在绝缘层150的上面及侧面、与绝缘层150的侧面相连的第二沟道层140的凸部的侧面、以及与第二沟道层140的凸部的侧面相连的第二沟道层140 的上面，通过例如等离子体CVD法等形成具有与第二导电方式相反的第一导电方式的接触层 210。接着，如图3(c)所示，在接触层210上通过例如溅射法等形成源-漏电极220。接着，如图3(d)所示，通过预定的干式蚀刻方法，以抗蚀剂为掩模，将绝缘层150 作为蚀刻阻止层，对接触层210以及源-漏电极220的位于第二沟道层140的凸部上方的部分进行蚀刻。由此，在绝缘层150的端部的上面及侧面、与绝缘层150的侧面相连的第二沟道层140的凸部的侧面、以及与第二沟道层140的凸部的侧面相连的第二沟道层140的上面，在第二沟道层140的凸部的两侧分别形成具有与第二导电方式相反的第一导电方式的2个接触层160和161。同时，在接触层160和161中的一方的接触层160上形成源电极 170，在接触层160和161中的另一方的接触层161上形成漏电极171。最后，如图3(e)所示，以覆盖显示装置用薄膜半导体器件的整体的方式，形成钝化膜230。根据具有上述构造的显示装置用薄膜半导体器件，经由第一沟道层130的电荷变得容易移动，导通特性得到改善，另外，经由第二沟道层140的电荷的移动受到限制，截止特性得到改善。下面使用图4A 图7B对得到这些效果的原理进行说明。首先，对于得到导通电流增大的效果的原理进行说明。图4A是示意表示一般的显示装置用薄膜半导体器件的结构的剖视图，其具备基板400、栅电极410、栅极绝缘膜420、第一沟道层430、第二沟道层440、绝缘层450、一对接触层460和461、以及一对源电极470和漏电极471。图4B是示意表示图1的实施方式的显示装置用薄膜半导体器件的结构的剖视图。图5A表示了漏电压Vds为OV时的图4A的虚线A-B以及图4B的虚线A-B处的能带轮廓(作为电荷的移动路径之一的正沟道中的能带轮廓)。图5B表示了漏电压Vds大于OV时的图4A的虚线A-B以及图4B的虚线A-B处的能带轮廓(作为电荷的移动路径之一的正沟道中的能带轮廓)。在图4A和图4B中，假设作为接触层为n+非晶硅层(η+层)，作为第一沟道层为微晶硅层(uc-Si层)，作为第二沟道层为非晶硅层(a-Si层)。另外，在图5A和图5B中，实线表示图4A的虚线A-B处的能带轮廓，虚线表示图4B 的虚线A-B处的能带轮廓。第二沟道层为非晶半导体层，所以其为高电阻。但是，图4B的第二沟道层与图4A 的第二沟道层相比，电荷的移动路径上的厚度与厚度Ad相应地缩小，因此与图4A的显示装置用薄膜半导体器件相比，与第二沟道层的厚度2X Ad相应的横穿电阻减少，在图4B的显示装置用薄膜半导体器件中，导通电流增大。另外，在如图4B所示的第二沟道层薄的情况下，在施加了大的电压Vds时，与第二沟道层厚的情况相比，容易引起点C处的势垒 (potential barrier) Δ φ 降低，与势垒Δ φ 的降低相应地，在第一沟道层和第二沟道层之间，载流子的电荷变得容易移动。因此，通过使第二沟道层缩小厚度△(!，能够超过仅是横穿电阻的减小的情况使与第二沟道的厚度2Χ Ad相应的横穿电阻减小，使导通电流大幅度增大。接下来，对得到截止电流降低的效果的原理进行说明。图6Α是示意表示与图4Α同样的一般的显示装置用薄膜半导体器件的结构的剖视图，图6Β是示意表示与图4Β同样的本实施方式的显示装置用薄膜半导体器件的结构的剖视图。图7Α表示了漏电压Vds为OV时的图6Α的虚线A-B以及图6Β的虚线A-B处的能带轮廓(作为电荷的移动路径之一的背沟道中的能带轮廓)。图7Β表示了漏电压Vds大于 OV时的图6Α的虚线A-B以及图6Β的虚线A-B处的能带轮廓(作为电荷的移动路径之一的背沟道中的能带轮廓)。在图6Α和图6Β中，假设作为接触层为η+非晶硅层(η+层)，作为第一沟道层为微晶硅层(uc-Si层)，作为第二沟道层为非晶硅层(a-Si层)。另外，在图7A和图7B中，实线表示在绝缘层中没有正电荷时的图6A的虚线A-B 处的能带轮廓，虚线表示图6B的虚线A-B处的能带轮廓，点线表示在绝缘层中有正电荷时的图6A的虚线A-B处的能带轮廓。着眼于图7A和图7B的能带轮廓(图7A的实线)，在接触层和第二沟道层之间产生势垒Δ Φ2，能防止从接触层到第二沟道层的背沟道的形成以及防止从接触层向第二沟道层的电荷流入。但是，在与第二沟道层接触的绝缘层存在具有与如下导电方式(在此为P 型)一致的符号的固定电荷(在此为正的固定电荷)的情况下，如图7Α和图7Β的能带轮廓(图7的点线)所示，由于存在固定电荷而会产生施加于第二沟道层的电压，因此会引起势垒Δ Φ2的降低，上述导电方式是与接触层的导电方式(在此为N型)相反的形式。其结果，由于存在固定电荷而施加于第二沟道层的电压，超过绝缘层和第二沟道层的界面处的背沟道形成的阈值电压，引起背沟道中的电荷传导，作为泄露电流，截止电流会增加。与此相对，如图6Β所示，在第二沟道层的凸部的上部具有与接触层的导电方式相反的导电方式(在此为P型)的情况下，在第二沟道层140的凸部的上部，如图7Α和图7Β的虚线所示，势垒△ Φ2变大，绝缘层和第二沟道层的界面处的背沟道形成的阈值电压变大，所以能使施加于第二沟道层的由于固定电荷的存在而产生的电压超过绝缘层和第二沟道层的界面处的背沟道形成的阈值电压得到抑制。其结果，能够抑制由背沟道中的电荷传导所产生的泄露电流，能够使截止电流大幅度降低。在图8Α、图8Β以及图8C中表示通过以上的本实施方式的显示装置用薄膜半导体器件所得到的效果对电流-电压特性产生的影响。图8Α是表示漏电流Ids相对于栅电压Vgs的对数变化的图，示出显示装置用薄膜半导体器件的传输特性。图8B是表示漏电流Ids相对于漏电压Vds的变化的图，示出显示装置用薄膜半导体器件的输出特性。在图8A和图8B中，虚线表示图4B所示的本实施方式的显示装置用薄膜半导体器件的特性，实线表示图4A所示的一般的显示装置用薄膜半导体器件的特性。
着眼于图8A，与一般的显示装置用薄膜半导体器件相比，本实施方式的显示装置用薄膜半导体器件的导通电流的最高水平上升。伴随着显示器的大画面化和高解像度化所要求的显示装置用薄膜半导体器件的电流供给能力也变高，从这一点来看，这成为理想的特性。例如，显示装置用薄膜半导体器件能用于具备图9所示的扫描线驱动电路311、信号线驱动电路312、显示部313以及TFT电源310的有机EL显示装置(EL显示器)。具体而言，显示装置用薄膜半导体器件能用于构成显示部313的像素电路的栅极线320、源极线 321、TFT电源线322、EL电源323、像素开关用薄膜半导体器件(选择晶体管)3M、有机EL 元件电流供给用薄膜半导体器件(驱动晶体管)325、附加电容326以及有机EL元件327中的驱动晶体管325。在该情况下，根据显示装置用薄膜半导体器件的优异的导通特性，能够减小驱动晶体管325的尺寸，所以在EL显示器中，能够提高开口率、并且实现材料利用率的提高。另外，也能够实现低功耗化。另外，根据图8A，与一般的显示装置用薄膜半导体器件相比，本实施方式的显示装置用薄膜半导体器件的截止电流的最低水平降低。因此，例如在将显示装置用薄膜半导体器件用于图9的EL显示器的选择晶体管324的情况下，根据显示装置用薄膜半导体器件的优异的截止特性，能够防止由泄露电流所导致的对比度的降低以及面板内的画质不均勻， 能够确保优异的数据保持特性。另外，与一般的显示装置用薄膜半导体器件相比，在本实施方式的显示装置用薄膜半导体器件中，通过导通电流和截止电流的特性的改善，能得到所希望的导通截止比。因此，例如在将显示装置用薄膜半导体器件用于图9的EL显示器的驱动晶体管325的情况下，能在EL显示器中得到所希望的对比度，能够实现画质提高。接着，着眼于图8B，一般的显示装置用薄膜半导体器件，在漏电压Vds小的区域， 漏电流Ids减小，与此相对，本实施方式的显示装置用薄膜半导体器件，尤其在漏电压Vds 小的区域，漏电流Ids增大。因此，例如在将显示装置用薄膜半导体器件用于图9的EL显示器的选择晶体管324的情况下，在EL显示器中，能够防止扫描线选择期间中的像素电位和数据电位的充电误差。接着，在图8C示出通过使第二沟道层140的凸部的两侧的平坦部的膜厚变薄所得到的效果。图8C是表示在将漏电压Vds设为0. IV、将栅电压Vgs设为20V时的漏电流Ids相对于第二沟道层140的平坦部的膜厚(图1的膜厚B)的变化的图。图8C是在由膜厚170nm的SW2构成栅极绝缘膜120、由膜厚30nm的微晶硅构成第一沟道层130、由膜厚150nm的非晶硅层构成第二沟道层140的凸部、由膜厚150nm的SW2 构成绝缘层150、使接触层160和161为膜厚25nm的N+型层时所得到的。根据图8C，可知随着第二沟道层140的平坦部的膜厚变薄，漏电流Ids增大。因此，在将显示装置用薄膜半导体器件用于图9的EL显示器的驱动晶体管325的情况下，为了提高导通特性，优选使第二沟道层140的平坦部的膜厚变薄。如上所述，根据本实施方式的显示装置用薄膜半导体器件，能够实现在作为沟道层使由多晶半导体层形成的沟道层和由非晶半导体层形成的沟道层为二层构造的情况下， 能够在使导通电流大幅度增加的同时使截止电流大幅度降低、且具有优异的导通截止特性的显示装置用薄膜半导体器件。
(变形例1)图10和图11是用于示意说明本变形例的显示装置用薄膜半导体器件的制造方法的剖视图。首先，如图10(a)所示，准备基板100。接着，如图10(b)所示，在基板100上形成栅电极110。例如，在基板100上通过例如溅射法形成金属膜，进行使用了光致抗蚀剂掩模的湿式蚀刻，使金属膜图形化为所期望的形状。图形化后的金属膜形成为栅电极110。接着，如图10(c)所示，在栅电极110上形成栅极绝缘膜120。接着，如图10(d)所示，在栅极绝缘膜120上通过例如等离子体CVD法等形成由多晶半导体层形成的第一沟道层130。接着，如图10(e)所示，在第一沟道层130上形成由非晶半导体层形成的第一层 141。接着，如图10(f)所示，在第一层141上的整个面形成为了具有第二导电方式而含有杂质的第二层142，形成包括第一层141和为了具有第二导电方式而含有杂质的第二层 142的第二沟道层140。接着，如图10(g)所示，在第二沟道层140上形成绝缘层150。接着，如图10(h)所示，在绝缘层150上配置预定宽度的抗蚀剂200。接着，如图10(i)所示，通过预定的干式蚀刻方法，以抗蚀剂200为掩模一并对绝缘层150和第二沟道层140的掺杂有杂质的上层(第二层14 进行蚀刻，使第二沟道层 140的表面形成为凸形状(凸部)。接着，如图11(a)所示，从绝缘层150除去抗蚀剂200。接着，如图11(b)所示，在绝缘层150的上面及侧面、与绝缘层150的侧面相连的第二沟道层140的凸部的侧面、以及与第二沟道层140的凸部的侧面相连的第二沟道层140 的上面，通过例如等离子体CVD法等形成具有与第二导电方式相反的第一导电方式的接触层 210。接着，如图11(c)所示，在接触层210上通过例如溅射法等形成源-漏电极220。接着，如图11(d)所示，通过预定的干式蚀刻方法，以抗蚀剂为掩模，将绝缘层150 作为蚀刻阻止层，对接触层210和源-漏电极220的位于第二沟道层40的凸部上方的部分进行蚀刻。由此，在绝缘层150的端部的上面及侧面、与绝缘层150的侧面相连的第二沟道层140的凸部的侧面、以及与第二沟道层140的凸部的侧面相连的第二沟道层140的上面， 在第二沟道层140的凸部的两侧分别形成具有与第二导电方式相反的第一导电方式的2个接触层160和161。同时，在接触层160和161中的一方的接触层160上形成源电极170， 在接触层160和161中的另一方的接触层161上形成漏电极171。最后，如图11(e)所示，以覆盖显示装置用薄膜半导体器件的整体的方式，形成钝化膜230。(变形例2)图12和图13是用于示意说明本变形例的显示装置用薄膜半导体器件的制造方法的剖视图。首先，如图12(a)所示，准备基板100。
接着，如图12(b)所示，在基板100上形成栅电极110。例如，在基板100上通过例如溅射法形成金属膜，进行使用了光致抗蚀剂掩模的湿式蚀刻，使金属膜图形化为所期望的形状。图形化后的金属膜形成为栅电极110。接着，如图12(c)所示，在栅电极110上形成栅极绝缘膜120。接着，如图12(d)所示，在栅极绝缘膜120上通过例如等离子体CVD法等形成由多晶半导体层形成的第一沟道层130。接着，如图12(e)所示，在第一沟道层130上形成由非晶半导体层形成的第二沟道层 140。接着，如图12(f)所示，在第二沟道层140上形成添加有对第二沟道层140赋予第二导电方式的杂质的绝缘层150。在此，在第二导电方式是P型、第一导电方式是N型的情况下，绝缘层150包含 BSG(Boron Silicate Glass 硼硅玻璃)。另一方面，在第二导电方式是N型、第一导电方式是P型的情况下，绝缘层150包含PSG (Phosphorus Silicate Glass 磷硅玻璃)。接着，如图12(g)所示，对绝缘层150进行加热，使掺杂于绝缘层150的杂质扩散至第二沟道层140的上层，形成第一层141和第二层142。作为加热方法，有例如激光退火 (热处理)以及形成绝缘层150时的自然扩散等。接着，如图12(h)所示，在绝缘层150上配置预定宽度的抗蚀剂200。接着，如图13(a)所示，通过预定的干式蚀刻方法，以抗蚀剂200为掩模，一并对绝缘层150和第二沟道层140的上层进行蚀刻，使第二沟道层140的表面形成为凸形状(凸部)。接着，如图13(b)所示，从绝缘层150除去抗蚀剂200。接着，如图13(c)所示，在绝缘层150的上面及侧面、与绝缘层150的侧面相连的第二沟道层140的凸部的侧面、以及与第二沟道层140的凸部的侧面相连的第二沟道层140 的上面，通过例如等离子体CVD法等形成具有与第二导电方式相反的第一导电方式的接触层 210。接着，如图13(d)所示，在接触层210上通过例如溅射法等形成源-漏电极220。接着，如图13(e)所示，通过预定的干式蚀刻方法，以抗蚀剂为掩模，将绝缘层150 作为蚀刻阻止层，对接触层210和源-漏电极220的位于第二沟道层40的凸部上方的部分进行蚀刻。由此，在绝缘层150的端部的上面及侧面、与绝缘层150的侧面相连的第二沟道层140的凸部的侧面、以及与第二沟道层140的凸部的侧面相连的第二沟道层140的上面， 在第二沟道层140的凸部的两侧分别形成具有与第二导电方式相反的第一导电方式的2个接触层160和161。同时，在接触层160和161中的一方的接触层160上形成源电极170， 在接触层160和161中的另一方的接触层161上形成漏电极171。最后，如图13(f)所示，以覆盖显示装置用薄膜半导体器件的整体的方式，形成钝化膜230。在图12(f)所示的形成绝缘层150的工序之后的图12(g)所示的工序中，对绝缘层150进行加热，使掺杂于绝缘层150的杂质扩散至第二沟道层140的上层，形成第二层 142。但是，对于使绝缘层150的杂质扩散到第二沟道层140的上层而形成第二层142的工序，只要是在接触层的形成之前，则可以在任一工序中进行，可以在从图12(f)所示的工序到图13(c)所示的形成接触层的工序之间的任一工序中进行。以上，基于实施方式对本发明的显示装置用薄膜半导体器件及其制造方法进行了说明，但本发明并不限于该实施方式。在不脱离本发明的要旨的范围内实施本领域的技术人员能想到的各种变形而得到方案也包含在本发明的范围内。另外，可以在不脱离发明的技术思想的范围内，任意地组合多个实施方式中的各构成要素。例如，当然也可以使第一导电方式和第二导电方式变为与以上说明的组合相反的构成。产业上的可利用性本发明能够应用于显示装置用薄膜半导体器件，尤其能够应用于液晶显示器以及有机EL显示器等。
权利要求
1.一种显示装置用薄膜半导体器件，具备 基板；栅电极，形成在所述基板上； 栅极绝缘膜，形成在所述栅电极上；第一沟道层，由形成在所述栅极绝缘膜上的多晶半导体层形成；第二沟道层，由形成在所述第一沟道层上的非晶半导体层形成，在表面具有凸形状；绝缘层，形成在所述第二沟道层的凸形状的上面；两个接触层，形成在所述绝缘层的端部的上面及侧面、与所述绝缘层的侧面相连的所述第二沟道层的凸形状的侧面、以及与所述第二沟道层的所述凸形状的侧面相连的所述第二沟道层的上面；以及源电极和漏电极，所述源电极形成在所述接触层的一方上，所述漏电极形成在所述接触层的另一方上，所述两个接触层具有第一导电方式，所述第二沟道层的凸形状的上部具有与所述第一导电方式相反的第二导电方式。
2.根据权利要求1所述的显示装置用薄膜半导体器件，所述第二沟道层的凸形状的两侧的下部成为所述源电极及所述漏电极与所述第一沟道层之间的电荷的移动路径。
3.根据权利要求1或2所述的显示装置用薄膜半导体器件，所述绝缘层的宽度为与所述第二沟道层的凸形状的上部的上面的宽度相同的宽度。
4.根据权利要求1至3中的任一项所述的显示装置用薄膜半导体器件，所述第二沟道层的凸形状的上部掺杂有对其赋予与所述第一导电方式相反的第二导电方式的杂质。
5.根据权利要求1至4中的任一项所述的显示装置用薄膜半导体器件， 所述第一导电方式为P型，所述第二导电方式为N型。
6.根据权利要求1至4中的任一项所述的显示装置用薄膜半导体器件， 所述第一导电方式为N型，所述第二导电方式为P型。
7.根据权利要求5所述的显示装置用薄膜半导体器件， 所述绝缘层包含磷硅玻璃。
8.根据权利要求6所述的显示装置用薄膜半导体器件， 所述绝缘层包含硼硅玻璃。
9.根据权利要求1至8中的任一项所述的显示装置用薄膜半导体器件， 所述多晶半导体层为多晶硅，所述非晶半导体层为非晶硅。
10.根据权利要求1至9中的任一项所述的显示装置用薄膜半导体器件， 所述多晶半导体层包含平均粒径为20nm到50nm的微晶半导体层。
11.一种显示装置用薄膜半导体器件的制造方法，包括 第一工序，准备基板；第二工序，在所述基板上形成栅电极； 第三工序，在所述栅电极上形成栅极绝缘膜；第四工序，在所述栅极绝缘膜上形成由多晶半导体层形成的第一沟道层； 第五工序，在所述第一沟道层上形成由非晶半导体层形成的第二沟道层； 第六工序，对所述第二沟道层的上层，为了使其具有第二导电方式而掺杂杂质； 第七工序，在所述第二沟道层上形成绝缘层； 第八工序，在所述绝缘层上配置预定宽度的抗蚀剂；第九工序，通过预定的干式蚀刻方法，以所述抗蚀剂为掩模，对所述绝缘层和所述第二沟道层的掺杂有杂质的上层进行蚀刻，使所述第二沟道层的表面成为凸形状； 第十工序，将所述抗蚀剂从所述绝缘层除去；第十一工序，在所述绝缘层的端部的上面及侧面、与所述绝缘层的侧面相连的所述第二沟道层的凸形状的侧面、以及与所述第二沟道层的所述凸形状的侧面相连的所述第二沟道层的上面，形成具有与所述第二导电方式相反的第一导电方式的两个接触层；第十二工序，在所述接触层的一方上形成源电极，在所述接触层的另一方上形成漏电极。
12.—种显示装置用薄膜半导体器件的制造方法，包括 第一工序，准备基板；第二工序，在所述基板上形成栅电极； 第三工序，在所述栅电极上形成栅极绝缘膜；第四工序，在所述栅极绝缘膜上形成由多晶半导体层形成的第一沟道层； 第五工序，在所述第一沟道层上形成非晶半导体层；第六工序，在所述非晶半导体层上形成为了具有第二导电方式而含有杂质的层，形成包括所述非晶半导体层和为了具有所述第二导电方式而含有杂质的层的第二沟道层； 第七工序，在所述第二沟道层上形成绝缘层； 第八工序，在所述绝缘层上配置预定宽度的抗蚀剂；第九工序，通过预定的干式蚀刻方法，以所述抗蚀剂为掩模，对所述绝缘层和所述第二沟道层内的所述含有杂质的层进行蚀刻，使所述第二沟道层的表面成为凸形状； 第十工序，将所述抗蚀剂从所述绝缘层除去；第十一工序，在所述绝缘层的端部的上面及侧面、与所述绝缘层的侧面相连的所述第二沟道层的凸形状的侧面、以及与所述第二沟道层的所述凸形状的侧面相连的所述第二沟道层的上面，形成具有与所述第二导电方式相反的第一导电方式的两个接触层；第十二工序，在所述接触层的一方上形成源电极，在所述接触层的另一方上形成漏电极。
13.—种显示装置用薄膜半导体器件的制造方法，包括 第一工序，准备基板；第二工序，在所述基板上形成栅电极； 第三工序，在所述栅电极上形成栅极绝缘膜；第四工序，在所述栅极绝缘膜上形成由多晶半导体层形成的第一沟道层； 第五工序，在所述第一沟道层上形成由非晶半导体层形成的第二沟道层；第六工序，在所述第二沟道层上形成添加有对所述第二沟道层赋予第二导电方式的杂质的绝缘层；第七工序，在所述绝缘层上形成预定宽度的抗蚀剂；第八工序，通过预定的干式蚀刻方法，以所述抗蚀剂为掩模，对所述绝缘层和所述第二沟道层的上层进行蚀刻，使所述第二沟道层的表面成为凸形状； 第九工序，将所述抗蚀剂从所述绝缘层除去；第十工序，在所述绝缘层的端部的上面及侧面、与所述绝缘层的侧面相连的所述第二沟道层的凸形状的侧面、以及与所述第二沟道层的所述凸形状的侧面相连的所述第二沟道层的上面，形成具有与所述第二导电方式相反的第一导电方式的两个接触层；第十一工序，在所述接触层的一方上形成源电极，在所述接触层的另一方上形成漏电极，从所述第六工序到所述第十工序之间的任一工序包括对所述绝缘层进行加热而使掺杂于所述绝缘层的杂质扩散至所述第二沟道层的上层的工序。
14.根据权利要求11或12所述的显示装置用薄膜半导体器件的制造方法， 所述第一导电方式为P型，所述第二导电方式为N型。
15.根据权利要求11或12所述的显示装置用薄膜半导体器件的制造方法， 所述第一导电方式为N型，所述第二导电方式为P型。
16.根据权利要求13所述的显示装置用薄膜半导体器件的制造方法， 所述第一导电方式为P型，所述第二导电方式为N型， 所述绝缘层包含磷硅玻璃。
17.根据权利要求13所述的显示装置用薄膜半导体器件的制造方法， 所述第一导电方式为N型，所述第二导电方式为P型， 所述绝缘层包含硼硅玻璃。
全文摘要
本发明提供一种显示装置用薄膜半导体器件，具有第一沟道层(130)，由多晶半导体层形成；第二沟道层(140)，由形成在第一沟道层(130)上的非晶半导体层形成，在表面具有凸形状；绝缘层(150)，形成在第二沟道层(140)的凸形状的上面；接触层(160)以及(161)，形成在绝缘层(150)的端部的上面及侧面、与绝缘层(150)的侧面相连的第二沟道层(140)的凸形状的侧面、以及与第二沟道层(140)的凸形状的侧面相连的第二沟道层(140)的上面；以及源电极(170)和漏电极(171)，接触层(160)以及(161)具有第一导电方式，第二沟道层(140)的凸形状的上部具有第二导电方式，由此能够使导通电流大幅度增加的同时使截止电流大幅度降低。
文档编号H01L29/786GK102405527SQ20108000221
公开日2012年4月4日 申请日期2010年5月11日 优先权日2010年5月11日
发明者川岛孝启, 林宏, 河内玄士朗 申请人:松下液晶显示器株式会社, 松下电器产业株式会社