半导体装置的制作方法

专利名称：半导体装置的制作方法
技术领域：
本发明涉及半导体装置，特别涉及使用了具备保护元件的氮化物半导体的半导体装置
背景技术：
氮化物半导体是指由作为III族元素的铝(Al)、硼⑶、镓(Ga)或铟( )，和作为 V族元素的氮(N)的化合物构成的化合物半导体，通式由BwAlxGiiyhzN(其中，w+x+y+z = 1， O彡w、χ、y、ζ彡1)来表示。因为氮化物半导体的带隙较大，所以具有高击穿电压、高电子饱和速度和高电子 移动性以及异质结中的高电子浓度等优点。此外，通过使III族元素的组成比变化，从而能 够得到带隙的大小不同的氮化物半导体。层叠了具有不同带隙的氮化物半导体而得到的异 质结构造或将这些层叠了多层而得到的量子阱构造或超晶格构造，能够控制元件内的电子 浓度的调制度。因此，针对向短波长发光元件、高输出高频元件和高频低噪声放大元件等的 应用正在进行研究开发。作为使用了异质结构造的半导体元件的一种存在异质结场效应晶体管(Hetero Junction Field Effect Transistor :HFET)。HFET是高速动作的元件，被期待应用于高输 出元件、电源开关元件、高频电源设备和高频低噪声放大器等。在半导体装置中寻求微型化，使用于这种用途的HFET也不例外。但是，使用了氮 化物半导体的HFET存在控制电极(栅极电极)的电涌耐压这种制约，控制电极的微型化存 在限度。特别是在电源开关元件等的情况下，寻求进一步提高电涌抗性。作为提高使用了氮化物半导体的HFET的电涌抗性的方法，对控制电极连接保护 用的二极管的方法被熟知。为了半导体装置的小型化，也研究了使用在与HFET相同基板上 形成的pn结二极管，来作为保护用的二极管(例如，参照专利文献1。)。专利文献1 JP特开2007-59882号公报但是，具有所述以往的保护二极管的半导体装置存在如下的问题。为了充分保护 HFET的控制电极不受电涌影响，需要能够流过从数百mA到IA程度的电流的保护二极管。 若要形成具有这种大电流能力的pn结二极管，需要很大的元件面积，从而存在无法将半导 体装置小型化的问题。此外，还存在为了形成电流能力较大的pn结二极管，需要追加半导 体装置的制造工序的问题。

发明内容
本发明的目的在于解决所述的问题，使得能够将保护元件的元件面积控制得较小 并且在不将制造工序复杂化的情况下实现电涌抗性较高的半导体装置。为了达成所述目的，本发明使半导体装置成为将具有由二维电子气层构成的沟道 的晶体管用作保护元件的结构。具体来说，本发明所涉及的半导体装置，具备第1晶体管，其具有在半导体层层叠体中的第1元件区域上形成的第1欧姆电极、第1栅极电极以及第2欧姆电极；和第1保 护元件，其形成于半导体层层叠体，连接于第1栅极电极和第1欧姆电极之间，在对第1栅 极电极施加了过大的电压时形成释放电流的电流通路；第1保护元件包括在与半导体层层 叠体中的第1元件区域分离的第2元件区域上形成的第2晶体管，第2晶体管具有形成于 第2元件区域上的第1保护元件欧姆电极、第1保护元件栅极电极以及第2保护元件欧姆 电极，第2保护元件欧姆电极与第1栅极电极连接，第1保护元件欧姆电极与第1欧姆电极 连接，第1保护元件栅极电极与第1保护元件欧姆电极和第2保护元件欧姆电极的至少一 方连接，半导体层层叠体具有在基板上依次形成的第1半导体层和与第1半导体层相比带 隙更大的第2半导体层，第2元件区域的面积小于第1元件区域的面积。本发明的半导体装置具有连接于第1晶体管的第1栅极电极和第1欧姆电极之间 的第2晶体管。第2晶体管的第1保护元件栅极电极与第1保护元件欧姆电极和第2保护 元件欧姆电极的至少一方连接。因此，在对第1栅极电极施加了过大的电压的情况下，第2 晶体管成为导通状态，能够形成释放电流的电流通路。此外，因为电流流过作为第2晶体管 的沟道的二维电子气层，所以在第2晶体管的尺寸较小的情况下也能够流过较大的电流。 并且，第2晶体管能够通过与第1晶体管相同的工序来形成。因此，能够将保护元件的元件 面积控制得较小并且能够不将制造工序复杂化地实现电涌抗性较高的半导体装置。本发明的半导体装置中，也可以为如下结构第1栅极电极形成于在第1元件区域 上选择性地形成的第Ip型半导体层上，第1保护元件栅极电极形成于在第2元件区域上选 择性地形成的第2p型半导体层上。通过成为这种结构，能够容易地使第1晶体管和第2晶 体管成为常闭型。在此情况下，也可以为如下结构第Ip型半导体层形成于在第1元件区域形成的 第1栅极凹槽部，第2p型半导体层形成于在第2元件区域形成的第2栅极凹槽部。并且，第2栅极凹槽部也可以比第1栅极凹槽部更深。通过成为这种结构，能够使 第1晶体管的阈值电压和第2晶体管的阈值电压成为不同的值。在本发明的半导体装置中，也可以为如下结构第1栅极电极形成于在第1元件区 域上选择性地形成的第1栅极绝缘膜上，第1保护元件栅极电极形成于在第2元件区域上 选择性地形成的第2栅极绝缘膜上。在这种结构的情况下，也能够容易地使第1晶体管和 第2晶体管成为常闭型。在此情况下，第2栅极绝缘膜的膜厚也可以比第1栅极绝缘膜更厚。通过成为这 种结构，能够使第1晶体管的阈值电压和第2晶体管的阈值电压成为不同的值。在本发明的半导体装置中，第1晶体管的阈值电压和第2晶体管的阈值电压也可 以不同。通过成为这种结构，能够确保第1晶体管的栅极电压的范围较大。在本发明的半导体装置中，也可以为第1保护元件栅极电极和第1保护元件欧姆 电极电位相等的结构。在本发明的半导体装置中，也可以为如下结构保护元件具有连接于第1保护元 件栅极电极和第1保护元件欧姆电极之间的第1阈值电压调整电路，第1阈值电压调整电 路包括在与半导体层层叠体中的第1元件区域和第2元件区域分离的第3元件区域形成的 第1 二极管，第1 二极管形成于第3元件区域上，具有与第1保护元件栅极电极连接的第1 阴极电极和隔着第3p型半导体层而形成于第3元件区域上的第1阳极电极。
在本发明的半导体装置中，也可以为如下结构保护元件具有连接于第1保护元 件栅极电极和第2保护元件欧姆电极之间的第2阈值电压调整电路，第2阈值电压调整电 路包括在与半导体层层叠体中的第1元件区域和第2元件区域分离的第4元件区域上形成 的第2 二极管，第2 二极管形成于第4元件区域上，具有与第1保护元件栅极电极连接的第 2阴极电极和隔着第3p型半导体层而形成于第4元件区域上的第2阳极电极。通过成为这 种结构，能够针对正电涌来保护第1晶体管。在本发明的半导体装置中，也可以为如下结构保护元件具有连接于第1保护元 件栅极电极与第1保护元件欧姆电极之间的第1阈值电压调整电路以及连接于第1保护元 件栅极电极与第2保护元件欧姆电极之间的第2阈值电压调整电路，第1阈值电压调整电 路包括在与半导体层层叠体中的第1元件区域和第2元件区域分离的第3元件区域形成的 第1 二极管，第2阈值电压调整电路包括在与半导体层层叠体中的第1元件区域和第2元件 区域分离的第4元件区域上形成的第2 二极管，第1 二极管形成于第3元件区域上，具有与 第1保护元件栅极电极连接的第1阴极电极和隔着第3p型半导体层而形成于第3元件区 域上的第1阳极电极，第2 二极管形成于第4元件区域上，具有与第1保护元件栅极电极连 接的第2阴极电极和隔着第3p型半导体层而形成于第4元件区域上的第2阳极电极。通 过成为这种结构，能够针对正电涌和负电涌来保护第1晶体管。在本发明的半导体装置中，也可以为如下结构第1欧姆电极具有相互并联连接 的多个第1欧姆电极指，第2欧姆电极具有相互并联连接的多个第2欧姆电极指，第1栅极 电极具有相互并联连接的多个第1栅极电极指，第1欧姆电极指与第2欧姆电极指交替地 配置，第1栅极电极指配置于第1欧姆电极指和第2欧姆电极指之间。在本发明的半导体装置中，也可以为如下结构第1晶体管具有第1欧姆电极焊 盘，其与第1欧姆电极连接；第2欧姆电极焊盘，其与第2欧姆电极连接；和第1栅极电极焊 盘，其与第1栅极电极连接，第1欧姆电极焊盘以覆盖第2元件区域上的方式形成。本发明的半导体装置，也可为如下结构还具备第2保护元件，其形成于半导体层 层叠体，第1晶体管具有形成于第1栅极电极和第2欧姆电极之间的第2栅极电极，第2保 护元件具有在与第1元件区域和第2元件区域分离，且面积小于第1元件区域的第5元件 区域形成的第3晶体管，第3晶体管具有形成于第5元件区域上的第3保护元件欧姆电极、 第2保护元件栅极电极和第4保护元件欧姆电极，第4保护元件欧姆电极与第2栅极电极 连接，第3保护元件欧姆电极与第2欧姆电极连接，第2保护元件栅极电极与第3保护元件 欧姆电极和第4保护元件欧姆电极的至少一方连接。通过成为这种结构，能够实现电涌抗 性较高的双方向开关。在此情况下，也可以为如下结构第1欧姆电极具有相互并联连接的多个第1欧姆 电极指，第2欧姆电极具有相互并联连接的多个第2欧姆电极指，第1栅极电极具有相互并 联连接的多个第1栅极电极指，第2栅极电极具有相互并联连接的多个第2栅极电极指，第 1欧姆电极指与第2欧姆电极指交替地配置，第1栅极电极指和第2栅极电极指相互留有间 隔地配置于第1欧姆电极指和第2欧姆电极指之间。在本发明的半导体装置中，也可以为如下结构第1晶体管具有第1欧姆电极焊 盘，其与第1欧姆电极连接；第2欧姆电极焊盘，其与第2欧姆电极连接；第1栅极电极焊 盘，其与第1栅极电极连接；和第2栅极电极焊盘，其与第2栅极电极连接，第1欧姆电极焊盘以覆盖第2元件区域上的方式形成，第2欧姆电极焊盘以覆盖第5元件区域上的方式形 成。本发明所涉及的半导体装置，能够将保护元件的元件面积控制得较小并且能够不 将制造工序复杂化地实现电涌抗性较高的半导体装置。


图1是表示第1实施方式所涉及的半导体装置的剖面图。图2是表示第1实施方式所涉及的半导体装置的等效电路图。图3是表示第1实施方式所涉及的保护元件的电压电流特性的图。图4是表示第1实施方式所涉及的半导体装置的布局中的一个例子的平面图。图5是表示第1实施方式所涉及的半导体装置的布局中的一个例子的平面图。图6是表示第1实施方式所涉及的半导体装置的变形例的剖面图。图7是表示第1实施方式所涉及的半导体装置的变形例的剖面图。图8是表示第1实施方式所涉及的半导体装置的变形例的剖面图。图9是表示第1实施方式所涉及的半导体装置的变形例的剖面图。图10是表示第1实施方式所涉及的半导体装置的变形例的等效电路图。图11是表示第1实施方式所涉及的半导体装置的变形例的剖面图。图12是表示第1实施方式所涉及的半导体装置的变形例中的布局的一个例子的 平面图。图13是表示第2实施方式所涉及的半导体装置的等效电路图。图14是表示第2实施方式所涉及的半导体装置的剖面图。图15是表示第2实施方式所涉及的半导体装置的变形例的等效电路图。图16是表示第2实施方式所涉及的半导体装置的变形例中的布局的一个例子的 平面图。图17是表示第3实施方式所涉及的半导体装置的等效电路图。图18是表示第3实施方式所涉及的半导体装置的剖面图。图19是表示第3实施方式所涉及的半导体装置中的布局的一个例子的平面图。图20是表示第3实施方式所涉及的半导体装置的变形例的等效电路图。图21是表示第3实施方式所涉及的半导体装置的变形例的等效电路图。图22是表示第3实施方式所涉及的半导体装置的变形例的等效电路图。符号说明101基板102半导体层层叠体103第1半导体层104第2半导体层106A第1元件区域106B第2元件区域106C第3元件区域106D第4元件区域
106E第5元件区域
106F第6元件区域
107元件分离区域
108AP型半导体层
108BP型半导体层
109A栅极绝缘膜
109B栅极绝缘膜
110被保护元件
111第1晶体管
113A第1欧姆电极
113B第2欧姆电极
115栅极电极
118A布线
118B布线
120保护元件
121第2晶体管
123A第1保护元件欧姆电极
123B第2保护元件欧姆电极
125保护元件栅极电极
131A第1欧姆电极指
131B第2欧姆电极指
132栅极电极指
133A第1欧姆电极焊盘
133B第2欧姆电极焊盘
134栅极布线
135栅极电极焊盘
141阈值电压调整电路
142阈值电压调整电路
145A阴极电极
145B阴极电极
145C阴极电极
145D阴极电极
146A阳极电极
146B阳极电极
146C阳极电极
146D阳极电极
147AP型半导体层
147BP型半导体层
147CP型半导体层
147DP型半导体层
151A二极管
151B二极管
151C二极管
151D二极管
206A第1元件区域
206B第2元件区域
206C第3元件区域
211第1晶体管
213A第1欧姆电极
213B第2欧姆电极
215A第1栅极电极
215B第2栅极电极
218A布线
218B布线
218C布线
218D布线
220A第1保护元件
220B第2保护元件
221A第2晶体管
221B第3晶体管
223A第1保护元件欧姆电极
223B第2保护元件欧姆电极
223C第3保护元件欧姆电极
223D第4保护元件欧姆电极
225A第1保护元件栅极电极
225B第2保护元件栅极电极
231A第1欧姆电极指
231B第2欧姆电极指
232A第1栅极电极指
232B第2栅极电极指
233A第1欧姆电极焊盘
233B第2欧姆电极焊盘
234A第1栅极布线
234B第2栅极布线
235A第1栅极电极焊盘
235B第2栅极电极焊盘
241阈值电压调整电路
242阈值电压调整电路
251A二极
251B二极
251C二极
251D二极
具体实施例方式(第1实施方式)参照附图对第1实施方式进行说明。图1表示了第1实施方式所涉及的半导体装 置的剖面结构。如图1所示，在硅基板等的基板101上形成有半导体层层叠体102。半导体 层层叠体102具有第1半导体层103和带隙比第1半导体层103大的第2半导体层104。在 第1半导体层103中的与第2半导体层104的界面附近，形成高浓度的二维电子气ODEG) 层。第1半导体层103为例如厚度为1 μ m的GaN即可，第2半导体层104为例如厚度为 25nm 的 AlGaN 即可。半导体层层叠体102具有被元件分离区域107包围的第1元件区域106A和第2 元件区域106B。元件分离区域107，对半导体层层叠体102注入硼或铁等的离子来形成即 可，元件分离区域107是比半导体层层叠体102的其他部分电阻高的区域。因此，第1元件 区域106A中的2DEG层与第2元件区域106B中的2DEG层独立。在第1元件区域106A上，相互留有间隔地形成了第1欧姆电极113A和第2欧姆 电极113B，在第1欧姆电极113A和第2欧姆电极113B之间形成有栅极电极115。由此，形 成以2DEG层为沟道的HFET、即第1晶体管111。另外，第1欧姆电极113A和第2欧姆电极 113B只要与2DEG层形成欧姆结即可，也可以形成于凹槽部(U力力部)。在第2元件区域106B上，相互留有间隔地形成了第1保护元件欧姆电极123A和第 2保护元件欧姆电极123B，在第1保护元件欧姆电极123A和第2保护元件欧姆电极12 之 间形成有保护元件栅极电极125。由此，形成以2DEG层为沟道的HFET、即第2晶体管121。 另外，第1保护元件欧姆电极123A和第2保护元件欧姆电极12 只要与2DEG层形成欧姆 结即可，也可以形成于凹槽部。第2晶体管121连接于第1晶体管111的栅极电极115和第1欧姆电极113A之 间。具体来说，第2保护元件欧姆电极12 通过布线118A与栅极电极115连接，第1保护 元件欧姆电极123A和保护元件栅极电极125通过布线118B与第1欧姆电极113A连接。接下来，对本实施方式的半导体装置的动作进行说明。图2是以等效电路的形式 表示本实施方式的半导体装置。在作为被保护元件Iio的第1晶体管111的栅极电极115 和第1欧姆电极113A之间，连接有作为保护元件120的第2晶体管121。第2晶体管121 的第2保护元件欧姆电极12 与第1晶体管111的栅极电极115连接，第2晶体管121的 第1保护元件欧姆电极123A和保护元件栅极电极125，与第1晶体管111的第1欧姆电极 113A连接。在此，第1晶体管111是在对栅极电极115施加了正的电压Vthl的情况下在第1 欧姆电极113A和第2欧姆电极11 之间流过电流的常闭型的晶体管。此外，第2晶体管 121是在对保护元件栅极电极125施加了正的电压Vth2的情况下在第1保护元件欧姆电极 123A和第2保护元件欧姆电极12 之间流过电流的常闭型的晶体管。
如图2所示，因为第2晶体管121的保护元件栅极电极125直接与第1保护元件 欧姆电极123A连接，所以保护元件栅极电极125的电位与第1保护元件欧姆电极123A的 电位相等。因此，施加于第2保护元件欧姆电极12 与第1保护元件欧姆电极123A之间 的电压Vffi,，与在第2保护元件欧姆电极12 与第1保护元件欧姆电极123A之间流过的 电流Iffi,的关系如图3所示。在电压Vffi,为正的情况下在第2保护元件欧姆电极12 和第1保护元件欧姆电极123A之间不流过电流。若电压VQ2_Q1达到-Vth2，则第2晶体管 121的沟道成为导通状态。因此，从第1保护元件欧姆电极123A向着第2保护元件欧姆电 极12 流过电流。因此，本实施方式的半导体装置，在对第1晶体管111的栅极电极115施加了绝对 值比第2晶体管121的阈值电压Vth2大的负电涌的情况下，作为保护元件120的第2晶体 管121成为导通状态。由此，形成了从栅极电极115向第1欧姆电极113A释放电流的电流 通路，能够将施加于栅极电极115的负电涌向接地释放。例如，若假设Vthl和Vth2为1. 5V, 则在对栅极电极115施加了低于-1.5V的负电涌的情况下，保护元件120成为导通状态，第 1晶体管111被保护。另一方面，在施加于栅极电极115的电压高于-1. 5V的情况下，保护 元件120保持断开状态。因此，若在使第1晶体管111成为断开状态的情况下使施加于栅 极电极115的电压低于Vthl并且高于-Vth2，例如0V，则在通常的动作时保护元件120不 会成为导通状态，保护元件120不会对第1晶体管111的动作产生影响。第2晶体管121的第1保护元件欧姆电极123A和第2保护元件欧姆电极12 之 间的电流路径是由2DEG层构成的沟道。因此，第2晶体管121能够流过与通过pn结流过 电流的Pn结二极管相比大得多的电流。在pn结二极管的各电极的长度与HFET的各电极 的长度相等的情况下，HFET能够流过1000倍程度的大电流。因此，即使在使作为保护元件 的第2晶体管121远小于第1晶体管111的情况下，也能够确保充足的电流能力。因此，与 形成pn结二极管来作为保护元件的情况相比，能够减小半导体装置的尺寸。在本实施方式中，在基板101上形成作为被保护元件的第1晶体管111和作为保 护元件的第2晶体管121。但是，第1晶体管111和第2晶体管121能够通过相同工艺形 成。因此，能够得到如下优点能够基本不改变通常的半导体装置的制造工序地形成具有保 护元件的半导体装置。在图2中，为如下结构第2晶体管121的保护元件栅极电极125与第1保护元件 欧姆电极123A直接连接，保护元件栅极电极125的电位与第1保护元件欧姆电极123A的 电位相等。但是，只要保护元件栅极电极125的电位与第1保护元件欧姆电极123A的电位 实质相等即可，保护元件栅极电极125和第1保护元件欧姆电极123A也可以通过电阻等来连接。图4表示了使第1晶体管111为多指型HFET的情况的布局的例子。第1晶体管 111的第1欧姆电极具有多个第1欧姆电极指131A，第2欧姆电极具有多个第2欧姆电极 指131B，栅极电极具有多个栅极电极指132。第1欧姆电极指131A和第2欧姆电极指131B 在第1元件区域106A上交替地配置，在第1欧姆电极指131A与第2欧姆电极指131B之间 形成有栅极电极指132。第1欧姆电极指131A与第1欧姆电极焊盘(electrode pad) 133A 连接，第2欧姆电极指131B与第2欧姆电极焊盘13 连接。栅极电极指132通过栅极布 线134与栅极电极焊盘135连接。
在半导体层层叠体102的第1欧姆电极焊盘133A和栅极电极焊盘135之间，形成 有小于第1元件区域106A的第2元件区域106B。在第2元件区域106B上形成有第1保护 元件欧姆电极123A、保护元件栅极电极125和第2保护元件欧姆电极12!3B。第2保护元件 欧姆电极12 通过布线118A与栅极电极焊盘135连接，第1保护元件欧姆电极123A和保 护元件栅极电极125通过布线118B与第2欧姆电极焊盘13 连接。若为这种结构，则能够紧凑地形成被保护元件和保护元件。第2元件区域106B的 面积只要根据需要的电流能力来决定即可，通常为第1元件区域106A的10分之1 50分 之1程度的大小就足够。如图5所示，第1欧姆电极焊盘133A也可以为覆盖第2元件区域106B的一部分 的结构。这样一来，能够进一步缩小半导体装置的尺寸。并且，也可以在第1元件区域106A 上形成第2欧姆电极焊盘13!3B。这样一来，能够进一步缩小半导体装置的尺寸。在本实施方式中，第1晶体管111和第2晶体管121优选是阈值电压为OV以上的 常闭型。通过调整第2半导体层104的膜厚，或者在栅极凹槽部形成栅极电极115和保护 元件栅极电极125，能够使第1晶体管111和第2晶体管121成为常闭型。此外，也可以如 图6所示，隔着ρ型的GaN等而构成的ρ型半导体层108A而在第1元件区域106A上形成 栅极电极115，隔着ρ型半导体层108B而在第2元件区域106B上形成保护元件栅极电极 125。此外，也可以如图7所示，隔着栅极绝缘膜109A而在第1元件区域106A上形成栅极 电极115，隔着栅极绝缘膜109B而在第2元件区域106B上形成保护元件栅极电极125。在本实施方式的半导体装置中，第1晶体管111的阈值电压Vthl和第2晶体管 121的阈值电压Vth2可以相等。但是，也可以使第1晶体管111的阈值电压Vthl和第2晶 体管121的阈值电压Vth2成为不同的值。例如，即使第1晶体管111为常闭型，也存在考 虑到噪声的影响等而通过对栅极电极115施加负电压来使第1晶体管111成为断开状态的 情况。在此情况下，优选提高第2晶体管121的阈值电压Vth2，并增大第2晶体管121成为 导通状态的电压和为了使第1晶体管111成为断开状态而施加于栅极电极115的电压之间 的差。在使第1晶体管111的阈值电压Vthl和第2晶体管121的阈值电压Vth2成为不 同的值的情况下，如下进行即可。在P型半导体层上形成栅极电极的情况下，P型半导体层 的厚度越厚并且P型半导体层与2DEG层的间隔越小则阈值电压越高。因此，若如图8所示 那样在比P型半导体层108A更深的栅极凹槽部形成ρ型半导体层108B，则能够使第2晶 体管121的阈值电压Vth2高于第1晶体管111的阈值电压Vthl。此外，栅极绝缘膜的膜 厚越厚则阈值电压越高。因此，若如图9所示那样使栅极绝缘膜109B的膜厚比栅极绝缘膜 109A的膜厚更厚，则能够使第2晶体管121的阈值电压Vth2高于第1晶体管111的阈值电 压 Vthl。此外，第1晶体管111也可以为阈值电压Vthl小于OV的常开型晶体管。在此情 况下，也使第2晶体管121的阈值电压Vth2高于为了使第1晶体管111成为断开状态而施 加的负电压的绝对值即可。此外，也可以如图10所示，通过阈值电压调整电路141来连接保护元件栅极电极 125和第2保护元件欧姆电极12!3B。这样一来，能够使保护元件120成为导通状态而形成 电流通路的电压成为与第2晶体管121的阈值电压Vth2不同的值。
如图10所示，阈值电压调整电路141由在保护元件栅极电极125和第2保护元件 欧姆电极12 之间串联连接的两个二极管151A和151B构成。二极管151A和二极管151B 使阴极位于保护元件栅极电极125侧来连接。因此，若施加于第2保护元件欧姆电极12 和第1保护元件欧姆电极123A之间的电压VQ2_Q1小于-(Vth2+VonX2)则第2晶体管121成 为导通状态。其中Von为二极管151A和二极管151B的导通电压。例如，在Vth2为1. 5V， Von为1. 5V的情况下，若Vffi,低于-4. 5V则第2晶体管121成为导通状态，形成电流通路。 另外，虽然对二极管151A和二极管151B的Von相等的情况进行了说明，但也可以不同。在使形成电流通路的电压为-4. 5V的情况下，可以使为了使第1晶体管111成为 断开状态而施加于栅极电极115的电压成为-3V左右。像这样，通过降低形成电流通路的 电压，能够降低为了使第1晶体管111成为断开状态而施加于栅极电极115的电压，且能够 使由噪声产生的误动作不容易产生。二极管151A和二极管151B，如图11所示，形成于第3元件区域106C和第4元件 区域106D上即可。二极管151A形成于第3元件区域106C上，具有通过布线118C与保护 元件栅极电极125连接的阴极电极145A，和阳极电极146A。二极管151B形成于第4元件 区域106D上，具有通过布线118D与二极管151A的阳极电极146A连接的阴极电极145B，和 通过布线118E与第1保护元件欧姆电极123A连接的阳极电极146B。阳极电极146A和阳 极电极146B分别形成于由ρ型的GaN等构成的ρ型半导体层147Α和ρ型半导体层147Β 上。二极管151Α和二极管151Β是使用由ρ型半导体层和2DEG层形成的ρη结的ρη结二 极管。二极管151Α和二极管151Β只要能够调整施加于保护元件栅极电极125上的电压 即可，电流能力可以较小。因此，第3元件区域106C和第4元件区域106D的尺寸可以比第 2元件区域106Β更小。因此，例如如图12所示，第3元件区域106C和第4元件区域106D 可以配置于第1欧姆电极焊盘133Α和栅极电极焊盘135之间。此外，也可以与第2元件区 域106Β —起形成于第1欧姆电极焊盘133Α的下面。也可以组合在ρ型半导体层上分别形成栅极电极115和保护元件栅极电极125的 结构，和形成阈值电压调整电路141的结构。在此情况下，各ρ型半导体层可以通过共通的 工序来形成。此外，也可以组合在栅极绝缘膜上分别形成栅极电极115和保护元件栅极电 极125的结构，和形成阈值电压调整电路141的结构。并且，也可以组合使第1晶体管111 的阈值电压和第2晶体管121的阈值电压成为不同的电压的结构，和形成阈值电压调整电 路141的结构。例如，若假设第1晶体管111的阈值电压为1. 5V，第2晶体管121的阈值 电压为4. 5V，二极管151Α和二极管151Β的导通电压分别为1. 5V，则能够使通过保护元件 120形成电流通路的电压为-7. 5V。在此情况下，能够使在使第1晶体管111成为断开状态 时施加于栅极电极115上的栅极电压成为-6V左右，因此能够较大地确保对噪声的容限。在图10 图12中，表示了阈值电压调整电路141具有2个二极管的情况，但二 极管的个数根据保护元件120的动作电压来决定即可，既可以为1个，也可以为3个以上。 此外，也可以在阈值电压调整电路141和保护元件栅极电极125或第1保护元件欧姆电极 123Α之间连接电阻元件等。(第2实施方式)在第1实施方式中，对在对栅极电极115施加了负电涌的情况下，保护第1晶体管111的结构进行了说明。但是，通过成为图13所示的那种结构，在对栅极电极115施加了正 电涌的情况下，能够保护第1晶体管111。在针对正电涌来保护第1晶体管111的情况下， 如图13所示那样将第2晶体管121的保护元件栅极电极125通过阈值电压调整电路142 与第2保护元件欧姆电极12 连接即可。阈值电压调整电路142由在保护元件栅极电极125和第2保护元件欧姆电极12 之间串联连接的两个二极管151C和151D构成。二极管151C和二极管151D使阴极位于保 护元件栅极电极125侧来连接。因此，若在第2保护元件欧姆电极12 和第1保护元件欧 姆电极123A之间施加的电压VQ2_Q1大于Vth2+VonX 2则第2晶体管121成为导通状态。其 中Von是二极管151C和二极管151D的导通电压。例如，在Vth2为1.5V，Von为1. 5V的情 况下，若Vffi,高于4. 5V则第2晶体管121成为导通状态，形成电流通路。另外，虽然对二 极管151C和二极管151D的Von相等的情况进行了说明，但也可以不同。二极管151C和二极管151D如图14所示，形成于第5元件区域106E和第6元件 区域106F上即可。二极管151C具有形成于第5元件区域106E上的阴极电极145C，和通过 布线118F与第2保护元件欧姆电极12 连接的阳极电极146C。二极管151D具有形成于 第6元件区域106F上，且通过布线118H与保护元件栅极电极125连接的阴极电极145D，和 通过布线118G与二极管151C的阴极电极145C连接的阳极电极146D。阳极电极146C和阳 极电极146D分别形成于由ρ型GaN等构成的ρ型半导体层147C和ρ型半导体层147D上。 二极管151C和二极管151D是使用由ρ型半导体层和2DEG层形成的ρη结的ρη结二极管。二极管151C和二极管151D只要能够调整施加于保护元件栅极电极125上的电压 即可，电流能力可以较小。因此，第5元件区域106Ε和第6元件区域106F的尺寸可以比第 2元件区域106Β更小。因此，第5元件区域106Ε和第6元件区域106F配置于第1欧姆电 极焊盘133Α和栅极电极焊盘135之间即可。此外，也可以与第2元件区域106Β —起形成 于第1欧姆电极焊盘133Α的下面。也可以组合在ρ型半导体层上分别形成栅极电极115和保护元件栅极电极125的 结构，和形成阈值电压调整电路142的结构。在此情况下，各ρ型半导体层能够通过共通的 工序来形成。此外，也可以组合在栅极绝缘膜上分别形成栅极电极115和保护元件栅极电 极125的结构，和形成阈值电压调整电路142的结构。并且，也可以组合使第1晶体管111 的阈值电压和第2晶体管121的阈值电压成为不同的电压的结构，和形成阈值电压调整电 路142的结构。例如，若假设第1晶体管111的阈值电压为1. 5V，第2晶体管121的阈值电 压为4. 5V，二极管151C和二极管151D的导通电压分别为1. 5，则能够使通过保护元件120 形成电流通路的电压成为7. 5V。在此情况下，能够扩大在使第1晶体管111成为导通状态 时施加于栅极电极115上的栅极电压的电压范围，能够使使第1晶体管111成为导通状态 时的栅极电压成为3V 4. 5V程度的范围的值。在第2晶体管121的阈值电压Vth2充分高于第1晶体管111的阈值电压Vthl的 情况下，也可以不通过阈值电压调整电路142而直接连接保护元件栅极电极125和第2保 护元件欧姆电极12!3B。在图13和图14中，表示了阈值电压调整电路142具有2个二极管的情况，但二 极管的个数根据保护元件120的动作电压来决定即可，既可以为1个，也可以为3个以上。 此外，也可以在阈值电压调整电路142和保护元件栅极电极125或第2保护元件欧姆电极12 之间连接电阻元件等。并且，如图15所示，若在保护元件栅极电极125与第1保护元件欧姆电极123A之 间连接阈值电压调整电路141，在保护元件栅极电极125与第2保护元件欧姆电极12 之 间连接阈值电压调整电路142，则能保护第1晶体管111不受正电涌和负电涌的影响。在此 情况下，为图16所示那样的布局即可。另外，虽然表示了阈值电压调整电路141和阈值电 压调整电路142都具有2个二极管的例子，但阈值电压调整电路141所包含的二极管的个 数和阈值电压调整电路142所包含的二极管的个数也可以不同。(第3实施方式)第1实施方式和第2实施方式对保护单栅极的晶体管的情况进行了说明，而对双 栅极的晶体管也同样地能够进行保护。图17表示第3实施方式所涉及的半导体装置的电 路结构，图18表示了剖面结构。此外，图19表示了第3实施方式所涉及的半导体装置的布 局的一个例子。如图17 图19所示，本实施方式的半导体装置具备双栅极的第1晶体管 211，其具有第1栅极电极215A和第2栅极电极215B ；第1保护元件220A，其由连接于第1 晶体管211的第1栅极电极215A与第1欧姆电极213A之间的第2晶体管221A构成；和第 2保护元件220B，其由连接于第2栅极电极215B与第2欧姆电极21 之间的第3晶体管 22IB构成。在Si基板等基板101上，形成有具有依次层叠的由GaN等构成的第1半导体层 103和第2半导体层104的半导体层层叠体102。第1晶体管211形成于半导体层层叠体 102的第1元件区域206A，第2晶体管221A形成于第2元件区域206B，第3晶体管221B形 成于第3元件区域206C上。第1元件区域206A、第2元件区域206B和第3元件区域206C 通过STI等元件分离区域107而相互分离。双栅极的第1晶体管211通过对第1栅极电极215A和第2栅极电极215B施加规 定的偏压，既能作为双方向开关来动作，也能作为二极管来动作。例如，通过在第1栅极电 极215A和第2栅极电极215B上，分别以第1欧姆电极213A为基准来施加第1栅极电极 215A的阈值电压以上的电压，以第2欧姆电极21 为基准来施加第2栅极电极215B的阈 值电压以上的电压，能够使其进行在第1欧姆电极213A和第2欧姆电极21 之间在双方 向流过电流的双方向通电动作。另一方面，通过使施加于第1栅极电极215A和第2栅极电 极215B上的偏压分别成为不到阈值电压的电压，能够使其进行在第1欧姆电极213A和第 2欧姆电极21 之间在双方向不流过电流的双方向遮断动作。此外，通过对第1栅极电极215A施加阈值电压以上的电压，并对第2栅极电极 215B施加不到阈值电压的电压，能够使其进行从第1欧姆电极213A向第2欧姆电极21 不流过电流，但从第2欧姆电极21 向第1欧姆电极213A流过电流的二极管动作。通过 对第1栅极电极215A施加不到阈值电压的电压，并对第2栅极电极215B施加阈值电压以 上的电压，能够使其进行从第1欧姆电极213A向第2欧姆电极21 流过电流，但从第2欧 姆电极21 向第1欧姆电极213A不流过电流的二极管动作。在本实施方式中第1晶体管211为在半导体层层叠体102的第1元件区域206A 上形成的多指的双栅极晶体管。第1欧姆电极213A具有多个第1欧姆电极指231A，第2欧 姆电极21 具有多个第2欧姆电极指231B。第1栅极电极215A具有多个第1栅极电极指 232A，第2栅极电极215B具有多个第2栅极电极指232B。
第1欧姆电极指231A和第2欧姆电极指231B在第1元件区域206A上交替配置。 在第1欧姆电极指23IA和第2欧姆电极指23IB之间，形成有第1栅极电极指232A和第2 栅极电极指232B。第1欧姆电极指23IA与第1欧姆电极焊盘233A连接，第2欧姆电极指 23IB与第2欧姆电极焊盘23 连接。第1栅极电极指232A通过第1栅极布线234A与第 1栅极电极焊盘235A连接，第2栅极电极指232B通过第2栅极布线234B与第2栅极电极 焊盘235B连接。第2晶体管221A和第3晶体管221B形成于小于第1元件区域206A的第2元件 区域206B和第3元件区域206C。第2元件区域206B形成于半导体层层叠体102中的第1 欧姆电极焊盘233A与第1栅极电极焊盘235A之间。在第2元件区域206B上，形成有第1 保护元件欧姆电极223A、第1保护元件栅极电极225A以及第2保护元件欧姆电极223B。第 1保护元件欧姆电极223A通过布线218A与第1欧姆电极焊盘233A连接，第2保护元件欧 姆电极22 通过布线218B与第1栅极电极焊盘235A连接。第1保护元件栅极电极225A 和第1保护元件欧姆电极223A相互连接成为同电位。第3元件区域206C形成于半导体层 层叠体102中的第2欧姆电极焊盘23 与第2栅极电极焊盘235B之间。在第3元件区域 206C上，形成有第3保护元件欧姆电极223C、第2保护元件栅极电极225B和第4保护元件 欧姆电极223D。第3保护元件欧姆电极223C通过布线218C与第2欧姆电极焊盘23 连 接，第4保护元件欧姆电极223D通过布线218D与第2栅极电极焊盘235B连接。第2保护 元件栅极电极225B和第4保护元件欧姆电极223D相互连接成为同电位。通过成为这种结构，能够保护第1晶体管211的第1栅极电极215A和第2栅极电 极215B这两者不受负电涌的影响。此外，能够紧凑地形成被保护元件和保护元件。第2元 件区域206B和第3元件区域206C的尺寸根据需要的电流能力来决定即可，通常为第1元件 区域206A的10分之1 50分之1程度的大小就足够。另外，第1保护元件栅极电极225A 和第1保护元件欧姆电极223A以及第2保护元件栅极电极225B和第4保护元件欧姆电极 223D只要分别实质上为同电位即可，也可以通过电阻等来连接。在本实施方式中，也可以为第1欧姆电极焊盘233A覆盖第2元件区域206B，第2 欧姆电极焊盘23 覆盖第3元件区域206C的结构。这样一来能够进一步缩小半导体装置 的尺寸。在本实施方式中，第1栅极电极215A、第2栅极电极215B、第1保护元件栅极电极 225A和第2保护元件栅极电极225B既可以形成于ρ型半导体层上，也可以形成于栅极绝缘 膜上。并且，第1栅极电极215Α的阈值电压与第1保护元件栅极电极225Α的阈值电压可 以不同，第2栅极电极215Β的阈值电压与第2保护元件栅极电极225Β的阈值电压也可以 不同。此外，也可以为第1栅极电极215Α的阈值电压与第2栅极电极215Β的阈值电压不 同的结构。此外，如图20所示，也可以在第1保护元件栅极电极225Α与第1保护元件欧姆 电极223Α之间以及第2保护元件栅极电极225Β与第3保护元件欧姆电极223C之间，分别 连接具有二极管251Α和二极管251Β的阈值电压调整电路Ml。此外，为了保护第1晶体管211不受正电涌的影响，如图21所示，也可以在第1保 护元件栅极电极225A与第2保护元件欧姆电极22 之间以及第2保护元件栅极电极225B 与第4保护元件欧姆电极223D之间，分别连接具有二极管251C和二极管251D的阈值电压 调整电路对2。并且，为了保护第1晶体管211不受正负双方的电涌的影响，如图22所示，也可以连接阈值电压调整电路241和阈值电压调整电路M2。另外，阈值电压调整电路241和阈值电压调整电路242所包含的二极管的个数既 可以为1个，也可以为3个以上。此外，阈值电压调整电路241所包含的二极管的个数与阈 值电压调整电路242所包含的二极管的个数也可以不同。并且，与第1栅极电极215A连接 的阈值电压调整电路241以及阈值电压调整电路M2，和与第2栅极电极215B连接的阈值 电压调整电路Ml以及阈值电压调整电路M2也可以为不同的结构。在各实施方式中表示了基板为Si基板的例子，但只要为能够形成氮化物半导体 层的基板则怎样的基板都可以，也可以为GaN基板、蓝宝石基板或碳化硅(SiC)基板等。工业实用性本发明所涉及的半导体装置能够将保护元件的元件面积控制得较小，而且能够不 将制造工序复杂化地实现电涌抗性较高的HFET，作为使用了具备保护元件的氮化物半导体 的半导体装置等是有用的。
权利要求
1.一种半导体装置，其具备第1晶体管，其具有在半导体层层叠体中的第1元件区域上形成的第1欧姆电极、第1 栅极电极以及第2欧姆电极；和第1保护元件，其形成于所述半导体层层叠体，连接于所述第1栅极电极和所述第1欧 姆电极之间，在对所述第1栅极电极施加了过大的电压时形成释放电流的电流通路；所述第1保护元件包括在与所述半导体层层叠体中的所述第1元件区域分离的第2元 件区域形成的第2晶体管，所述第2晶体管具有在所述第2元件区域上形成的第1保护元件欧姆电极、第1保护 元件栅极电极以及第2保护元件欧姆电极，所述第2保护元件欧姆电极与所述第1栅极电极连接， 所述第1保护元件欧姆电极与所述第1欧姆电极连接，所述第1保护元件栅极电极与所述第1保护元件欧姆电极和第2保护元件欧姆电极的 至少一方连接，所述半导体层层叠体具有在基板上依次形成的第1半导体层和与所述第1半导体层相 比带隙更大的第2半导体层，所述第2元件区域的面积小于所述第1元件区域的面积。
2.根据权利要求1所述的半导体装置，其特征在于，所述第1栅极电极形成于在所述第1元件区域上选择性地形成的第Ip型半导体层上， 所述第1保护元件栅极电极形成于在所述第2元件区域上选择性地形成的第2p型半 导体层上。
3.根据权利要求2所述的半导体装置，其特征在于，所述第Ip型半导体层形成于在所述第1元件区域上形成的第ι栅极凹槽部， 所述第2p型半导体层形成于在所述第2元件区域上形成的第2栅极凹槽部。
4.根据权利要求3所述的半导体装置，其特征在于， 所述第2栅极凹槽部比所述第1栅极凹槽部深。
5.根据权利要求1所述的半导体装置，其特征在于，所述第1栅极电极形成于在所述第1元件区域上选择性地形成的第1栅极绝缘膜上， 所述第1保护元件栅极电极形成于在所述第2元件区域上选择性地形成的第2栅极绝缘膜上。
6.根据权利要求5所述的半导体装置，其特征在于， 所述第2栅极绝缘膜比所述第1栅极绝缘膜厚。
7.根据权利要求1所述的半导体装置，其特征在于，所述第1晶体管的阈值电压与所述第2晶体管的阈值电压不同。
8.根据权利要求1 7的任意一项所述的半导体装置，其特征在于， 所述第1保护元件栅极电极和所述第1保护元件欧姆电极电位相等。
9.根据权利要求1 7的任意一项所述的半导体装置，其特征在于，所述第1保护元件具有连接于所述第1保护元件栅极电极和所述第1保护元件欧姆电 极之间的第1阈值电压调整电路，所述第1阈值电压调整电路包括在与所述半导体层层叠体中的所述第1元件区域和第2元件区域分离的第3元件区域形成的第1二极管，所述第1 二极管形成于所述第3元件区域上，具有与所述第1保护元件栅极电极连接 的第1阴极电极和隔着第3p型半导体层而形成于所述第3元件区域上的第1阳极电极。
10.根据权利要求1 7的任意一项所述的半导体装置，其特征在于，所述第1保护元件具有连接于所述第1保护元件栅极电极和所述第2保护元件欧姆电 极之间的第2阈值电压调整电路，所述第2阈值电压调整电路包括在与所述半导体层层叠体中的所述第1元件区域以及 第2元件区域分离的第4元件区域上形成的第2 二极管，所述第2 二极管形成于所述第4元件区域上，具有与所述第1保护元件栅极电极连接 的第2阴极电极和隔着第4p型半导体层而形成于所述第4元件区域上的第2阳极电极。
11.根据权利要求1 7的任意一项所述的半导体装置，其特征在于，所述第1保护元件具有连接于所述第1保护元件栅极电极与所述第1保护元件欧姆电 极之间的第1阈值电压调整电路以及连接于所述第1保护元件栅极电极与所述第2保护元 件欧姆电极之间的第2阈值电压调整电路，所述第1阈值电压调整电路包括在与所述半导体层层叠体中的所述第1元件区域以及 第2元件区域分离的第3元件区域上形成的第1二极管，所述第2阈值电压调整电路包括在与所述半导体层层叠体中的所述第1元件区域以及 第2元件区域分离的第4元件区域上形成的第2 二极管，所述第1 二极管形成于所述第3元件区域上，具有与所述第1保护元件栅极电极连接 的第1阴极电极和隔着第3p型半导体层而形成于所述第3元件区域上的第1阳极电极，所述第2 二极管形成于所述第4元件区域上，具有与所述第1保护元件栅极电极连接 的第2阴极电极和隔着第4p型半导体层而形成于所述第4元件区域上的第2阳极电极。
12.根据权利要求1 7的任意一项所述的半导体装置，其特征在于， 所述第1欧姆电极具有相互并联连接的多个第1欧姆电极指， 所述第2欧姆电极具有相互并联连接的多个第2欧姆电极指， 所述第1栅极电极具有相互并联连接的多个第1栅极电极指， 所述第1欧姆电极指与所述第2欧姆电极指交替地配置，所述第1栅极电极指配置于所述第1欧姆电极指和所述第2欧姆电极指之间。
13.根据权利要求12所述的半导体装置，其特征在于， 所述第1晶体管具有第1欧姆电极焊盘，其与所述第1欧姆电极连接；第2欧姆电极焊盘，其与所述第2欧姆电极连接；和第1栅极电极焊盘，其与所述第1栅极电极连接，所述第1欧姆电极焊盘以覆盖所述第2元件区域上的方式形成。
14.根据权利要求1所述的半导体装置，其特征在于， 还具备第2保护元件，其形成于所述半导体层层叠体，所述第1晶体管具有形成于所述第1栅极电极和所述第2欧姆电极之间的第2栅极电极，所述第2保护元件具有在与所述第1元件区域以及第2元件区域分离，且面积小于所述第1元件区域的第5元件区域形成的第3晶体管，所述第3晶体管具有形成于所述第5元件区域上的第3保护元件欧姆电极、第2保护 元件栅极电极和第4保护元件欧姆电极，所述第4保护元件欧姆电极与所述第2栅极电极连接， 所述第3保护元件欧姆电极与所述第1欧姆电极连接，所述第2保护元件栅极电极与所述第3保护元件欧姆电极以及第4保护元件欧姆电极 的至少一方连接。
15.根据权利要求14所述的半导体装置，其特征在于， 所述第1欧姆电极具有相互并联连接的多个第1欧姆电极指， 所述第2欧姆电极具有相互并联连接的多个第2欧姆电极指， 所述第1栅极电极具有相互并联连接的多个第1栅极电极指， 所述第2栅极电极具有相互并联连接的多个第2栅极电极指， 所述第1欧姆电极指与所述第2欧姆电极指交替地配置，所述第1栅极电极指和第2栅极电极指相互留有间隔地配置于所述第1欧姆电极指和 所述第2欧姆电极指之间。
16.根据权利要求15所述的半导体装置，其特征在于， 所述第1晶体管具有第1欧姆电极焊盘，其与所述第1欧姆电极连接；第2欧姆电极焊盘，其与所述第2欧姆电极连接；第1栅极电极焊盘，其与所述第1栅极电极连接；和第2栅极电极焊盘，其与所述第2栅极电极连接，所述第1欧姆电极焊盘以覆盖所述第2元件区域上的方式形成，所述第2欧姆电极焊盘以覆盖所述第5元件区域上的方式形成。
全文摘要
本发明提供一种半导体装置，其能够将保护元件的元件面积控制得较小并且能够简化复杂工序地实现电涌抗性较高的半导体装置。该半导体装置具备形成于第1元件区域(106A)上的第1晶体管(111)和包括在第2元件区域(106B)形成的第2晶体管(121)的第1保护元件。第2保护元件欧姆电极(123B)与第1保护元件栅极电极(115)连接，第1保护元件欧姆电极(123A)与第1欧姆电极(113A)连接，第1保护元件栅极电极(115)与第1保护元件欧姆电极(123A)和第2保护元件欧姆电极(123B)的至少一方连接。第2元件区域(106B)的面积小于第1元件区域(106A)。
文档编号H01L27/02GK102148227SQ20111003285
公开日2011年8月10日 申请日期2011年1月26日 优先权日2010年2月5日
发明者上本康裕, 井腰文智, 山际优人, 柳原学, 桥诘真吾 申请人:松下电器产业株式会社