专利名称：积层陶瓷压敏电阻元件的制作方法
技术领域：
本发明涉及一种积层陶瓷电子元件，特别是涉及一种积层陶瓷压敏电阻元件。
背景技术：
参阅图1，现有的积层陶瓷压敏电阻元件包含一个积层本体11、两个端电极12，及一个内电极单元13。该积层本体11具有数层分别由陶瓷材料构成并依序堆叠的本体层111，所述的两个端电极12以导电材料形成在该积层本体11的相反两侧部，该内电极单元13具有数层以导电材料印刷形成在每一本体层111上并交错地分别与所述的两个端电极12接触而电连接的电极层131，且任一电极层131反向于连接该一端电极12的端部的正投 影涵盖相邻的次一电极层131反向于其连接该一端电极12的端部区域而构成电容，借由所述的交错式电极层131的设计确保其电容值范围以及其他电性的稳定，并将电路中的电压钳制于一个相对固定的电压值范围，避免瞬时电压突波产生时对后级电路(图未示出)的伤害。目前的积层陶瓷压敏电阻元件确实可以依左右交错式的电极层131的设计，而在静电放电(ESD)或突波电流产生时，击穿导通而使多余的电压或电流经由接地方式旁通掉(bypass)，因而钳制电压在系统电路可以承受的状态持续维持运作，以达到保护后级电路的目的。参阅图2，由于受限于电容正比于相邻两电极层131的对应面积，及反比于相邻两电极层131的距离的物理特性，因此，现有的交错式电极层131结构的积层陶瓷压敏电阻元件要将预设的电容值降低至最小时，其结构会成如图2所示的左、右各仅有单一层电极层131的态样，而此种最简单结构的积层陶瓷压敏电阻元件虽然可将电容值设计降低至Ipf以下，但却无法维持预设的耐静电放电和耐突波电流的能力，易产生漏电流而无法量得击穿电压。因此，现有的积层陶瓷压敏电阻元件需要改善。
发明内容
本发明的目的在于提供一种具有低电容且可量得击穿电压的积层陶瓷压敏电阻元件。本发明一种积层陶瓷压敏电阻元件包含一个积层本体、两个端电极，及两个内电极单元。该积层本体具有数层分别由陶瓷材料构成并依序堆叠的本体层。所述的两个端电极以导电材料分别形成在该积层本体的相反两侧部。所述的两个内电极单元以导电材料形成在该积层本体中并呈上下间隔地分别与所述的两个端电极连接，且分别具有数层分别形成在所述的本体层上且侧边与对应的端电极接触而电连接的侧电极层，所述的两个内电极单元间相邻的侧电极层的部分结构正投影彼此重叠而形成电容。较佳地，该每一内电极单元具有两层分别印刷形成在对应的本体层上且彼此不接触的侧电极层。较佳地，该每一内电极单元还具有数层分别形成在所述的本体层上且侧边与对应的该另一端电极接触而电连接的辅助侧电极层，每一辅助侧电极层相反于接触该端电极的侧边投影不超过该另一内电极单元的侧电极层侧边。较佳地，构成所述的本体层的陶瓷材料的主成分是氧化锌(ZnO)，副成分是三氧化二秘(Bi2O3)、三氧化二铺(Sb2O3)、氧化钴(Cq3O4)、氧化猛(MnO2)、氧化铺(SbO2)、氧化秘(BiO2)、三氧化二铬(Cr2O3)、氢氧化铝(Al (OH) 3)，或上述材料的组合。较佳地，每一内电极单元的构成材料是导电金属，或导电合金，如钯(Pd)、钼(Pt)、金(Au)、银(Ag),或上述金属所成的合金。本发明的有益的效果在于以左、右两侧上、下间隔的两个内电极单元，以及每一内电极单元都具有至少两层以上的侧电极层的结构，可以在维持预设的耐静电放电和耐突波电流的能力的前提要求下，将电容值设计降低至Ipf以下，并且防止漏电流而可确实地
量得击穿电压。
图I是一剖视示意图，说明现有的积层陶瓷压敏电阻元件；图2是一剖视示意图，说明现有的具有最低电容值设计的积层陶瓷压敏电阻元件；图3是一剖视示意图，说明本发明一种积层陶瓷压敏电阻元件的一个第一较佳实施例；图4是一剖视示意图，说明本发明一种积层陶瓷压敏电阻元件的一个第二较佳实施例；图5是一剖视示意图，说明本发明一种积层陶瓷压敏电阻元件的一个第三较佳实施例。
具体实施例方式下面结合附图及三个实施例对本发明进行详细说明。参阅图3，本发明一种积层陶瓷压敏电阻元件的一个第一较佳实施例，包含一个积层本体21、两个端电极22，及两个内电极单元23。该积层本体21具有数层分别由陶瓷材料构成并依序堆叠的本体层211。较佳地，构成所述本体层211的陶瓷材料的主成分是氧化锌(ZnO)，副成分是三氧化二铋(Bi2O3)、三氧化二铺(Sb2O3)、氧化钴(Co3O4)、氧化猛(MnO2)、氧化铺(SbO2)、氧化秘(BiO2)、三氧化二铬(Cr2O3)、氢氧化铝(Al (OH) 3)，或上述材料的组合。 所述的两个端电极22以导电材料分别形成在该积层本体21的相反两侧部。所述的两组内电极单元23以导电材料形成在该积层本体21中，并呈上下间隔地分别与所述两端电极22接触而电连接，所述两内电极单元23分别具有两层侧电极层231，每一侧电极层231形成在所述的本体层211上且侧边与对应的该一端电极22接触而电连接，同时，所述两内电极单元23间相邻的侧电极层231的部分结构正投影彼此重叠而形成具有预定值的电容。较佳地，每一侧电极层的构成材料是导电金属，如钯(Pd)、钼(Pt)、金(Au)、银(Ag)，或是由此些导电金属所成的合金。所述的积层陶瓷压敏电阻元件借由上、下正投影互相交错的最相邻侧电极层231的部分结构形成具有预定值的电容，并配合另一侧电极层231，而在受到高电压、突波、静电放电时形成击穿导通，进而使电路断路，以确保电性的稳定，而可将电路中的电压钳制于一个相对固定的电压值范围，避免对后级电路的伤害，并可在维持预设的耐静电放电和耐突波电流的能力要求的条件下，将电容值设计降低至Ipf以下；同时，单边具有两层侧电极层231的内电极单元23的结构可以防止漏电流而确保击穿电压可被测量。 参阅图4，本发明积层陶瓷压敏电阻元件的一个第二较佳实施例，与第一实施例相似，其不同处只在于每一内电极单元23包含数层侧电极层231，在图式中绘示三层侧电极层231作说明，借由每一内电极单元23的数层侧电极层231的结构，可以更确保漏电流不会发生，而可维持最低电容设计值并确保击穿电压可被测量。参阅图5，本发明积层陶瓷压敏电阻元件的一个第三较佳实施例，与该第一较佳实施例相似，不同处只在于该每一内电极单元23还具有数个分别形成在所述本体层211上且侧边与对应的该另一端电极22接触而电连接的辅助侧电极层232，每一辅助侧电极层232相反于接触该端电极22的侧边投影不超过该另一内电极单元23的侧电极层231侧边，整体而言是属于业界所称的「可变网版印刷结构」，借此可在确保漏电流不会发生的前提下，更进一步地降低电容设计值并确保击穿电压可被测量。综上所述，本发明提出一种新的积层陶瓷压敏电阻元件，借由内电极单元23上下间隔且彼此远离地与端电极22连接，以及每一内电极单元23具有数层侧电极层231的结构设计，而在不影响耐静电放电、突波、降低钳制电压的电性功能前提下，降低电容至Ipf以下，同时防止漏电流而确保击穿电压可被测量，所以确实能达成本发明的目的。
权利要求
1.一种积层陶瓷压敏电阻元件，包含一个积层本体，及两个端电极，该积层本体具有数层分别由陶瓷材料构成并依序堆叠的本体层，所述的两个端电极以导电材料分别形成在该积层本体的相反两侧部；其特征在于 所述的积层陶瓷压敏电阻元件还包含两个内电极单元，且所述的两个内电极单元以导电材料形成在该积层本体中并呈上下间隔地分别与所述的两个端电极连接，每一内电极单元具有数层分别形成在所述的本体层上且侧边与对应的一个端电极接触而电连接的侧电极层，所述的两个内电极单元中最相邻的侧电极层的部分结构正投影彼此重叠而形成电容。
2.根据权利要求I所述的积层陶瓷压敏电阻元件，其特征在于该每一个内电极单元具有两层分别印刷形成在对应的本体层上且彼此不接触的侧电极层。
3.根据权利要求I所述的积层陶瓷压敏电阻元件，其特征在于该每一个内电极单元具有数层分别形成在所述的本体层上且侧边与对应的该另一端电极接触而电连接的辅助侧电极层，每一个辅助侧电极层相反于接触该端电极的侧边的投影不超过该另一内电极单元的侧电极层侧边。
4.根据权利要求I所述的积层陶瓷压敏电阻元件，其特征在于构成所述的本体层的陶瓷材料的主成分是氧化锌，副成分是三氧化二铋、三氧化二锑、氧化钴、氧化锰、氧化锑、氧化铋、三氧化二铬、氢氧化铝，或上述材料的组合。
5.根据权利要求I所述的积层陶瓷压敏电阻元件，其特征在于该每一个内电极单元的构成材料是钯、钼、金、银，或上述金属所成的合金。
全文摘要
一种积层陶瓷压敏电阻元件，包含一个积层本体、两个端电极，及两个内电极单元，积层本体具有数层分别由陶瓷材料构成并依序堆叠的本体层，端电极以导电材料形成在积层本体的相反两侧部，内电极单元以导电材料形成在积层本体中并呈上下间隔地分别与两个端电极连接，所述的两个内电极单元分别具有数层分别形成在所述的本体层上且侧边与对应的其中一个端电极接触而电连接的侧电极层，且最相邻的侧电极层的部分结构正投影彼此重叠而形成电容，每一内电极单元具有数层侧电极层可以阻止漏电流以量得击穿电压。
文档编号H01C7/12GK102637497SQ20111006407
公开日2012年8月15日 申请日期2011年3月17日 优先权日2011年2月9日
发明者李俊德, 赖慧琳, 黄国桢 申请人:国巨股份有限公司