专利名称：一种增强型AlN/GaN高电子迁移率晶体管及其制作方法
技术领域：
本发明涉及半导体技术领域，尤其涉及一种增强型AlN/GaN高电子迁移率晶体管及其制作方法。
背景技术：
作为第三代半导体材料，GaN基材料具有禁带宽度大、电子饱和漂移速度大、化学稳定性好、抗辐射、耐高温、易形成异质结等优势，成为制造高温、高频、大功率、抗辐射高电子迁移率晶体管(HEMT)结构的首选材料。GaN基异质结构具有很高的载流子浓度和电子迁移率，其导通电阻小，并且宽禁带的优势使得其能够承受很高的工作电压。因此，GaN基HEMT非常适用于高温高频大功率器件、低损耗功率开关器件等应用领域。GaN基材料具有强的自发极化效应和压电极化效应，容易产生极高浓度的二维电 子气，通常GaN基HEMT器件沟道处于常开状态，为耗尽型场效应晶体管。其存在应用上的局限性，必须要提供额外的电源系统来维持器件沟道的关闭，给系统应用造成了体积大、成本高等弊端，严重降低了器件的安全性和可靠性。具有正阈值电压的增强型(常关型)功率器件能够确保功率电子系统的安全性、降低系统成本和复杂性等，是功率系统中的首选器件。因此，高性能增强型GaN基HEMT器件具有非常广阔的应用前景。迄今为止，国内外实现增强型GaN基HEMT的常用方法有(I)凹栅槽技术、⑵F基等离子体注入技术、(3)势垒层P型掺杂技术等。第(I)种方法很难精确控制刻蚀深度，器件阈值电压波动很大，并且在零偏压下沟道不能完全夹断状态，处在少量的泄露电流；第
(2)种方法采用的高能量F离子注入深度分布不均匀，重复性差，并引入严重的晶格损伤，恶化器件性能，F原子在材料中的热稳定性差，该方法的可靠性还需要进一步验证；第(3)种方法尚不成熟，P型AlGaN势垒层的激活困难，需要很高的退火温度，其很少被采用。
发明内容
(一 )要解决的技术问题有鉴于此，本发明的主要目的在于提供一种增强型AlN/GaN高电子迁移率晶体管及其制作方法。( 二 )技术方案为达到上述目的，本发明提供了一种制作增强型AlN/GaN高电子迁移率晶体管的方法，包括提供一个衬底；在该衬底上生长成核层；在该成核层上生长氮化镓高阻缓冲层；在该氮化镓高阻缓冲层上生长高迁移率氮化镓沟道层；在该氮化镓沟道层上生长薄层氮化铝势垒层；在该氮化铝势垒层上生长SiNx表面施主层；
在该SiNx表面施主层上形成源电极和漏电极；刻蚀掉该源电极与漏电极之间的SiNx表面施主层，形成栅槽区；以及在该栅槽区形成栅电极。上述方案中，所述衬底为碳化硅、蓝宝石或者硅衬底。上述方案中，所述成核层为氮化镓或者氮化铝。上述方案中，所述薄层氮化铝势垒层的厚度为I 3nm。上述方案中，所述SiNx表面施主电荷层的厚度为I 3nm。上述方案中，所述在氮化铝势垒层上生长SiNx表面施主层采用原位外延方法、等离子体增强化学气相沉积(PECVD)或者催化化学气相沉积(Cat-CVD)。上述方案中，所述刻蚀掉该源电极与漏电极之间的SiNx表面施主层形成栅槽区的 步骤中，采用感应耦合等离子体(ICP)或者反应离子刻蚀(RIE)方式来刻蚀源电极与漏电极之间的SiNx表面施主层，刻蚀反应气体是SF6、CF4或者CHF3, AlN作为刻蚀阻挡层精确控制了栅槽区的刻蚀深度，栅槽区下沟道内的电子被完全耗尽，形成增强型HEMT器件。上述方案中，所述在衬底上生长成核层、在成核层上生长氮化镓高阻缓冲层、在氮化镓高阻缓冲层上生长高迁移率氮化镓沟道层，以及在氮化镓沟道层上生长薄层氮化铝势垒层，采用材料外延方法，该材料外延方法至少包括金属有机物化学气相沉积方法或者分子束外延方法。为达到上述目的，本发明还提供了一种增强型AlN/GaN高电子迁移率晶体管，该晶体管自下而上依次为衬底、成核层、GaN高阻缓冲层、高迁移率GaN沟道层、薄层AlN势垒层和SiNx表面施主层，且该晶体管的源电极、漏电极制作在该SiNx表面施主层上，栅电极制作在刻蚀掉源电极与漏电极之间SiNx表面施主层而形成的栅槽区。上述方案中，所述源电极、漏电极为欧姆接触，所述栅电极采用肖特基接触。(三)有益效果从上述技术方案可以看出，本发明具有以下有益效果I、本发明提供的增强型AlN/GaN高电子迁移率晶体管的制作方法，成本低廉，工艺简单，重复性好，可靠性高，能够精确控制器件阈值，非常适用于增强型器件的制作。2、本发明提供的增强型AlN/GaN高电子迁移率晶体管的制作方法，首次采用超薄层AlN/GaN异质结构，强极化电场提高了 AlN势垒层的导带势垒高度，使栅槽下的异质界面处无法形成2DEG。3、本发明提供的增强型AlN/GaN高电子迁移率晶体管的制作方法，采用SiNx表面施主层，有利于在SiNx/AlN界面处产生大量的正电荷施主，降低AlN表面处的势垒高度，从而在AlN/GaN界面形成2DEG导电沟道。4、本发明提供的增强型AlN/GaN高电子迁移率晶体管的制作方法，经SiNx表面钝化后的AlN/GaN HEMT具有极强的压电极化和自发极化效应，所形成的2DEG浓度非常高，大大降低了 HEMT器件的通态电阻，用于实现沟道的导通区。5、本发明提供的增强型AlN/GaN高电子迁移率晶体管的制作方法，本发明提出的制作方法利用SiNx和AlN材料的优良刻蚀选择性，刻蚀栅槽区自动终止于AlN势垒层，因此能够精确地控制栅槽区的刻蚀深度，增强型AlN/GaN HEMT的器件阈值与AlN势垒层的厚度密切相关。
本发明的上述和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中图I为依照本发明实施例的制作增强型AlN/GaN高电子迁移率晶体管的方法流程图；图2为依照本发明实施例的增强型AlN/GaN高电子迁移率晶体管的结构示意图；图3为依照本发明实施例的增强型AlN/GaN高电子迁移率晶体管的2DEG沟道示意图；图4为依照本发明实施例的增强型AlN/GaN高电子迁移率晶体管中沟道耗尽截面的电子能带结构；
图5为依照本发明实施例的增强型AlN/GaN高电子迁移率晶体管中沟道导电截面的电子能带结构。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。当然，它们仅仅为示例，并且目的不在于限制本发明。本发明运用外延结构和材料能带控制，制作超薄势鱼AlN/GaN异质结，使异质界面处无法形成二维电子气(2DEG)，用于实现沟道的夹断区；另一方面，在超薄势垒AlN/GaN异质结上淀积SiNx表面施主层，有利于在SiNx/AlN界面处产生大量的正电荷施主，降低AlN表面处的势垒高度，从而在AlN/GaN界面形成2DEG沟道，并且AlN/GaN HEMT具有极强的压电极化和自发极化效应，所形成的2DEG浓度非常高，大大降低了 HEMT器件的通态电阻，用于实现沟道的导通区。通过选择性刻蚀SiNx表面施主层，使得栅槽区下的沟道不会导通，从而实现增强型AlN/GaN HEMT器件。图I示出了依照本发明实施例的制作增强型AlN/GaN高电子迁移率晶体管的方法流程图，其包括以下步骤步骤101 :首先提供一个衬底，可以是碳化硅、蓝宝石或者硅衬底。步骤102 :在所述衬底上采用金属有机物化学气相沉积方法或者分子束外延方法生长一层成核层，成核层可以是氮化镓或者氮化铝。步骤103 :在所述成核层上生长一层氮化镓高阻缓冲层，该层本底浓度低，其厚度在I 3 ii m之间。步骤104 :在所述高阻缓冲层上生长一层高迁移率氮化镓沟道层。优选地，高迁移率氮化镓沟道层的厚度为50 lOOnm。步骤105 :在所述氮化镓沟道层上生长一薄层氮化铝势垒层，该薄层氮化铝势垒层的厚度为I 3nm。步骤106 :随后，氮化硅表面施主层生长在薄层的氮化铝势垒层上，所述氮化硅表面施主电荷层的生长方式采用原位外延方法、等离子体增强化学气相沉积(PECVD)或者催化化学气相沉积(Cat-CVD)，其厚度为I 3nm。步骤107 :在所述氮化硅表面施主层上形成源电极和漏电极，源电极和漏电极采用欧姆接触金属制作而成。步骤108 :在所述源电极和漏电极之间刻蚀出栅槽区，该栅槽区采用感应耦合等离子体(ICP)或者反应离子刻蚀(RIE)方式来刻蚀SiNx介质，刻蚀反应气体是SF6、CF4或者CHF3等，这些F基气体对AlN势垒层的刻蚀非常弱，AlN作为刻蚀阻挡层精确控制了栅槽区的刻蚀深度，栅槽区下沟道内的电子被完全耗尽，形成增强型HEMT器件。步骤109 :在所述栅槽区形成栅电极，栅电极采用肖特基金属制作而成。图2给出了依照本发明实施例的增强型AlN/GaN高电子迁移率晶体管的结构示意图，通过上述图I所示的方法得到的该晶体管结构自下而上依次为衬底、成核层、GaN高阻缓冲层、高迁移率GaN沟道层、薄层AlN势垒层和SiNx表面施主层，并且该晶体管的源电极、漏电极制作在上述材料层表面上，其栅电极制作在刻蚀栅槽区。其中，源电极、漏电极为欧姆接触，栅电极采用肖特基接触。图3为依照本发明实施例的增强型AlN/GaN高电子迁移率晶体管的2DEG沟道示 意图。在栅槽区，超薄层AlN/GaN异质结构具有强的极化电场，提高了 AlN势垒层的导带势垒高度，使栅槽下的异质界面处无法形成2DEG ;在栅槽区外，SiNx表面施主层有利于在SiNx/AlN界面处产生大量的正电荷施主，降低AlN表面处的势垒高度，从而在AlN/GaN界面形成高浓度的2DEG，形成导电沟道。图4为依照本发明实施例的增强型AlN/GaN高电子迁移率晶体管中沟道耗尽截面的电子能带结构，它给出了该晶体管中沟道耗尽截面处的电子能带随层厚的分布情况，其中EF、EC和EV分别为电子的费米能级、导带底和价带顶能量。如图4所示，薄层AlN势垒层和GaN沟道层的界面处无法形成三角势阱，电子的导带底能级始终处于电子费米能级之上，因此，没有2DEG导电沟道。图5为依照本发明实施例的增强型AlN/GaN高电子迁移率晶体管中沟道导电截面的电子能带结构，它给出了该晶体管中沟道导电截面处的电子能带随层厚的分布情况，其中EF、EC和EV分别为电子的费米能级、导带底和价带顶能量。如图5所示，SiNx表面施主层降低了薄层AlN表面处的势垒高度，从而在AlN/GaN界面存在2DEG三角势阱，形成了导电沟道。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种制作增强型AlN/GaN高电子迁移率晶体管的方法，其特征在于，包括 提供一个衬底； 在该衬底上生长成核层； 在该成核层上生长氮化镓高阻缓冲层； 在该氮化镓高阻缓冲层上生长高迁移率氮化镓沟道层； 在该氮化镓沟道层上生长薄层氮化铝势垒层； 在该氮化铝势垒层上生长SiNx表面施主层； 在该SiNx表面施主层上形成源电极和漏电极； 刻蚀掉该源电极与漏电极之间的SiNx表面施主层，形成栅槽区；以及在该栅槽区形成栅电极。
2.根据权利要求I所述的制作增强型AlN/GaN高电子迁移率晶体管的方法，其特征在于，所述衬底为碳化硅、蓝宝石或者硅衬底。
3.根据权利要求I所述的制作增强型AlN/GaN高电子迁移率晶体管的方法，其特征在于，所述成核层为氮化镓或者氮化招。
4.根据权利要求I所述的制作增强型AlN/GaN高电子迁移率晶体管的方法，其特征在于，所述薄层氮化铝势垒层的厚度为I 3nm。
5.根据权利要求I所述的制作增强型AlN/GaN高电子迁移率晶体管的方法，其特征在于，所述SiNx表面施主电荷层的厚度为I 3nm。
6.根据权利要求I所述的制作增强型AlN/GaN高电子迁移率晶体管的方法，其特征在于，所述在氮化铝势垒层上生长SiNx表面施主层采用原位外延方法、等离子体增强化学气相沉积PECVD或者催化化学气相沉积Cat-CVD。
7.根据权利要求I所述的制作增强型AlN/GaN高电子迁移率晶体管的方法，其特征在于，所述刻蚀掉该源电极与漏电极之间的SiNx表面施主层形成栅槽区的步骤中，采用感应耦合等离子体ICP或者反应离子刻蚀RIE方式来刻蚀源电极与漏电极之间的SiNx表面施主层，刻蚀反应气体是SF6、CF4或者CHF3, AlN作为刻蚀阻挡层精确控制了栅槽区的刻蚀深度，栅槽区下沟道内的电子被完全耗尽，形成增强型HEMT器件。
8.根据权利要求I所述的制作增强型AlN/GaN高电子迁移率晶体管的方法，其特征在于，所述在衬底上生长成核层、在成核层上生长氮化镓高阻缓冲层、在氮化镓高阻缓冲层上生长高迁移率氮化镓沟道层，以及在氮化镓沟道层上生长薄层氮化铝势垒层，采用材料外延方法，该材料外延方法至少包括金属有机物化学气相沉积方法或者分子束外延方法。
9.一种增强型AlN/GaN高电子迁移率晶体管，其特征在于，该晶体管自下而上依次为衬底、成核层、GaN高阻缓冲层、高迁移率GaN沟道层、薄层AlN势垒层和SiNx表面施主层，且该晶体管的源电极、漏电极制作在该SiNx表面施主层上，栅电极制作在刻蚀掉源电极与漏电极之间SiNx表面施主层而形成的栅槽区。
10.根据权利要求9所述的增强型AlN/GaN高电子迁移率晶体管，其特征在于，所述源电极、漏电极为欧姆接触，所述栅电极采用肖特基接触。
全文摘要
本发明涉及半导体技术领域，公开了一种增强型AlN/GaN高电子迁移率晶体管及其制作方法，包括提供一个衬底；在该衬底上生长成核层；在该成核层上生长氮化镓高阻缓冲层；在该氮化镓高阻缓冲层上生长高迁移率氮化镓沟道层；在该氮化镓沟道层上生长薄层氮化铝势垒层；在该氮化铝势垒层上生长SiNx表面施主层；在该SiNx表面施主层上形成源电极和漏电极；刻蚀掉该源电极与漏电极之间的SiNx表面施主层，形成栅槽区；以及在该栅槽区形成栅电极。由于栅极下超薄的AlN势垒层无法在沟道中形成二维电子气，从而使整个沟道处于断开，形成了增强型HEMT器件。本发明可应用于大功率电力开关、微波开关以及数字电路等领域。
文档编号H01L21/335GK102789982SQ201110126340
公开日2012年11月21日 申请日期2011年5月16日 优先权日2011年5月16日
发明者刘新宇, 彭铭曾, 郑英奎, 魏珂 申请人:中国科学院微电子研究所