专利名称：低温多晶硅薄膜晶体管阵列基板及其制作方法
技术领域：
本发明涉及薄膜晶体管(TFT)的制作技术，具体涉及一种低温多晶硅薄膜晶体管(LTPS TFT)阵列基板及其制作方法。
背景技术：
由于非晶硅本身自有的缺陷问题，如缺陷态多导致的开态电流低、迁移率低、稳定性差等，使其在很多领域的应用受到限制。为了弥补非晶硅本身的缺陷，扩大相应产品在相关领域的应用，低温多晶娃(LTPS, Low Temperature PloySilicon)技术就应运而生。如图I所示，传统的LTPS TFT阵列基板从下到上依次包括基板10、缓冲(Buffer)层11、有源(A-Si)层12、绝缘层13、栅电极14、栅绝缘层15、源漏电极16、钝化层17、像素电极(ITO) 18及保护(Resin)层19。为了实现该LTPS TFT阵列基板需要进行 7次曝光，主要的制作步骤如下步骤I :在基板上沉积缓冲层及有源层，采用有源层掩模板(A-Si Mask)形成有源层图形，然后在有源层上沉积绝缘层；步骤2 :在完成步骤I处理后的基板上沉积栅电极金属层(Gate Metal)，采用栅电极掩模板(Gate Mask)形成包括栅电极、栅线(图中未示出)及公共电极线(图中未示出)的金属层图形；步骤3 :在完成步骤2处理后的基板上沉积栅绝缘层，采用接触孔掩模板(ContactHole Mask)形成位于有源层上方的接触孔，以用于源漏电极与有源层的连接；步骤4 :在完成步骤3处理后的基板上沉积数据线金属层(Date Metal)，采用源漏电极掩模板(S/D Mask)形成包括源漏电极及数据线(图中未示出)的金属层图形；步骤5 :在完成步骤4处理后的基板上沉积钝化层，采用过孔掩模板(VIAHoleMask)在钝化层上形成过孔，以将像素电极与源漏电极桥接；步骤6 :在完成步骤5处理后的基板上沉积像素电极层，采用像素电极掩模板(ΙΤ0Mask)形成包括像素电极的像素电极层图形；步骤7 :在完成步骤6处理后的基板上沉积保护层，采用保护层掩模板(ResinMask)形成平坦化层。上述LTPS TFT阵列基板的制作工艺比较复杂，制作流程繁多，生产时间较长，造成其制作成本增加，难与非晶硅TFT产品进行竞争，且采用的掩模板(Mask)数量较多，生产中容易出现对合精度差的问题，不利于提高产品质量。
发明内容
有鉴于此，本发明的主要目的在于提供一种LTPS TFT阵列基板及其制作方法，减少制作工艺中使用的掩模板数量，简化制作流程，缩短生产时间，降低成本，提高产品质量。为了达到上述目的，本发明提供一种低温多晶硅薄膜晶体管LTPS TFT阵列基板，所述LTPS TFT阵列基板包括基板、栅电极、栅绝缘层、有源层、源漏电极及像素电极；其中，栅电极，形成于基板上方；栅绝缘层，覆盖于基板和栅电极上方；有源层，形成于栅绝缘层对应栅电极的上方；源漏电极，形成于有源层上方；像素电极，形成于源漏电极和栅绝缘层上方。进一步地，所述LTPS TFT阵列基板还包括保护层，所述保护层形成于源漏电极、有源层、像素电极和栅绝缘层上方，并形成有位于像素电极上方的过孔。进一步地，所述有源层和源漏电极通过一个掩模板经同一次光刻工艺得到。·进一步地，所述LTPS TFT阵列基板还包括栅电极金属层测试线和数据线金属层测试线，所述栅绝缘层上形成有接触孔，所述接触孔内填充有源层，将栅电极金属层测试线与数据线金属层测试线桥接。进一步地，所述LTPS TFT阵列基板还包括栅电极金属层测试线和数据线金属层测试线，所述栅绝缘层上形成有接触孔，所述接触孔内填充像素电极材料，将栅电极金属层测试线与数据线金属层测试线桥接。进一步地，所述LTPS TFT阵列基板还包括缓冲层，所述缓冲层位于基板上方，栅电极以及栅绝缘层的下方。为了达到上述目的，本发明还提供一种LTPS TFT阵列基板的制作方法，所述方法包括步骤I、在基板上沉积栅电极金属层，采用第一块掩模板形成包含栅电极的金属层图形；步骤2、在完成步骤I处理后的基板上沉积栅绝缘层，所述栅绝缘层覆盖于基板及栅电极上方；步骤3、在完成步骤2处理后的基板上依次形成多晶硅层和数据线金属层，采用第三块掩模板形成包括有源层及源漏电极的金属层图形，所述有源层位于栅绝缘层对应栅电极的上方，所述源漏电极位于有源层上方；步骤4 :在完成步骤3处理后的基板上沉积像素电极层，采用第四块掩模板形成包括像素电极的像素电极层图形，所述像素电极位于源漏电极和栅绝缘层上方。进一步地,所述方法还包括步骤5 :在完成步骤4处理后的基板上沉积保护层，采用第五块掩模板在保护层上形成过孔，所述过孔位于像素电极上方。进一步地，所述步骤I还包括采用第一块掩模板形成栅电极金属层测试线；所述步骤2还包括采用第二块掩模板在栅绝缘层上形成接触孔；所述步骤3还包括采用第三块掩模板形成数据线金属层测试线，且步骤3中形成的有源层填充在接触孔内，将栅电极金属层测试线与数据线金属层测试线桥接。进一步地，所述步骤I中还包括采用第一块掩模板形成栅电极金属层测试线；所述步骤2还包括采用第二块掩模板在栅绝缘层上形成接触孔；所述步骤3还包括采用第三块掩模板形成数据线金属层测试线，且步骤4中形成的像素电极材料填充在接触孔内，将栅电极金属层测试线与数据线金属层测试线桥接。
进一步地，所述第三块掩模板为半色调掩模板或灰色调掩模板。进一步地，在所述步骤I之前，所述方法还包括在基板上沉积缓冲层。进一步地，所述步骤3中形成多晶硅层具体为在完成步骤2处理后的基板上沉积非晶硅层，再利用结晶化方法使非晶硅结晶形成多晶硅。与传统的LTPS TFT阵列基板及其制作方法相比，本发明的LTPS TFT阵列基板及其制作方法主要有以下优点一、本发明的LTPS TFT阵列基板采用底栅型TFT设计，将有源层和源漏电极通过一个掩模板经同一次光刻工艺得到，减少了 LTPS TFT阵列基板制作工艺中使用的掩模板数量，减少了曝光次数，简化了制作流程，缩短了生产时间，降低了产品成本；二、由于通过一个掩模板直接制作出了有源层和源漏电极，因此提高了源漏电极与有源层的对合度，从而提高了 TFT特性以及产品质量。
图I为传统的LTPS TFT阵列基板的结构示意图；图2为本发明一个实施例的LTPS TFT阵列基板的结构示意图；图3为本发明的LTPS TFT阵列基板中栅电极金属层测试线与数据线金属层测试线桥接的示意图一；图4为本发明的LTPS TFT阵列基板中栅电极金属层测试线与数据线金属层测试线桥接的示意图二；图5为本发明另一个实施例的LTPS TFT阵列基板的结构示意图；图6为本发明实施例采用第一块掩模板形成栅电极及栅电极金属层测试线的示意图；图7为本发明实施例采用第二块掩模板形成栅绝缘层接触孔的示意图；图8为本发明实施例采用第三块掩模板形成有源层、源漏电极及数据线金属层测试线的示意图；图9为本发明实施例采用第四块掩模板形成像素电极的示意图。
具体实施例方式以下结合附图对本发明的LTPS TFT阵列基板作进一步详细说明。 本发明的LTPS TFT阵列基板采用底栅型TFT结构设计，如图2所示，本发明的LTPSTFT阵列基板包括基板20 ;缓冲层21，形成于基板20上方；栅电极22a，形成于缓冲层21上方；栅绝缘层23，覆盖于栅电极22a和缓冲层21上方；有源(P-Si)层24，形成于栅绝缘层23对应栅电极22a的上方；源漏电极25a，形成于有源层24上方；像素电极26，形成于源漏电极25a和栅绝缘层23上方；及保护层27，形成于源漏电极25a、有源层24、像素电极26和栅绝缘层23上方，并形成有位于像素电极26上方的过孔28，该过孔主要有两个方面的作用一、当本发明实施例提供的阵列基板用于液晶显示器时，去除像素电极上方的保护层可以增加透过率；二、当本发明实施例提供的阵列基板用于有机发光二极管显示器时，像素电极可以通过过孔与上方的有机发光层连接。本发明的LTPS TFT阵列基板的有源层24和源漏电极25a通过采用一个掩模板经同一次光刻工艺得到，该掩模板可为目前常用的灰色调掩模板(GTM, Gray Tone Mask)或半色调掩模板(HTM，Half Tone Mask)。进一步地，为便于制作流程中TFT性能测试等，本发明的LTPS TFT阵列基板还设置有栅电极金属层测试线和数据线金属层测试线，以用于测试TFT性能，此时，可在栅绝缘层上形成接触孔，以将栅电极金属层测试线与数据线金属层测试线桥接。桥接的目的在于阵列基板的周边电路中有些地方，如存在两条栅电极金属层测试线相交的地方，可能会需要将栅电极金属层测试线与数据线金属层测试线 连接在一起，形成通路。如图3和图4所示，本发明的LTPSTFT阵列基板采用两种方法将栅电极金属层测试线22b与数据线金属层测试线25b桥接。其中方法一为将栅电极金属层测试线22b与数据线金属层测试线25b通过接触孔内的有源层24桥接(如图3所示)，当金属导电时，比如与有源层相接触的数据线金属层测试线25b通电时，有源层24中的低温多晶硅由半导体变成导体，这样便将栅电极金属层测试线22b与数据线金属层测试线25b桥接。在方法二中，栅电极金属层测试线22b与数据线金属层测试线25b通过接触孔内的像素电极材料26’桥接(如图4所示)。可根据实际需要，采用上述两种方法之一或二者的结合将栅电极金属层测试线与数据线金属层测试线桥接，图5为本发明的LTPS TFT阵列基板采用方法一将栅电极金属层测试线与数据线金属层测试线桥接后的结构示意图(需要说明的是，实际的TFT阵列基板结构中，图5虚线两侧的部分并非直接连接的两部分，而是属于不同的区域，这里为便于说明将两部分结合在图中)，同样地，还可将本发明的LTPS TFT阵列基板采用方法二或同时采用上述两种方法将栅电极金属层测试线与数据线金属层测试线桥接，此处不再详述。另外，为了提高作业时间(tact time)，可将上述缓冲层21省略，直接将栅电极22a和栅绝缘层23直接形成于基板20上。以下结合附图对本发明的LTPS TFT阵列基板的制作方法作进一步详细说明，以图5中所示的LTPS TFT阵列基板为例，说明本发明的LTPS TFT阵列基板的制作方法，该方法包括步骤I :在基板20上依次沉积缓冲层21和栅电极金属层，并利用第一块掩模板形成包括栅电极22a、栅线(图中未示出)及栅电极金属层测试线22b的金属层图形。图6为本发明采用第一块掩模板形成栅电极及栅电极金属层测试线的示意图。在该步骤中，为了提高作业时间，可省略沉积缓冲层21的操作，直接在基板20上沉积栅电极金属层。步骤2 :在完成步骤I处理后的基板20上沉积栅绝缘层23，利用第二块掩模板，在栅绝缘层23上形成位于栅电极金属层测试线22b上方的接触孔，以用于将栅电极金属层测试线与数据线金属层测试线桥接。该栅绝缘层23覆盖于缓冲层21 (如不沉积缓冲层时为基板)及栅电极22a上方。图7为本发明采用第二块掩模板形成栅绝缘层接触孔的示意图。步骤3 :在完成步骤2处理后的基板20上沉积非晶硅层，接着利用结晶化方法，如准分子激光退火(ELA, Excimer-Laser Annealing)、固相结晶化(SPC, Solid PhaseCrystallization)等方法,使非晶娃(A-Si)结晶形成多晶娃(P-Si),再利用第一块掩模板作为挡板进行源漏电极处的多晶硅掺杂，其中与栅电极对应的多晶硅层不进行掺杂。掺杂结束后，再沉积数据线金属层，并采用第三块掩模板形成包括有源层24、源漏电极25a、数据线(图中未示出)及数据线金属层测试线25b的金属层图形。在该步骤结束后，栅电极金属层测试线22b与数据线金属层测试线25b通过栅绝缘层23接触孔内的有源层24桥接。图8为本发明采用第三块掩模板形成有源层、源漏电极及数据线金属层测试线的示意图。在该步骤中，采用一个掩模板直接制作出有源层和源漏电极，该掩模板可采用目前普遍使用的技术，如灰色调掩模板和半色调掩模板，并可应用目前成熟的工艺来实现，从而减少了 LTPS TFT阵列基板制作过程中使用的掩模板的数量，简化了制作流程，并提高了源漏电极层与有源层的对合度，提高了 TFT特性。步骤4 :在完成步骤3处理后的基板20上直接沉积像素电极层，采用第四块掩模板，形成包括像素电极26的像素电极层图形，图9为本发明采用第四块掩模板形成像素电极的示意图。步骤5 :在完成步骤4处理后的基板20上沉积保护层27，采用第五块掩模板在保护层27上形成过孔28，以露出部分像素电极26，得到本发明的LTPS TFT阵列基板(如图5所示)。在该步骤中形成的保护层可为树脂(resin)层或其他绝缘层材料，主要用于平坦 化和保护像素电极边缘，该保护层也用来保护没有绝缘材料保护的源漏电极层，当然也可以用像素电极ITO材料做保护层，ITO材料抗氧化性以及稳定性均较好，可以用来保护易氧化的其他金属层。在形成像素电极时，可同时形成保护层，只需在刻蚀的时候，将像素电极和保护层分开即可。以上为本发明的LTPS TFT阵列基板结合如图3所示的方法一将栅电极金属层测试线22b与数据线金属层测试线25b通过栅绝缘层接触孔内的有源层桥接的制作方法，同样地，也可根据需要将本发明的LTPS TFT阵列基板结合如图4所示的方法二或同时结合方法一和方法二将栅电极金属层测试线与数据线金属层测试线通过接触孔桥接，其制作方法与前述方法相似，本领域技术人员可根据现有技术得到，此处不再赘述。此外，当不设置栅电极金属层测试线与数据线金属层测试线以进行TFT性能测试时，则不需要在栅绝缘层形成接触孔，此时，步骤2中不需要采用掩模板，直接沉积栅绝缘层即可，参照上述步骤I至步骤4结束后的LTPS TFT阵列基板结构如图6至图9(去除虚线框部分)所示，最终形成的LTPS TFT阵列基板如图2所示。当然也可根据实际需要选择在制作步骤中形成栅电极金属层测试线或数据线金属层测试线，或形成栅电极金属层测试线和数据线金属层测试线而不形成栅绝缘层上的接触孔，以用于TFT的性能测试，或采用其他设置进行TFT的性能测试，此处不再详述。本发明的LTPS TFT阵列基板中的各层材料及厚度均为现有技术中常用的材料及厚度，并采用目前常用的工艺条件制作。以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
权利要求
1.一种低温多晶硅薄膜晶体管LTPS TFT阵列基板，其特征在于，所述LTPSTFT阵列基板包括基板、栅电极、栅绝缘层、有源层、源漏电极及像素电极；其中， 栅电极，形成于基板上方； 栅绝缘层，覆盖于基板和栅电极上方； 有源层，形成于栅绝缘层对应栅电极的上方； 源漏电极，形成于有源层上方； 像素电极，形成于源漏电极和栅绝缘层上方。
2.如权利要求I所述的LTPSTFT阵列基板，其特征在于，所述LTPS TFT阵列基板还包括保护层，所述保护层形成于源漏电极、有源层、像素电极和栅绝缘层上方，并形成有位于像素电极上方的过孔。
3.如权利要求I所述的LTPSTFT阵列基板，其特征在于，所述有源层和源漏电极通过一个掩模板经同一次光刻工艺得到。
4.如权利要求I所述的LTPSTFT阵列基板，其特征在于，所述LTPS TFT阵列基板还包括栅电极金属层测试线和数据线金属层测试线，所述栅绝缘层上形成有接触孔，所述接触孔内填充有源层，将栅电极金属层测试线与数据线金属层测试线桥接。
5.如权利要求I所述的LTPSTFT阵列基板，其特征在于，所述LTPS TFT阵列基板还包括栅电极金属层测试线和数据线金属层测试线，所述栅绝缘层上形成有接触孔，所述接触孔内填充像素电极材料，将栅电极金属层测试线与数据线金属层测试线桥接。
6.如权利要求I所述的LTPSTFT阵列基板，其特征在于，所述LTPS TFT阵列基板还包括缓冲层，所述缓冲层位于基板上方，栅电极以及栅绝缘层的下方。
7.—种LTPS TFT阵列基板的制作方法，其特征在于，所述方法包括 步骤I、在基板上沉积栅电极金属层，采用第一块掩模板形成包含栅电极的金属层图形； 步骤2、在完成步骤I处理后的基板上沉积栅绝缘层，所述栅绝缘层覆盖于基板及栅电极上方； 步骤3、在完成步骤2处理后的基板上依次形成多晶硅层和数据线金属层，采用第三块掩模板形成包括有源层及源漏电极的金属层图形，所述有源层位于栅绝缘层对应栅电极的上方，所述源漏电极位于有源层上方； 步骤4 :在完成步骤3处理后的基板上沉积像素电极层，采用第四块掩模板形成包括像素电极的像素电极层图形，所述像素电极位于源漏电极和栅绝缘层上方。
8.如权利要求7所述的制作方法，其特征在于，所述方法还包括 步骤5 :在完成步骤4处理后的基板上沉积保护层，采用第五块掩模板在保护层上形成过孔，所述过孔位于像素电极上方。
9.如权利要求7所述的制作方法，其特征在于，所述步骤I还包括采用第一块掩模板形成栅电极金属层测试线； 所述步骤2还包括采用第二块掩模板在栅绝缘层上形成接触孔； 所述步骤3还包括采用第三块掩模板形成数据线金属层测试线，且步骤3中形成的有源层填充在接触孔内，将栅电极金属层测试线与数据线金属层测试线桥接。
10.如权利要求7所述的制作方法，其特征在于，所述步骤I中还包括采用第一块掩模板形成栅电极金属层测试线； 所述步骤2还包括采用第二块掩模板在栅绝缘层上形成接触孔； 所述步骤3还包括采用第三块掩模板形成数据线金属层测试线，且步骤4中形成的像素电极材料填充在接触孔内，将栅电极金属层测试线与数据线金属层测试线桥接。
11.如权利要求7所述的制作方法，其特征在于，所述第三块掩模板为半色调掩模板或灰色调掩模板。
12.如权利要求7所述的制作方法，其特征在于，在所述步骤I之前，所述方法还包括在基板上沉积缓冲层。
13.如权利要求7所述的制作方法，其特征在于，所述步骤3中形成多晶硅层具体为在完成步骤2处理后的基板上沉积非晶硅层，再利用结晶化方法使非晶硅结晶形成多晶硅。
全文摘要
本发明提供一种LTPS TFT阵列基板及其制作方法，该LTPS TFT阵列基板包括基板；栅电极，形成于基板上方；栅绝缘层，覆盖于基板和栅电极上方；有源层，形成于栅绝缘层对应栅电极的上方；源漏电极，形成于有源层上方；像素电极，形成于源漏电极和栅绝缘层上方。本发明的LTPS TFT阵列基板采用底栅型TFT设计，将有源层和源漏电极通过一个掩模板经同一次光刻工艺得到，简化了制作流程，缩短了生产时间，降低了产品成本，提高了产品质量。
文档编号H01L21/77GK102709284SQ20111014124
公开日2012年10月3日 申请日期2011年5月27日 优先权日2011年5月27日
发明者马占洁 申请人:京东方科技集团股份有限公司