专利名称：一种半导体结构的制造方法
技术领域：
本发明涉及半导体制造领域，具体地说涉及一种半导体结构的制造方法。
背景技术：
随着半导体行业的发展，具有更高性能和更强功能的集成电路要求更大的元件密度，而且各个部件、元件之间或各个元件自身的尺寸、大小和空间也需要进一步缩小(目前已经可以达到45纳米以下)，因此半导体器件制造过程中对工艺控制的要求也越来越细化。很多情况下需要平衡各个工艺步骤的特定要求，达到最好的工艺控制效果。传统半导体替代栅工艺中，大多采用多晶硅材料来制造伪栅结构，虽然多晶硅可
以耐高温，在对器件进行退火处理时，不会影响其伪栅结构。但是由于多晶硅材料过于坚硬，因此在去除伪栅结构时会带来刻蚀困难，不容易对其进行去除。因此，目前需要一种能够有效降低伪栅刻蚀难度的半导体制造方法。
发明内容
本发明的目的在于提供一种半导体制造方法，利于降低替代栅工艺中去除伪栅结构的难度。根据本发明的一个方面，提供一种半导体结构的制造方法，该方法包括以下步骤
(a)提供衬底；
(b)在所述衬底上形成栅极介质层，在所述栅极介质层上形成伪栅结构，所述伪栅结构采用聚合物材料形成；
(c)对所述伪栅结构两侧的衬底注入杂质形成源/漏区；
(d)去除所述伪栅结构；
(e)对所述源/漏区进行退火，以激活杂质；
(f)形成金属栅极。与现有技术相比，本发明提供的半导体结构的制造方法有以下优点
在形成伪栅结构时，采用聚合物材料代替常规工艺中的多晶硅、非晶硅等材料。由于多晶硅难刻蚀，所以采用本发明中的聚合物材料制造伪栅结构，可以很容易地将伪栅结构刻蚀掉，形成栅极结构。有效简化了刻蚀伪栅结构的步骤，并且降低了去除伪栅结构的工艺难度。
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显
图I是根据本发明的半导体结构的制造方法的一个具体实施方式
的流程图疒图8为根据本发明的一个具体实施方式
按照图I示出的流程制造半导体结构过程中该半导体结构各个制造阶段的剖视结构示意图。附图中相同或相似的附图标记代表相同或相似的部件。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此夕卜，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。参考图1，图I是根据本发明的半导体结构的制造方法的一个具体实施方式
的流程图，该方法包括
步骤SlOl，提供衬底；
步骤S102，在所述衬底上形成栅极介质层，在所述栅极介质层上形成伪栅结构，所述伪栅结构采用聚合物材料形成；
步骤S103，对所述伪栅结构两侧的衬底形成源/漏区；
步骤S104，去除所述伪栅结构；
步骤S105，对所述源漏区进行退火，以激活杂质；
步骤S106，形成金属栅极。下面结合图2至图8对步骤SlOl至步骤S106进行说明，图2至图8是根据本发明的多个具体实施方式
按照图I示出的流程制造半导体结构过程中该半导体结构各个制造阶段的剖面结构示意图。需要说明的是，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。步骤S101，提供衬底100。衬底100包括硅衬底(例如硅晶片)。根据现有技术公知的设计要求(例如P型衬底或者N型衬底)，衬底100可以包括各种掺杂配置。其他实施例中衬底100还可以包括其他基本半导体，例如锗。或者，衬底100可以包括化合物半导体，例如碳化硅、砷化镓、砷化铟或者磷化铟。典型地，衬底100可以具有但不限于约几百微米的厚度，例如可以在400um-800um的厚度范围内。步骤S102，在所述衬底100上形成栅极介质层210。所述栅极介质层210可以是热氧化层，包括氧化硅、氮氧化硅；也可为高K介质，例如HfAlON、HfSiAlON, HfTaAlON,HfTiAlON,HfON、HfSiON、HfTaON,HfTiON,A1203、La203、ZrO2, LaAlO 中的一种或其组合，栅极介质层210的厚度可以为Inm -IOnm,例如3nm、5nm或8nm。可以采用热氧化、化学气相沉积(CVD)、原子层沉积(ALD)等工艺来形成栅极介质层210。在所述栅极介质层210上形成伪栅结构220，所述伪栅结构220采用聚合物材料形成。所述聚合物材料包括聚甲基丙烯酸、聚碳酸酯、SU-8、聚二甲基硅氧烷、聚酰亚胺、聚对二甲苯中的一种或其任意组合。其形成方法可以采用沉积、CVD等。例如，如果采用SU-8来制造伪栅结构220，即采用沉积的方式；由于聚酰亚胺是光刻胶，如果用其来制造伪栅结构220，则可采用旋涂、曝光显影的方式。可选地，在栅极堆叠的侧壁上形成侧墙250，用于将栅极隔开。侧墙250可以由氮化硅、氧化硅、氮氧化硅、碳化硅及其组合，和/或其他合适的材料形成。侧墙250可以具有多层结构。侧墙250可以通过包括沉积刻蚀工艺形成，其厚度范围可以是IOnm -IOOnmjB30nm、50nm 或 80nm。如图 2 所不。步骤S103，形成源/漏区110。如图3所示，源/漏区110可以通过向衬底100中注入P型或N型掺杂物或杂质而形成，例如，对于PMOS来说，源/漏区110可以是P型掺杂·亥IJ、离子注入、扩散和/或其他合适工艺的方法形成。在本实施例中，源/漏区110在衬底100内部，在其他一些实施例中，源/漏区110可以是通过选择性外延生长所形成的提升的源漏极结构，其外延部分的顶部高于栅极堆叠底部(本说明书中所指的栅极堆叠底部意指栅极堆叠与半导体衬底100的交界线)。可选地，在形成侧墙250之前，可以对伪栅220两侧的衬底100进行浅掺杂，以形成源漏延伸区，还可以进行Halo注入，以形成Halo注入区。其中浅掺杂的杂质类型与器件类型一致，Halo注入的杂质类型与器件类型相反。步骤S104，去除所述伪栅结构220。特别地，可以在所述半导体结构上形成覆盖所述半导体结构的停止层300，参考图4。所述停止层300可以包括Si3N4、氮氧化硅、碳化硅和/或其他合适的材料制成。停止层300可以采用例如CVD、物理气相沉积(PVD)、ALD和/或其他合适的工艺制成。在一个实施例中，停止层300的厚度范围为5nnT20nm。优选地，还在所述停止层300上形成层间介质层400。层间介质层400可以通过CVD、高密度等离子体CVD、旋涂或其他合适的方法形成在停止层300上。层间介质层400的材料可以采用包括SiO2、碳掺杂Si02、BPSG、PSG、UGS、氮氧化硅、低k材料或其组合。层间介质层400的厚度范围可以是40nm _150nm,如80nm、IOOnm或120nm。如图5所示，执行平坦化处理，使栅极堆叠上的停止层300暴露出来，并与层间介质层400齐平(本发明中的术语“齐平”指的是两者之间的闻度差在工艺误差允许的范围内)。值得注意的是，用于形成停止层300的材料要比形成层间介质层400的材料硬度大，这样才能保证在进行化学机械抛光(CMP)时，停止在停止层300上。参考图6，选择性地刻蚀暴露出来的停止层300，以便暴露出伪栅结构220。停止层300可以采用湿刻和/或干刻除去。湿刻工艺包括采用氢氧包含溶液(例如氢氧化铵)、去离子水、或其他合适的刻蚀剂溶液；干刻工艺例如包括等离子体刻蚀等。在本发明的其他实施例中，也可以再次采用CMP技术对所述停止层300进行平坦化处理，直至所述伪栅结构220露出，同样能够达到去除伪栅结构220上方的停止层300的目的。
随后，去除伪栅结构220，停止于栅极介质层210，如图7所示。去除伪栅结构220可以采用湿刻和/或干刻除去。在一个实施例中，采用等离子体刻蚀。步骤S105，进行退火，以激活源/漏区110中的杂质。对之前形成的半导体结构进行退火处理，例如可以采用激光退火、闪光退火等，来激活半导体结构中的杂质。在一个实施例中，可以采用瞬间退火工艺对半导体结构进行退火，例如在大约800-1100°C的高温下进行激光退火。应当注意，由于聚合物材料不耐高温，因此一定要在去除伪栅结构220之后，再对半导体器件进行高温处理。步骤S106，形成金属栅极。金属栅极可以只包括金属导体层230，金属导体层230可以直接形成于栅极介质层210之上。金属栅极还可以包括功函数金属层240和金属导体层 230。如图8所示，优选的，在栅极介质层210上先沉积功函数金属层240，之后再在功函 数金属层240之上形成金属导体层230。功函数金属层240可以采用TiN、TaN等材料制成，其厚度范围为3nnTl5nm。金属导体层230可以为一层或者多层结构。其材料可以为TaN、TaC、TiN、TaAIN、TiAlN、MoAlN、TaTbN, TaErN, TaYbN, TaSiN、HfSiN、MoSiN、RuTax, NiTax中的一种或其组合。其厚度范围例如可以为IOnm -80nm,如30nm或50nm。在一个实施例中，可选地，可以在前述步骤中在栅极介质层210上形成有功函数金属层240，则可以在去除所述伪栅结构220之后，暴露功函数金属层240，并在所形成的开口中的功函数金属层240上形成金属导体层230。由于在栅极介质层210上形成有功函数金属层240,因此,金属导体层230形成于功函数金属层240之上。根据本发明的实施例，也可以不形成栅极侧墙和层间介质层，而在形成源漏之后，直接将所形成的伪栅结构去除，并在去除伪栅结构之后，在栅介质层上重新形成金属栅极。这种方案与上述的其他方案一样，同样能够完成本发明实施例的替代栅技术。如上所述，通过实施本发明提供的半导体结构的制造方法，采用聚合物材料制造伪栅结构，有效减小了去除伪栅结构的刻蚀难度。虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。
权利要求
1.一种形成半导体结构方法，其中，包括以下步骤 a)提供衬底(100)； b)在所述衬底(100)上形成栅极介质层(210)，在所述栅极介质层(210)上形成伪栅结构(220 )，所述伪栅结构(220 )采用聚合物材料形成； c )对所述伪栅结构(220 )两侧的衬底(100 )注入杂质形成源/漏区(110 ); d)去除所述伪栅结构(220); e)对所述源/漏区(110)进行退火，以激活所述杂质； f )形成金属栅极。
2.根据权利要求I所述的方法，其中，在所述步骤d中，采用干法刻蚀方式去除所述伪栅结构(220)。
3.根据权利要求I所述的方法，其中，所述步骤f包括 在所述栅极介质层(210)上形成功函数金属层(240)； 在所述功函数金属层(240)上形成金属导体层(230)，所述功函数金属层(240)和金属导体层(230)形成所述金属栅极。
4.根据权利要求I所述的方法，其中，在步骤b之后还包括步骤 g)在栅极堆叠的侧壁形成侧墙(250)。
5.根据权利要求I所述的方法，其中，在步骤d之前还包括步骤 h)在所述衬底(100)上形成停止层(300)，以覆盖所述源/漏区(110)以及位于所述衬底(100)上的棚极堆置； 则步骤d)去除所述伪栅结构(220)之前，所述方法进一步包括刻蚀去除位于所述伪栅结构(220)上的停止层(300)或对所述停止层进行平坦化处理至所述伪栅(220)露出。
6.根据权利要求5所述的方法，其中，在步骤h之后还包括步骤 i)在所述停止层(300)上形成层间介质层(400)； 则刻蚀去除位于所述伪栅结构(220)上的停止层(300)的步骤之前还包括对所述层间介质层(400 )进行平坦化处理至所述停止层(300 )露出。
7.根据权利要求I所述的方法，其中，所述聚合物材料包括聚甲基丙烯酸、聚碳酸酯、SU-8、聚二甲基硅氧烷、聚酰亚胺、聚对二甲苯中的一种或其任意组合。
8.根据权利要求I所述的方法，其中，所述栅极介质层(210)的材料包括氧化硅、氮氧化硅、HfAlON, HfSiAlON, HfTaAlON, HfTiAlON, HfON, HfSiON, HfTaON, HfTiON 中的一种或其任意组合。
9.根据权利要求3所述的方法，其中，所述金属导体层(230)的材料包括TaN、TiN、TaAIN、TiAlN和MoAlN中的一种或其任意组合。
全文摘要
本发明提供一种半导体结构的制造方法，该方法包括以下步骤提供衬底；在所述衬底上形成栅极介质层，在所述栅极介质层上形成伪栅结构，所述伪栅结构采用聚合物材料形成；对所述伪栅结构两侧的衬底注入杂质形成源/漏区；去除所述伪栅结构；对所述源/漏区进行退火，以激活杂质；形成金属栅极。本发明通过采用聚合物材料制造伪栅结构，大大简化了后续去除伪栅结构时的刻蚀工艺，降低了刻蚀难度。
文档编号H01L21/28GK102800578SQ20111014124
公开日2012年11月28日 申请日期2011年5月27日 优先权日2011年5月27日
发明者尹海洲, 朱慧珑, 骆志炯 申请人:中国科学院微电子研究所, 北京北方微电子基地设备工艺研究中心有限责任公司