专利名称：半导体器件的制造方法
技术领域：
本公开涉及制造半导体器件的方法，尤其是涉及制造包括具有嵌入式SiGe (eSiGe)的PMOS器件的半导体器件的方法。
背景技术：
为了满足终端用户对小尺寸电子器件的需求，在 改进的超大规模集成电路(VLSI)工艺中，采用应力技术来提高器件的性能。其中一种有效的方法是采用嵌入式SiGe (eSiGe)结构来提高PMOS器件沟道区的空穴迁移率。在Σ形状的eSiGe结构中，由于SiGe的晶格常数大于Si的晶格常数，而且Σ形状的SiGe减小了源区和漏区之间的间距，所以有效地增大了沟道区中的应力。图IA至ID示出了现有技术的在PMOS器件中形成Σ形SiGe的方法。在Si衬底之上形成栅极以及位于栅极两侧侧壁上的侧壁间隔件(参见图1A)之后，通过干法刻蚀，在相邻栅极之间的Si衬底中形成凹槽，如图IB所示。图IB中所示的凹槽基本上是截面由A、B、C和D四个顶点限定的平底矩形形状。接着，如图IC所示，对形成的矩形凹槽进行晶向选择性的湿法刻蚀，从而将该矩形凹槽扩展为Σ形状。通常，晶向选择性的湿法刻蚀沿(100)晶面刻蚀得比沿(111)晶面快。实际上，这里晶向选择性的湿法刻蚀沿(111)晶面基本上刻蚀不动。结果是，如图IC所示，在图IB中的干法刻蚀之后形成的凹槽的C和D两个顶点作为(111)晶向的刻蚀停止点而保留。最后，如图ID所示，在所形成的Σ形凹槽中外延生长SiGe，从而形成SiGe的源区和漏区。本发明的发明人在对形成Σ形SiGe的方法进行深入研究后发现上述现有技术的方法存在难以外延生长SiGe的问题。具体而言，在图IB所示的对衬底进行干法刻蚀的工艺中，由于等离子体的连续轰击使得所形成的矩形凹槽边缘处，尤其是图IB中示出的C和D顶点处，出现Si晶格失配等缺陷。如前所述，作为晶向选择性的湿法刻蚀的结果，C和D两点成为(111)晶向的刻蚀停止点而保留不会被刻蚀掉。后续的SiGe外延生长工艺中，籽层对于Si的表面状况(例如，清洁度、Si晶格情况)非常敏感。诸如Si晶格适配等缺陷会导致籽层难以生长。因此，如图IE所示，C和D处出现的Si晶格缺陷会使得在后续工艺中难以外延生长SiGe籽层。
发明内容
为了消除或者至少部分地减轻现有技术中的上述问题，提出了本发明。鉴于干法刻蚀处理会对衬底造成损伤，本公开的实施例采用诸如离子注入或氧化处理的改变衬底特性的工艺与各向同性湿法刻蚀处理相结合，来代替使用干法刻蚀，由此避免了对衬底造成损伤及对后续SiGe外延生长的不利影响。本公开的实施例提供了一种制造半导体器件的方法，包括以下步骤在衬底上形成栅极，栅极上形成有顶部掩模层；形成位于所述栅极两侧侧壁上的侧壁间隔件；以所述顶部掩模层和所述侧壁间隔件为掩模，改变在相邻的侧壁间隔件之间的衬底的一部分的特性；利用各向同性湿法刻蚀，去除具有改变的特性的衬底部分，以在衬底中形成凹槽；以及对所述凹槽进行晶向选择性的湿法刻蚀，以将所述凹槽的内壁形成为具有Σ形状。在一个实施例中，所述改变在相邻的侧壁间隔件之间的衬底的一部分的特性的步骤包括通过对所述衬底进行离子注入或氧化处理来改变在相邻的侧壁间隔件之间的衬底的一部分的特性。在一个实施例中，所述氧化处理包括热氧化或等离子体氧化工艺。在一个实施例中，所述离子注入工艺包括向所述衬底注入以下离子中的任一种或多种砷、硼、锗或者碳。在一个实施例中，对所述衬底进行离子注入的步骤包括以不超过IOOkeV的能量向所述衬底前非晶化注入(PAI)锗或者碳离子达IO13至IO15离子/cm2的注入量。
在一个实施例中，所述顶部掩模层是硅氮化物。在一个实施例中，所述顶部掩模层的厚度是基于包括该顶部掩模层的材料、注入离子的种类以及注入能量的参数来选择的。在一个实施例中，在注入砷离子且所述顶部掩模层为Si3N4的情况下，所述顶部掩模层的厚度与注入能量的关系是Thk = 4. 2X+25. 5,其中，Thk表示所述顶部掩模层的厚度，单位是埃；X表示注入砷离子的能量，单位是keV。在一个实施例中，所述对所述凹槽进行晶向选择性的湿法刻蚀的步骤包括采用四甲基氢氧化铵(TMAH)对所述凹槽进行湿法刻蚀。在一个实施例中，所述晶向选择性的湿法刻蚀沿(100)晶面比沿(111)晶面的刻蚀速率快。在一个实施例中，所述晶向选择性的湿法刻蚀沿(111)晶面基本上刻蚀不动。在一个实施例中，在所述衬底上形成的栅极为多晶硅栅。在一个实施例中，所述方法还包括在改变相邻的侧壁间隔件之间的衬底的一部分的特性之前在所述衬底中进行离子注入以形成源区和漏区。在一个实施例中，所述方法还包括在对所述凹槽进行晶向选择性的湿法刻蚀之后在所述衬底中进行离子注入以形成源区和漏区。在一个实施例中，在对所述凹槽进行晶向选择性的湿法刻蚀之前，所述凹槽的深度约为300埃至500埃。本公开实施例的方法通过采用改变衬底特性的工艺与各向同性湿法刻蚀处理相结合来代替使用干法刻蚀，由此避免了对衬底的损伤，从而能够获得良好的外延生长性能。
在阅读了以下具体描述并参考附图的情况下，本发明的其它方面将变得显而易见。各附图中相同的附图标记将指代相同的部件或步骤。附图中图IA至ID示出了现有技术的在PMOS器件中形成Σ形SiGe的方法。其中，图IA示出了在衬底上形成的栅极和位于栅极两侧侧壁上的侧壁间隔件；图IB示出了通过干法刻蚀在相邻栅极之间的衬底中形成的大体矩形的凹槽；图IC示出了对形成的矩形凹槽进行晶向选择性的湿法刻蚀，从而将该矩形凹槽扩展为Σ形状；图ID示出了在所形成的Σ形凹槽中外延生长SiGe，从而形成SiGe的源区和漏区。图IE示出了图IA至ID中描述的现有技术方法的缺陷。图2是示意性地示出了根据本公开实施例的在PMOS器件中形成Σ形SiGe的方法的流程图。图3A至3D是示意性地示出在图2中的形成Σ形SiGe的方法中的各步骤的截面图。其中，图3A示出了在衬底上形成的栅极、覆盖在栅极上的顶部掩模层以及位于栅极两侧侧壁上的侧壁间隔件；图3B示出了以顶部掩模层为掩模，通过离子注入处理改变相邻的侧壁间隔件之间的衬底的一部分的特性；图3C示出了利用各向同性湿法刻蚀，去除具有改变的特性的衬底部分，以在该衬底部分中形成大体矩形的凹槽；以及图3D示出了对大体矩形凹槽进行晶向选择性的湿法刻蚀，从而将该凹槽扩展为Σ形状。
具体实施例方式下面参照附图详细描述本发明的示例性实施例。应注意，以下的描述在本质上仅是解释性的。除非另外特别说明，否则，在实施例中阐述的部件和步骤并不限制本发明的范围。另外，对本领域技术人员已知的技术、方法和装置可能没有进行详细讨论，但在适当的情况下意在成为说明书的一部分。在本公开的实施例中，代替采用会损伤衬底的晶格结构的干法刻蚀，而是先采用诸如离子注入或氧化处理的工艺改变衬底的预定部分的特性；然后利用各向同性湿法刻蚀去除具有改变的特性的衬底部分，以在衬底中形成大体矩形的凹槽；最后，利用晶向选择性的湿法刻蚀，将凹槽的内壁形成为具有Σ形状。本公开实施例的方法以改变衬底特性的工艺和各向同性湿法刻蚀处理相结合来替代干法刻蚀处理，由此避免了对衬底造成损伤及对后续SiGe外延生长的不利影响。图2示意性地示出了根据本公开实施例的在PMOS器件中形成EBSiGe的方法的流程图。图3A至3D是示意性地示出在图2中的形成Σ形SiGe的方法中的各步骤的截面图。下面将参照图2和图3A至3D来详细描述本公开的实施例。首先，在图2的步骤S210中，提供衬底并在衬底300上形成栅极301，在栅极301顶部形成有顶部掩模层302，并且在栅极两侧侧壁上形成有侧壁间隔件303 (参见图3A)。衬底例如可以由硅制成。这里的栅极例如可以是多晶硅栅。顶部掩模层302和侧壁间隔件303用于在随后的离子注入或氧化处理、湿法刻蚀以及源区/漏区离子注入工艺中保护栅极301。顶部掩模层302例如可以是硅氮化物，侦彳壁间隔件303例如可以是硅氮化物或者硅氧化物。栅极301，顶部掩模层302以及侧壁间隔件303的形成可以利用本领域技术人员公知的工艺实现，在此不再赘述。接着，在图2的步骤S220中，如图3B所示，以顶部掩模层302和侧壁间隔件303为掩模，改变在相邻的侧壁间隔件303之间的衬底300的预定部分304的物质特性，例如，将衬底预定部分304中的硅改变为非晶状态。在一些实施例中，可以通过对衬底300进行离子注入来实现对预定部分304的特性的改变。例如可以向衬底300注入砷、硼、锗或者碳中的任一种或多种。在一个示例中，可以在不超过IOOkeV的能量下，向衬底300进行前非晶化注入(PAI)锗或者碳离子达IO13至IO15离子/cm2的注入量。需要指出的是，尽管这里以示例的形式描述了可以向衬底注入砷、硼、锗或者碳等离子，但是本领域技术人员应当理解，也可以注入其他离子，只要能改变衬底部分的物质特性，同时便于后续的去除处理即可。同样，尽管上面以示例的形式描述了采用前非晶化注入工艺，但是采用其他类型的注入工艺也是可以的，例如集束离子注入工艺。在对衬底300进行离子注入时，需要确保顶部掩模层302的厚度足以保护栅极不会受到离子注入的影响。通常，基于诸如顶部掩模层302的材料、注入离子的种类以及注入能量等参数来选择顶部掩模层302的厚度。在一个示例中，在注入砷离子且顶部掩模层302由Si3N4制成的情况下，顶部掩模层302的厚度与注入能量的关系是Thk = 4. 2X+25. 5(式 I)
其中，Thk表示顶部掩模层302的厚度，单位是埃；X表示注入砷离子的能量，单位是 keV。除了采用离子注入，在另一些实施例中，还可以通过氧化处理来改变在相邻的侧壁间隔件303之间的衬底300的预定部分304的物质特性。可以采用包括热氧化或等离子体氧化工艺在内的本领域公知的氧化处理，优选地，采用湿法氧化处理。在一个示例中，在700°C至1200°C的温度下对衬底预定部分304进行氧化。然后，在图2的步骤S230中，利用各向同性湿法刻蚀，去除具有改变的特性的衬底部分304，以在衬底中形成凹槽305，如图3C所示。这里，例如可以选择针对改变特性的衬底部分304和没有改变特性的衬底部分具有高刻蚀选择比的湿法刻蚀处理，来形成凹槽305。在一个实施例中，在步骤S220中通过氧化处理将衬底部分304形成为硅氧化物的情况下，可以采用HF酸溶液来将其去除。例如，可以采用H2O与HF的质量比例为100 : I或者50 I的溶液，在23±0.5°C的温度下，进行上述湿法刻蚀处理。在一个示例中，凹槽305的深度H例如可以是大约300埃至大约500埃。最后，在图2的步骤S240中，对凹槽305进行晶向选择性的湿法刻蚀，以将凹槽305的内壁形成为具有Σ形状，如图3D所示。在一个实施例中，可以采用沿(100)晶面比沿(111)晶面刻蚀速率快的晶向选择性的湿法刻蚀处理。例如，可以采用质量浓度为10%至25%的四甲基氢氧化铵(TMAH)在温度70°C至90°C下进行刻蚀。在这种情况下，沿(111)晶面基本上刻蚀不动。需要注意的是，可以在改变相邻的侧壁间隔件之间的衬底的一部分的特性(即，图2中的步骤S220)之前或者在对凹槽进行晶向选择性的湿法刻蚀(即，图2中的步骤S240)之后，在衬底中进行离子注入以形成源区和漏区。如前所述，本公开实施例的方法以改变衬底特性的工艺和各向同性湿法刻蚀处理相结合来替代干法刻蚀处理，由此避免了对衬底造成损伤，从而能够获得良好的SiGe外延生长性能。需要注意的是，eSiGe结构作为源区和漏区一般只是用于PMOS晶体管。因此，对于同时包括PMOS晶体管和NMOS晶体管的半导体器件，在为PMOS晶体管形成Σ形状的过程中，需要用掩模等覆盖住NMOS晶体管部分。尽管已经参考特定实施例对本发明进行了描述，但是应当理解，实施例是例示性的，而且本发明的范围不受限于此。对所述实施例的任何变化、修改、添加和改进都是可能 的。这些变化、修改、添加和改进落入如以下权利要求中详述的本发明的范围内。
权利要求
1.一种制造半导体器件的方法，包括以下步骤 在衬底上形成栅极，栅极上形成有顶部掩模层； 形成位于所述栅极两侧侧壁上的侧壁间隔件； 以所述顶部掩模层和所述侧壁间隔件为掩模，改变在相邻的侧壁间隔件之间的衬底的一部分的特性； 利用各向同性湿法刻蚀，去除具有改变的特性的衬底部分，以在衬底中形成凹槽；以及 对所述凹槽进行晶向选择性的湿法刻蚀，以将所述凹槽的内壁形成为具有Σ形状。
2.如权利要求I所述的方法，其中，所述改变在相邻的侧壁间隔件之间的衬底的一部分的特性的步骤包括通过对所述衬底进行离子注入来改变在相邻的侧壁间隔件之间的衬底的一部分的特性。
3.如权利要求2所述的方法，其中，所述离子注入工艺包括向所述衬底注入以下离子中的任一种或多种砷、硼、锗或者碳。
4.如权利要求2所述的方法，其中，对所述衬底进行离子注入的步骤包括以不超过IOOkeV的能量向所述衬底前非晶化注入(PAI)锗或者碳离子达IO13至IO15离子/cm2的注入量。
5.如权利要求I或2所述的方法，其中，所述顶部掩模层是硅氮化物。
6.如权利要求2所述的方法，其中，所述顶部掩模层的厚度是基于包括该顶部掩模层的材料、注入离子的种类以及注入能量的参数来选择的。
7.如权利要求6所述的方法，其中，在注入砷离子且所述顶部掩模层为Si3N4的情况下，所述顶部掩模层的厚度与注入能量的关系是Thk = 4. 2X+25. 5， 其中，Thk表示所述顶部掩模层的厚度，单位是埃； X表示注入砷离子的能量，单位是keV。
8.如权利要求I所述的方法，其中，所述改变在相邻的侧壁间隔件之间的衬底的一部分的特性的步骤包括通过对所述衬底进行氧化处理来改变在相邻的侧壁间隔件之间的衬底的一部分的特性。
9.如权利要求8所述的方法，其中，所述氧化处理包括湿法氧化工艺。
10.如权利要求I所述的方法，其中，所述对所述凹槽进行晶向选择性的湿法刻蚀的步骤包括采用四甲基氢氧化铵(TMAH)对所述凹槽进行湿法刻蚀。
11.如权利要求I或10所述的方法，其中，所述晶向选择性的湿法刻蚀沿(100)晶面比沿(111)晶面的刻蚀速率快。
12.如权利要求11所述的方法，其中，所述晶向选择性的湿法刻蚀沿(111)晶面基本上刻蚀不动。
13.如权利要求I所述的方法，其中，在所述衬底上形成的栅极为多晶硅栅。
14.如权利要求I所述的方法，还包括在进行晶向选择性的湿法刻蚀将凹槽形成为Σ形状之后，在该Σ形状的凹槽内外延生长SiGe。
15.如权利要求I所述的方法，还包括在改变相邻的侧壁间隔件之间的衬底的一部分的特性之前在所述衬底中进行离子注入以形成源区和漏区。
16.如权利要求14所述的方法，还包括在Σ形状的凹槽内外延生长SiGe之后在所述衬底中进行离子注入以形成源区和漏区。
17.如权利要求I所述的方法，其中，在对所述凹槽进行晶向选择性的湿法刻蚀之前，所述凹槽的深度约为300埃至500埃。
18.如权利要求I所述的方法，还包括在改变相邻的侧壁间隔件之间的衬底的一部分的特性之前，在要形成NMOS器件的区域上方形成掩模，而暴露要形成PMOS器件的区域。
全文摘要
本公开实施例提供了一种半导体器件制造方法，包括以下步骤在衬底上形成栅极，栅极上形成有顶部掩模层；形成位于所述栅极两侧侧壁上的侧壁间隔件；以所述顶部掩模层和所述侧壁间隔件为掩模，改变在相邻的侧壁间隔件之间的衬底的一部分的特性；利用各向同性湿法刻蚀，去除具有改变的特性的衬底部分，以在衬底中形成凹槽；以及对所述凹槽进行晶向选择性的湿法刻蚀，以将所述凹槽的内壁形成为具有∑形状。本公开实施例的方法通过采用改变衬底特性的工艺与各向同性湿法刻蚀处理相结合来代替使用干法刻蚀，由此避免了对衬底的损伤，从而能够获得良好的外延生长性能。
文档编号H01L21/31GK102810480SQ20111014717
公开日2012年12月5日 申请日期2011年6月2日 优先权日2011年6月2日
发明者张翼英, 何其旸 申请人:中芯国际集成电路制造(北京)有限公司