专利名称：栅极介电层制备方法及栅极结构制备方法
技术领域：
本发明涉及一种半导体结构制备方法，且特别涉及一种栅极介电层制备方法及栅极结构制备方法。
背景技术：
随着半导体技术的进步,半导体元件,如MOS晶体管的尺寸越来越小,相对地,对于栅极氧化层的厚度与品质的要求也愈趋严格。如何制造出高品质、高可靠度、耐用、耐高电压的超薄栅极介电层，为半导体制造业者重要的课题。动态随机存取存储器(dynamic random access memory, DRAM)是一种不断地在研究与发展的积体电路中最具代表性的装置。动态随机存取存储器中通常包括有一个晶体管以及一个由晶体管所操控的电容器，且该晶体管包括至少一栅极结构，该栅极结构具有如 氧化硅层的栅极介电层。栅极介电层的薄化会导致不希望发生的元件微小化所带来的不良影响(sideeffect),其会导致漏电流(leakage)及降低可靠度。在一现有技术中，是通过增加栅极介电层的厚度，或将氮植入栅极介电层中以提高介电常数(k)。例如，一氧化硅层原介电常数为4，植入氮的栅极介电层的介电常数可提闻至8。现有浸渗快速热处工艺(soakrapid thermal process, RTP)是在 400_1150°C进行一热处理工艺约20秒，以稳定栅极介电层中的氮。然而，在经惯用的"长时间"的快速热处工艺后，栅极介电层中的氮可能会扩散通过栅极介电层。此外，其他例如用以形成栅极及源极/漏极的惯用的"长时间"的快速热处工艺，会进一步增加氮的扩散。惯用的快速热处工艺会劣化等效电容厚度(capacitive effective thickness, CET)且会降低元件的可靠度。因此，有必要提供一创新且富有进步性的栅极介电层制备方法及栅极结构制备方法，以解决上述问题。
发明内容
本发明提供一种栅极介电层制备方法，以减少等效电容厚度及减轻热处理工艺后等效电容厚度的劣化程度。在本发明的一实施例中，该栅极介电层制备方法包括以下步骤形成一介电层于一半导体基板上；进行一氮处理工艺以形成一氮化层于该介电层上；及实质上于1150_1400°C进行一热处理工艺400-800毫秒，以形成一栅极介电层。本发明另提供一种栅极结构制备方法，以减少等效电容厚度及减轻热处理工艺后等效电容厚度的劣化程度。在本发明的一实施例中，该栅极结构制备方法包括以下步骤形成一介电层于一半导体基板上；进行一氮处理工艺以形成一氮化层于该介电层上；实质上在1150-1400°C进行一热处理工艺400-800毫秒，以形成一栅极介电层；及形成一栅极层于该栅极介电层上。
上文已相当广泛地概述本发明的技术特征，以使下文的本发明详细描述得以获得较佳了解。构成本发明的权利要求标的的其它技术特征将描述于下文。本发明所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本发明相同的目的。本发明所属技术领域中具有通常知识者也应了解，这类等效建构无法脱离后附的权利要求所界定的本发明的精神和范围。
图I所示为一晶体管的栅极介电层厚度与栅极漏电流的关系图表；图2所示为本发明一实施例的栅极介 电层制备方法的流程图；图3至图6所示为本发明一实施例的栅极介电层制备方法示意图；图7所示为本发明一实施例的栅极结构制备方法的流程图；图8至图13所示为本发明一实施例的栅极结构制备方法示意图。其中，附图标记说明如下
12半导体基板14:介电层
16氮化层18:栅极介电层
20栅极结构22:半导体基板
24:介电层26:氮化层
28栅极介电层30:栅极层
32上盖层34:间隙壁
200栅极介电层制备方法 201-204:栅极介电层制备方法步骤
700栅极结构制备方法701-705:栅极结构制备方法步骤
具体实施例方式参考图I所示为一晶体管的栅极介电层厚度与栅极漏电流的关系图表。图I显示栅极漏电流与栅极介电层厚度呈指数反比。如图I所示，当栅极介电层厚度为30人时，栅极
漏电流约为10ρΑ/μ m2。然而，当栅极介电层厚度为23人时，栅极漏电流快速增加至600pA/
2
μ m ο本发明提供一种栅极介电层制备方法及栅极结构制备方法，以降低等效电容厚度及漏电流，且增加元件的可靠度。图2所示为本发明一实施例的栅极介电层制备方法的流程图。图3至图6所示为本发明一实施例的栅极介电层制备方法示意图。配合参考步骤201及图3，在本发明一实施例中，提供一半导体基板12(如硅基板)。在实际上，该半导体基板12可为一 P型或N型半导体基板。接着，一介电层14形成于该半导体基板12上。在本发明一实施例中，该介电层14的材料可为氧化娃。配合参考步骤202及图4，进行一氮处理工艺(例如氮等离子添加方式(nitrogen plasma incorporation)),以形成一氮化层16于该介电层14上。该氮处理工艺可为退稱等离子氮化(decoupling plasma nitridation)或软等离子退火(soft plasmaannealing),但不以此为限。配合参考步骤203及图5，进行一氧处理工艺，以将氧植入该氮化层16中，要注意的是，该氧处理工艺为一选择性的步骤，也即本发明的方法可不包括该氧处理工艺。在本发明一实施例中，该介电层14为一层氧化硅层，该氮化层16为氮化硅层，该氮化层16植入氧后形成一氮化氧娃层(silicon-oxy-nitride, SiON)。植入的氧可局限住及稳定该氮化层16中的氮，以防止氮扩散至该半导体基板12中，且可修补该氮化层16与该介电层14介面的缺陷，如此，即使等效电容厚度非常小，同样可降低漏电流且增加元件可靠度。
·
配合参考步骤204及图6，实质上在1150_1400°C进行一热处理工艺400-800毫秒，以形成一栅极介电层18于该半导体基板12上。较佳地，该热处理工艺的温度为1250-1300°C。在本发明一实施例中，该热处理工艺可为一快速热退火工艺，但不以此为限。要注意的是，任何一种可使晶体重新排列及可消除内应力的处理方法，皆可适用于形成该栅极介电层18。因为本发明的方法是在1150-1400°C的高温进行该热处理工艺400-800毫秒，如此不仅可稳定该栅极介电层18中的氮，且可防止在经本发明"短时间"的热处理工艺后氮扩散穿透该栅极介电层18。要注意的是，本发明"短时间"的热处理工艺可应用于其他热处理工艺中，例如用以形成栅极及源极/漏极。本发明"短时间"的热处理工艺可减少热处理工艺后的等效电容厚度、氮的扩散及等效电容厚度的劣化，如此可增加元件的可靠度。图7所示为本发明一实施例的栅极结构制备方法的流程图。图8至图13所示为本发明一实施例的栅极结构制备方法示意图。配合参考步骤701及图8，在本发明一实施例中，提供一半导体基板22(如硅基板)。在实务上，该半导体基板22可为一 P型或N型半导体基板。接着，一介电层24形成于该半导体基板22上。在本发明一实施例中，该介电层24的材料可为氧化娃。配合参考步骤702及图9，进行一氮处理工艺(例如氮等离子添加方式(nitrogen plasma incorporation)),以形成一氮化层26于该介电层24上。该氮处理工艺可为退稱等离子氮化(decoupling plasma nitridation)或软等离子退火(soft plasmaanneal ing),但不以此为限。配合参考步骤703及图10，进行一氧处理工艺以将氧植入该氮化层26中，要注意的是，该氧处理工艺为一选择性的步骤，也即本发明的方法可不包括该氧处理工艺。在本发明一实施例中，该介电层24为一层氧化娃层,该氮化层26为氮化娃层,该氮化层26植入氧后形成一氮化氧娃层(silicon-oxy-nitride, SiON)。植入的氧可局限住及稳定该氮化层26中的氮，以防止氮扩散至该半导体基板22中，且可修补该氮化层26与该介电层24介面的缺陷，如此，即使等效电容厚度非常小，同样可降低漏电流且增加元件可靠度。配合参考步骤704及图11，实质上于1150-1400°C进行一热处理工艺400-800毫秒，以形成一栅极介电层28于该半导体基板22上。较佳地，该热处理工艺的温度为1250-1300°C。在本发明一实施例中，该热处理工艺可为一快速热退火工艺，但不以此为限。要注意的是，任何一种可使晶体重新排列及可消除内应力的处理方法，皆可适用于形成该栅极介电层28。因为本发明的方法是在1150-1400°C的高温进行该热处理工艺400-800毫秒，如此不仅可稳定该栅极介电层28中的氮，且可防止在经本发明"短时间"的热处理工艺后氮扩散穿透该栅极介电层28。要注意的是，本发明"短时间"的热处理工艺可应用于其他热处理工艺中，例如用以形成栅极及源极/漏极。本发明"短时间"的热处理工艺可减少热处理工艺后的等效电容厚度、氮的扩散及等效电容厚度的劣化，如此可增加元件的可靠度。配合参考步骤705及图12，形成一栅极层30于该栅极介电层28上，以于该半导体基板22上形成一栅极结构20。在本发明一实施例中，例如在制造一 PMOS的实施例中，形成该栅极层30的步骤包括形成一多晶硅层于该栅极介电层28上；及布植硼于该多晶硅层 中以形成该栅极层30。该栅极层30的材料可为掺杂多晶娃,或掺杂多晶娃与娃化金属的一组合，该硅化金属例如可为硅化钨。要注意的是，除了可防止氮的扩散及修补介面缺陷，植入该氮化层26中的氧另可阻障硼扩散至该栅极介电层28中。参考图13，依据实际需求，该栅极层30上可另设置一上盖层(cap layer) 32，该上盖层32的材质可为氧化硅、氮化硅或其他适合的绝缘材料。并且，依据实际需求，在本发明一实施例中，可于栅极结构20的侧墙形成一间隙壁(spacer) 34，该间隙壁34的材质可为氧化硅、氮化硅或其他适合的绝缘材料。本发明的技术内容及技术特点已揭示如上，然而本发明所属技术领域中具有通常知识者应了解，在不背离后附权利要求所界定的本发明精神和范围内，本发明的教示及揭示可作种种的替换及修饰。例如，上文揭示的许多工艺可以不同的方法实施或以其它工艺予以取代，或者采用上述二种方式的组合。此外，本案的权利范围并不局限于上文揭示的特定实施例的工艺、机台、制造、物质的成份、装置、方法或步骤。本发明所属技术领域中具有通常知识者应了解，基于本发明教示及揭示工艺、机台、制造、物质的成份、装置、方法或步骤，无论现在已存在或日后开发者，其与本案实施例揭示者以实质相同的方式执行实质相同的功能，而达到实质相同的结果，都可使用于本发明。因此，以下的权利要求系用以涵盖用以此类工艺、机台、制造、物质的成份、装置、方法或步骤。
权利要求
1.一种栅极介电层制备方法，其特征在于，包括以下步骤 形成一介电层(14)于一半导体基板(12)上； 进行一氮处理工艺以形成一氮化层(16)于该介电层(14)上；及 实质上在1150-1400°C进行一热处理工艺400-800毫秒，以形成一栅极介电层(18)。
2.根据权利要求I所述的栅极介电层制备方法，其特征在于，该介电层(14)形成于一硅基板上。
3.根据权利要求I所述的栅极介电层制备方法，其特征在于，该氮处理工艺包括氮等离子添加方式。
4.根据权利要求3所述的栅极介电层制备方法，其特征在于，该氮等离子添加方式包括退耦等离子氮化或软等离子退火。
5.根据权利要求I所述的栅极介电层制备方法，其特征在于，在该氮处理工艺后，还包括进行一氧处理工艺以将氧植入该氮化层(16)中。
6.根据权利要求5所述的栅极介电层制备方法，其特征在于，该介电层(14)为一层氧化娃层，该氮化层(16)为氮化娃层,该氮化层(16)植入氧后形成一氮化氧娃层。
7.根据权利要求I所述的栅极介电层制备方法，其特征在于，该热处理工艺为一快速热退火工艺。
8.根据权利要求I所述的栅极介电层制备方法，其特征在于，该热处理工艺实质上是在 1150-1400°C 进行。
9.一种栅极结构制备方法，其特征在于，包括以下步骤 形成一介电层(24)于一半导体基板(22)上； 进行一氮处理工艺以形成一氮化层(26)于该介电层(24)上；及 实质上在1150-1400°C进行一热处理工艺400-800毫秒，以形成一栅极介电层(28);及 形成一栅极层(30)于该栅极介电层(28)上。
10.根据权利要求9所述的栅极结构制备方法，其特征在于，该介电层(24)形成于一硅基板(22)上。
11.根据权利要求9所述的栅极结构制备方法，其特征在于，该氮处理工艺包括氮等离子添加方式。
12.根据权利要求11所述的栅极结构制备方法，其特征在于，该氮等离子添加方式包括退耦等离子氮化或软等离子退火。
13.根据权利要求9所述的栅极结构制备方法，其特征在于，在该氮处理工艺后，还包括进行一氧处理工艺以将氧植入该氮化层(26)中。
14.根据权利要求13所述的栅极结构制备方法，其特征在于，该介电层(24)为一层氧化娃层，该氮化层(26)为氮化娃层,该氮化层(26)植入氧后形成一氮化氧娃层。
15.根据权利要求9所述的栅极结构制备方法，其特征在于，该热处理工艺为一快速热退火工艺。
16.根据权利要求9所述的栅极结构制备方法，其特征还包括形成一上盖层(32)于该栅极层(30)上的步骤。
17.根据权利要求9所述的栅极结构制备方法，其特征在于，形成该栅极层(30)的步骤包括以下步骤形成一多晶硅层于该栅极介电层(28)上；及 布植硼于该多晶硅层中以形成该栅极层(30)。
18.根据权利要求9所述的栅极结构制备方法，其特征还包括形成一间隙壁(34)于该栅极结构侧墙的步骤。
19.根据权利要求9所述的栅极结构制备方法，其特征在于，该热处理工艺实质上是在1150-1400°C 进行。
全文摘要
本发明提供一种栅极介电层制备方法，包括以下步骤形成一介电层于一半导体基板上；进行一氮处理工艺以形成一氮化层于该介电层上；及实质上于1150-1400℃进行一热处理工艺400-800毫秒，以形成一栅极介电层。并且，可进行一于该栅极介电层上形成一栅极层的步骤，以形成一栅极结构。本发明提供一种栅极介电层制备方法，以减少等效电容厚度及减轻热处理工艺后等效电容厚度的劣化程度。
文档编号H01L21/3105GK102760656SQ20111019666
公开日2012年10月31日 申请日期2011年7月8日 优先权日2011年4月27日
发明者刘献文, 苏国辉, 陈逸男 申请人:南亚科技股份有限公司