专利名称：半导体器件的制造方法
技术领域：
本发明涉及一种半导体器件的制造方法，特别是一种铜金属互连中铜合金工艺的改进方法。
背景技术：
随着半导体器件尺寸的不断减小，半导体器件中驱动电流的密度和开关频率不断增大。在高电流密度和高频率变化的铜互连结构上，很容易发生电迁移(ElectroMigration, EM)。众所周知，电迁移是影响铜互连结构的可靠性的重要因素之一，电迁移可能导致铜互连结构减薄，并使其电阻率增大，更严重的还可能使铜互连结构断裂。为此，现有方法通常是在铜互连结构中掺杂杂质，例如铝、银、钛或锰等，在退火过程中杂质扩散到晶界和界面处，进而降低铜的扩散。实践证明，该方法可以将电迁移寿命提 高至原来的十倍以上。现有技术中制作铜合金主要有三种方法一、从种晶层到铜合金的掺杂物扩散，这种通过掺杂剂注入种晶层来实现铜合金掺杂的方法，会明显提高铜线电阻，使得铜导线的抗电致迁移性降低；二、从覆盖层到铜合金的掺杂物扩散，例如将铝或钛掺杂扩散层沉积在铜金属顶部并退火，使杂质扩散进入铜金属；三、电镀铜合金方法。图I所示为一种现有的铜金属互连结构制造方法，通过覆盖层向下的掺杂物扩散来实现铜合金的沉积。首先参照图la，在半导体基底100上有若干半导体组件，例如一保护层110和下部互连结构120，以及阻挡层130。在阻挡层130上形成一电介质层140，利用微刻蚀技术在介电层140上形成一沟槽，并在沟槽内壁沉积一阻障层150，例如氮化钛(TiN)或氮化钽(TaN)，以防止铜的氧化和扩散并提高铜金属的附着力。在形成阻障层150的沟槽内沉积铜金属层160。接下来参照图lb，在铜金属层160表面覆盖生长一掺杂扩散层170，并通过后续工艺例如退火处理使掺杂物向下扩散，形成铜合金层180。最后参照图lc，先通过湿法刻蚀或干法刻蚀去掉铜合金层180顶部覆盖的掺杂扩散层170，再通过抛光技术去掉多余的铜合金层180，最后在电介质层140和铜合金层180上覆盖生长一覆盖层190，以用于后续工艺。这种方法通过掺杂扩散层170使掺杂物在铜金属层160中扩散形成铜合金层180，与上述种晶层的掺杂物扩散形成铜合金的方法相比，其优点是几乎不会提高铜线电阻。然而，由于需要先沉积一掺杂扩散层170，再通过湿法刻蚀或干法刻蚀去掉顶部覆盖的掺杂扩散层170，才能通过研磨技术去掉多余的铜合金层180，使得工序复杂程度提高。图2所示为另一种铜金属互连结构制造方法，通过在电镀槽中加入铜合金成分来实现。首先参照图2a，在半导体基底200上有若干半导体组件，例如一保护层210和下部互连结构220，以及阻挡层230。在阻挡层230上形成一电介质层240，利用微刻蚀技术在电介质层240上形成一沟槽，并在沟槽内壁沉积一阻障层250。接下来参照图2b，在形成阻障层250的沟槽内沉积铜合金层260。最后参照图2c，通过研磨技术去掉多余的铜合金层260，然后在电介质层240和铜合金层260上生长一覆盖层270，以用于后续工艺。这种方法的优点是互联结构内部铜合金的掺杂浓度处处相等。但是，通过电镀过程掺杂铜合金的方法较难控制杂质的掺杂浓度，因此采用该方法制作金属互连结构的工艺尚有待进一步研究。为了防止纯铜金属的氧化和扩散、保持铜的低阻抗特性并简化工序，铜金属互连结构的制造方法仍有改善空间。
发明内容
本发明提供了一种半导体器件的制造方法，特别是一种金属互连结构中铜合金工艺的改进方法，包括下述步骤
提供一半导体基底，该半导体基底包含下部互连；在所述半导体基底上形成一电介质层；在所述电介质层上形成暴露出所述下部互连的沟槽；在所述电介质层上和所述沟槽中形成阻障层和种晶层；采用化学电镀法沉积一铜金属层，填满所述沟槽；采用化学电镀法沉积一铜合金层，覆盖于所述铜金属层上；执行一退火处理。优选地，所述铜合金层的掺杂元素为银，铝，锰中的至少一种。 优选地，采用化学电镀法沉积所述铜金属层和/或铜合金层的电解液中包含五水合硫酸铜溶液和硫酸溶液。优选地，所述五水合硫酸铜溶液浓度范围为20 100g/L，硫酸溶液浓度范围为100 300g/L。优选地，采用化学电镀法沉积所述铜合金层的电解液中还包含硝酸银溶液。优选地，所述硝酸银溶液浓度范围为O O. 5g/L。优选地，所述退火处理的条件为退火温度范围100 400°C，退火时间范围I 60分钟。优选地，在所述退火处理后还包括去除所述铜合金层的多余部分直至露出所述电介质层表面的步骤。优选地，在所述退火处理后还包括在露出所述电介质层和铜合金表面上形成一覆盖层的步骤。优选地，所述覆盖层为碳氮化硅层。优选地，所述电介质层为低介电常数电介质层。根据本发明的金属互连结构中铜合金工艺的改进方法，通过化学电镀法沉积一铜合金层，并通过退火处理使铜合金层中的杂质向下扩散，能有效防止纯铜金属的的氧化和扩散、以及保持铜的低阻抗特性并简化工序。为了使本发明的目的、特征和优点更明显易懂，特举较佳实施例，并结合附图，做详细说明如下。
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中
图Ia至图Ic是一种现有的铜金属互连结构制造方法剖面示意图，通过顶覆盖层向下的掺杂物扩散来实现铜合金的掺杂；
图2a至图2c是另一种铜金属互连结构制造方法剖面示意图，通过种晶层的掺杂物扩散来实现铜合金的掺杂；图3a至图3f是根据本发明的一种金属互连结构的铜合金工艺方法剖面示意图。符号说明
图I
100 :半导体基底、110 :保护层、120 :下部互连结构、130 :阻挡层、140 :电介质层、150 阻障层、160 :铜金属层、170 :掺杂扩散层、180 :铜合金层、190 :覆盖层图2
200 :半导体基底、210 :保护层、220 :下部互连结构、230 :阻挡层、240 :电介质层、250 阻障层、260 :铜合金层、270 :覆盖层图3300 :半导体基底、301 :保护层、302 :下部互连结构、303 :阻挡层、310 :电介质层、320 沟槽、330 :阻障层、340 :种晶层、350 :铜金属层、360 :铜合金层、370 :覆盖层。
具体实施例方式接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。图3a至3f所示为本发明的一实施例中，一种金属互连结构的铜合金工艺方法剖面示意图。首先，请参照图3a，提供一半导体基底300，该半导体基底300采用例如硅基底或硅化锗基底。在半导体基底300上有若干半导体组件，例如一保护层301和下部互连结构302，以及阻挡层303。在阻挡层303上沉积一电介质层310，该电介质层310为单层或多层含娃材料或有机介电材料，该电介质层310为低介电常数材料(介电常数k〈4)层。利用微刻蚀技术在电介质层310上形成一沟槽320并除湿，此沟槽320暴露出下部互连结构302，并定义出铜金属互连线的位置。在沟槽320内壁以及被暴露的下部互连结构302上采用物理气相沉积法(Physical Vapour Deposition, PVD)分别形成一阻障层330和一种晶层340。上述阻障层330的作用是防止纯铜金属的扩散和氧化，并提高纯铜金属的附着力。该阻障层330优选例如氮化钽(TaN)和钽(Ta)的双层结构，由于氮化钽对纯铜金属扩散的阻挡效果好，但结合力差，因此在纯铜金属和氮化钽之间沉积一层钽，形成低介电材料-氮化钽-钽-纯铜金属结构。上述种晶层340优选铜合金材料，例如纯铜金属掺杂铝或锰杂质，但过多的掺杂物会导致互连结构电阻增加。当然，不局限于此，上述阻障层330和种晶层340也可采用其它材料。接着,请参照图3b,采用化学电镀(Electro-Chemical Plating, ECP)法在种晶层340表面电镀一铜金属层350。化学电镀法通常分为三步，电流由低到高依次为步骤一、电流3 6安培，通电时间3 8秒；步骤二、电流5 10安培，通电时间25 60秒；步骤三、电流20 60安培，通电时间10 40秒。本发明的重要特征之一是，电镀铜金属层370的电解液配比例如满足五水合硫酸铜(CuSO4 · 5H20)溶液浓度范围为20 100g/L，硫酸(H2SO4)溶液浓度范围为100 300g/L。接下来如图3c所不,米用化学电镀法在铜金属层350表面沉积铜合金层360。化学电镀法沉积铜合金层360的电流强度和时间为步骤一、电流3 6安培，通电时间3 8秒；步骤二、电流5 10安培，通电时间25 60秒；步骤三、电流20 60安培，通电时间10 40秒。本发明的重要特征之一是，铜合金层360中的掺杂元素例如为银、铝、锰元素。本发明的另一重要特征是，采用化学电镀法电镀铜合金层360的铜(银)电解液配比例如满足五水合硫酸铜(CuSO4 ·5Η20)溶液浓度范围为20 100g/L，硫酸(H2SO4)溶液浓度范围为100 300g/L，硝酸银(AgNO3)溶液浓度范围为O O. 5g/L。接下来如图3d所示，通过退火处理使得铜合金层360中的掺杂元素向下扩散。通常情况下，化学电镀法本身有退火过程，一般退火条件为温度范围150 250°C，退火时间 I 5分钟，退火过程使得铜的晶粒增大从而降低铜线电阻。在本发明中，退火过程还可以使得铜合金层360中的掺杂元素向下扩散，由于过多的杂质扩散会使铜互连线电阻增加，因此需要精确掌握退火过程的条件。本发明的重要特征之一是，通过退火过程使得铜合金层360中的掺杂元素向下扩散，退火条件例如为温度范围100 400°C，温度范围I 60分钟。接着，请参照图3e,通过化学机械研磨(Chemical Mechanic Polishing, CMP)法将铜合金层360表面抛光,将大部分多余的铜合金层360除去。在铜金属互连的化学机械研磨过程中，可用阻障层330作为刻蚀终止层。此化学机械研磨工艺可采用一般传统技术中的研磨剂。最后，请参照图3f，在电介质层310和铜合金层360上生长一覆盖层370，作为阻挡层、扩散屏蔽层和氧化保护层，以保护铜互连结构并用于后续工艺。较佳的覆盖层370可为掺有碳杂质的氮化娃(SiN)。综上所述，本发明首先通过化学电镀法沉积一铜金属层，再通过化学电镀法沉积一铜合金层，并通过退火处理使铜合金层中的杂质向下扩散，防止了纯铜金属的氧化和扩散，这种方法保持了铜的低阻抗特性，并解决了通过掺杂扩散层进行铜合金的掺杂带来的复杂工序的问题。本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
权利要求
1.一种半导体器件的制造方法，包括 提供半导体基底，该半导体基底包含下部互连； 在所述半导体基底上形成电介质层； 在所述电介质层上形成暴露出所述下部互连的沟槽； 在所述电介质层上和所述沟槽中形成阻障层和种晶层； 采用化学电镀法沉积铜金属层，填满所述沟槽； 采用化学电镀法沉积铜合金层，覆盖于所述铜金属层上； 执行退火处理。
2.根据权利要求I所述的方法，其中所述铜合金层的掺杂元素为银，铝，锰中的至少一种。
3.根据权利要求I所述的方法，其特征在于，采用化学电镀法沉积所述铜金属层和/或铜合金层的电解液中包含五水合硫酸铜溶液和硫酸溶液。
4.根据权利要求3所述的方法，其特征在于，所述五水合硫酸铜溶液浓度范围为20 100g/L，硫酸溶液浓度范围为100 300g/L。
5.根据权利要求I所述的方法，其特征在于，采用化学电镀法沉积所述铜合金层的电解液中还包含硝酸银溶液。
6.根据权利要求5所述的方法，其特征在于，所述硝酸银溶液浓度范围为O O.5g/L。
7.根据权利要求I所述的方法，其特征在于，所述退火处理的条件为退火温度范围100 400°C，退火时间范围I 60分钟。
8.根据权利要求I所述的方法，其特征在于，在所述退火处理后还包括去除所述铜合金层的多余部分直至露出所述电介质层表面的步骤。
9.根据权利要求8所述的方法，其特征在于，还包括在露出所述电介质层和铜合金表面上形成一覆盖层的步骤。
10.根据权利要求9所述的方法，其特征在于，所述覆盖层为碳氮化硅层。
11.根据权利要求I所述的方法，其特征在于，所述电介质层为低介电常数电介质层。
全文摘要
本发明提供一种金属互连结构中铜合金工艺的改进方法，用于防止纯铜金属的氧化和扩散、保持铜的低阻抗特性并简化工序。首先在电介质层上形成一沟槽，该沟槽暴露出半导体基底上的下部互连结构，并在沟槽内壁和被暴露的下部互连结构上形成阻障层和种晶层。接着采用化学电镀法沉积铜金属层，以填满该沟槽。然后采用化学电镀法沉积一铜合金层，覆盖于该铜金属层上，并对所述铜合金层实施退火处理。最后，去除所述铜合金层的多余部分直至露出所述电介质层表面，并在该铜合金层和电介质层上沉积覆盖层，以用于后续工艺。
文档编号H01L21/768GK102903666SQ20111020819
公开日2013年1月30日 申请日期2011年7月25日 优先权日2011年7月25日
发明者鲍宇 申请人:中芯国际集成电路制造(上海)有限公司