专利名称：硅晶片及其制造方法
技术领域：
本发明涉及用于半导体器件的硅晶片的技术领域。具体而言，本发明涉及对在引入了外延生长薄膜的硅晶片内产生的失配位错加以抑制的技术。
背景技术：
目前，用于半导体器件的硅晶片要求在其表面层上的器件活性区域内具有无缺陷区及高度的吸杂能力。作为满足这些要求的一个例子，使用高度掺杂的基材的外延晶片是通常已知的。此类晶片的一个例子包括ρ/ρ+基材。ρ/ρ+基材是通过以下方法制造的制造硼浓度约为5 X IO19个原子/cm3的ρ+基材，对该ρ+基材实施镜面抛光和清洁；然后通过气相外延法在经镜面抛光的P+基材上外延生长5 μ m厚的器件活性层，其中器件活性层以约 1 X IO15个原子/cm3的比较低的硼浓度进行掺杂。η/η+基材用于功率MOSFET等。η/η+基材使用高度掺杂诸如磷或砷的η型掺杂剂的η+基材。在该η+基材上沉积以约1 X IO16个原子/cm3的比较低的磷浓度掺杂的η型外延层，以形成η/η+基材。此外，IGBT通常具有通过在ρ型基材上沉积用η型掺杂剂掺杂的硅层及在用η型掺杂剂掺杂的硅层上进一步沉积用低浓度η型磷掺杂的硅层而产生的结构。ρ型基材是以高的硼浓度掺杂的。经掺杂的硅层是用等于或大于IX IO17个原子/ cm3的高浓度η型掺杂剂掺杂的硅层，其用于阻止耗尽层扩展。取决于其栅极氧化层的完整性，最上层η型低度掺杂的层的浓度被控制在1 X IO13 个原子/cm3至1 X IO15个原子/cm3的浓度以内。通过外延生长沉积的表面层不含缺陷。在器件加工过程中混合的重金属，尤其是狗污染，被强烈的吸除。因为可以提高器件的产率，所以使用这些高度掺杂的基材的外延晶片被广泛地用于半导体器件。然而，对于前述晶片，由于硅晶体的晶格常数的变化，趋向于在基材与用低浓度掺杂剂掺杂的层之间的界面处或者在低浓度外延层与用高浓度掺杂剂掺杂的层之间的界面处产生失配位错。该失配位错取决于其形状会蔓延穿过器件活性层。以垂直功率MOSFET为例，穿透器件活性层的位错(也称作螺型位错)还可能同时伸入底面上的漏极以及表面上的源极。这会导致在源极与漏极之间的漏电流。对于IGBT，在集电极与发射极之间存在电流漏泄的可能性。该漏电流会升高功率器件在待机状态时的功率消耗。JP 2004-175658公开了一种避免该失配位错的技术。JP 2004-175658的发明公开了一种其中在通过向硅熔体同时掺杂特定量的硼和锗而生长的硅基材上沉积硅外延层的方法。在该方法中，向硅熔体添加特定量的缩小硅晶体的晶格常数的硼以及增大硅晶体的晶格常数的锗。通过硼缩小晶格常数的效应被通过锗增大晶格常数的效应抵消。其描述了可以通过该方法生产其中抑制了失配位错的外延硅晶片。JP 2003-218031描述了另一种抑制失配位错的技术。JP 2003-218031公开了以下特征通过在Si基材的表面上外延生长而形成SiC 或GaN薄膜；在生长期间将BP (磷化硼)的锌混合型(闪亚铅矿型)单晶用作缓冲层；这能够抑制由晶格错配导致的失配位错。更具体而言，在去除Si基材的原生氧化物薄膜之后，将BCl3和PCl3作为BP的原料引入反应管中。在约200至500°C下低温生长30分钟。然后升高温度到900至1200°C，这是用于生长BP晶体的温度，以生长1至5 μ m厚的BP薄膜。然后，通过外延法在BP薄膜的顶部之上沉积SiC或GaN薄膜。此外，其还描述了可以通过除了 SiC或GaN薄膜以外还形成由SW2或Si3N4制成的薄膜而控制整个半导体晶片的翘曲量。然而，根据JP 2003-218031所述，若独立地形成缓冲层以抑制由晶格错配导致的失配位错，则缓冲层无法发挥器件的功能。此外，根据JP 2004-175658所述，若形成由同时掺杂锗及高浓度硼的硅熔体制得的硅基材及在该硅基材上沉积用特定浓度的锗和硼掺杂的外延层，则会导致以下问题。换而言之，若由通过Czochralski法生长的晶体制造硅基材，则发生诸如掺杂剂的杂质的偏析作为不可避免的问题。此外，在硼与锗的偏析系数之间存在巨大的差异。因此，在根据JP 2004-175658 中所述方法的晶体的全部长度上难以保持适当的硼与锗的比例。对于所有由来自该方法的晶体制成的基材而言，难以消除在基材与外延层之间的晶格错配。此外，若如JP 2004-175658采用诸如Czochralski法或区域熔融法的晶体生长法，则必须大量消耗昂贵的锗。因此，增加了晶片的生产成本。
发明内容
本发明是通过本发明的发明人的大量研究工作完成的，用以解决上述问题。本发明提供具有减少的失配位错和翘曲的硅晶片结构。该硅晶片结构包括硅基材、第一外延层和第二外延层。硅基材具有等于或大于 0. 1Ω · cm的电阻率。第一外延层的供体浓度与受体浓度之差的绝对值为等于或大于1 X IO18个原子/ cm3，且第一外延层是生长在硅基材的一个表面上。第二外延层的供体浓度与受体浓度之差的绝对值为等于或小于5X IO17个原子/ cm3，且第二外延层是生长在第一外延层的一个表面上。第二外延层具有与第一外延层相同的导电型。将调节晶格常数的材料加入第一外延层。由此，可以控制第一外延层的晶格常数 (B1)相对于硅单晶的晶格常数(aSi)的变化量(( - )/ )以及第二外延层的晶格常数
4(a2)相对于硅单晶的晶格常数(aSi)的变化量(( - )/ )小于临界晶格错配度。本发明不使用通过传统Czochralski法或区域熔融法形成的高度掺杂的基材。以高浓度杂质掺杂的硅层而是完全通过外延生长形成的。可以通过将调节晶格常数的材料掺杂进入该以高浓度杂质掺杂的硅层中而适当地控制晶格常数。因此，可以消除在以低浓度杂质掺杂的硅层与界面之间的晶格错配。还可以消除失配位错或翘曲。在本发明中，在外延生长中掺杂调节晶格常数的材料。因此，可以避免在传统液相生长中掺杂掺杂剂(例如锗、硼等)时浓度不均勻的问题。本发明可用于功率MOSFET的用途。对于该用途，具有高的掺杂剂浓度的层优选具有低的电阻率，以减小ON电阻，即使与通过传统液相生长制得的具有高的掺杂剂浓度的基材相比更低的电阻率也可以实现本发明。
图IA所示为根据本发明的硅晶片的结构示意图。图IB所示为在外延晶片中产生失配位错的情况下在外延层与硅基材之间的界面的放大的示意图。图2所示为根据本发明的硅晶片的结构示意图。图3所示为P0WERM0SFET和IGBT的结构示意图。
具体实施例方式本发明的第一方面是包括硅基材、第一外延层和第二外延层的晶片。硅基材具有等于或大于0. 1 Ω -cm的电阻率。第一外延层的供体浓度与受体浓度之差的绝对值为等于或大于1 X IO18个原子/cm3。第一外延层是生长在硅基材的一个面上。第二外延层的供体浓度与受体浓度之差的绝对值为等于或小于5X IO17个原子/
cm 3。第二外延层是生长在第一外延层的表面上。第二外延层具有与第一外延层相同的导电型。将调节晶格常数的材料加入第一外延层。由此，控制第一外延层的晶格常数( ) 相对于硅单晶的晶格常数(Ai)的变化量(( - )/ )以及第二外延层的晶格常数( )相对于硅单晶的晶格常数(aSi)的变化量((a2-asi)/asi)小于临界晶格错配度。由此可以解决失配位错或翘曲的问题。在本发明中，调节晶格常数的材料通过外延生长掺杂。因此，可以避免在传统液相生长中掺杂掺杂剂(包括调节晶格常数的材料)时浓度不均勻的问题。在JP 2006-080278或JP 2006-024728中描述了在硅基材的表面上形成包含锗作为调节晶格常数的材料的硅外延层以避免由晶格错配导致的螺型位错，及从硅基材与外延层之间的界面逐渐地或阶梯式地减小锗浓度。然而，这两个方法均无法抑制失配位错。如JP 2006-86179中所述，即使在多个包含浓度逐渐地或阶梯式改变的锗的硅外延层之间设置氮化物薄膜，仍然会产生失配位错(JP 2006-86179，图 1)。根据这些其中锗浓度逐渐地或阶梯式改变的方法，每次锗浓度仅能升高10%，包含锗的硅外延层生长1 μ m的厚度。例如为了形成具有30%锗浓度的外延层，需要生长3 μ m的厚度。在形成外延层的通常速度(约0. lnm/s)下几乎耗时1小时。因此，产率低。然而，本发明适当地控制外延层的晶格常数，不以阶梯式改变锗浓度。因此，不会大幅影响生长速度。下面参考附图解释根据本发明的硅晶片。图1 (A)所示为根据本发明的一个优选的实施方案的半导体基材的一个例子的示意图。首先，根据本发明的硅晶片具有以下如图I(A)所示的结构。通过外延生长法在硅基材(例如未掺杂的、η型或ρ型的硅单晶)10上生长第一外延层11(η型或ρ型)。第一外延层11包含调节晶格常数的材料以及供体和/或受体。通过外延生长法在第一外延层上进一步生长包含与第一外延层相同导电型的供体和/或受体的第二外延层12。如在下文中参考图2所述，可以在第一外延层11与硅基材10之间提供包含调节晶格常数的材料以及供体和/或受体的P型的第三外延层13。参考图1 (B)，将在硅基材10与第一外延层11之间的界面作为一个例子举例。若在硅基材10与第一外延层11之间存在大的晶格常数差异，则由于失配位错导致的应力会作用在第一外延层上。在外延生长继续进行时，第一外延层的晶格常数的变化量超过临界值(也称作临界晶格错配度)(或者第一外延层11的厚度超过临界薄膜厚度)。这导致晶体中的缺陷，例如晶格错配(失配位错)，其发挥缓和上述应力的作用， 如图I(B)所示。然而，只要第一外延层的晶格常数的变化量不超过临界值(即第一外延层的厚度足够薄)，则继续生长外延层。即使多少会产生晶格错配，由于外延层晶格的变形而在界面处保持晶格的连续性，所以生长外延层(共格生长)。为了详细解释根据本发明的变化量，可以将晶格常数的变化在式(1)中加以表不。Δ a/a= β XN式(1)其中，“a”是晶格常数，“Aa”是晶格常数的变化，“N”是杂质浓度(个原子/cm3)， “ β ”是比例系数(cm3/个原子)，而“ Δ a/a”是晶格错配度。晶格错配度(Aa/a)作为晶格常数的变化量与杂质浓度N成正比。然而，如文献 1(文献 1 "Property of Crystalline Silicon”，Inspec/Iee Jan. 2000，ISBN :0852969333)中所述，比例系数β根据杂质而不同。根据这一认识，若例如使用硼作为受体及使用磷作为供体，则表1中所示的数据是已知的。表 1
杂质β (cm3/个原子)硼-5. 46 X ICT24磷-7. 20X 1CT25，-1. OOX 1CT24，-1. 80 X ICT24由使用硼和磷作为掺杂剂的方案可以看出，β具有负值，并使晶格常数减小。换而言之，若掺杂诸如供体或受体的掺杂剂并且掺杂剂(As、Ge、Sb等)的原子半径大于硅的原子半径(1.17 Α)，则包含该掺杂剂的硅晶体的晶格常数趋向于增大。另一方面，若掺杂剂(Β、Ρ)的原子半径小于硅的原子半径(1.17人)，则包含该掺杂剂的硅晶体的晶格常数趋向于减小。这些现象也发生于通过外延生长获得的外延层中以及用掺杂剂掺杂的硅基材中。因此，在将原子半径小于硅(1.17 Α)的原子元素用于硅外延层作为受体或供体时，需要增大硅外延层的晶格常数以减小失配位错。在此情况下，使用原子半径大于硅的原子元素作为调节晶格常数的材料。另一方面，在将原子半径大于硅(1.17 Α)的原子元素用于硅外延层作为受体或供体时，需要减小硅外延层的晶格常数。在此情况下，使用原子半径小于硅的元素(减小硅的晶格常数的元素)作为调节晶格常数的材料。若使用根据本发明的调节晶格常数的材料以增大硅的晶格常数，则调节晶格常数的材料优选为原子半径大于硅的原子元素，且其不改变外延层(第一和第三)的电阻。包含锗或锡的化合物是特别优选的。包含锗的化合物是更加优选的。若使用根据本发明的调节晶格常数的材料以减小硅的晶格常数，则调节晶格常数的材料优选为原子半径小于硅的材料，且其不改变外延层(第一和第三)的电阻。根据本发明的外延层(第一和第三)可以用砷代替用磷进行掺杂。砷的β值并不确切已知，但是已知非常小。因此，在掺杂砷时不需要掺杂锗。若掺杂根据本发明的调节晶格常数的材料，则可以选择性地掺杂原子元素本身或者包含该原子元素的化合物。若使用硼作为硅外延层的受体和/或使用磷作为供体，则掺杂锗是有效的。由此，可以抵消减小硅的晶格常数的效应。此外，锗的晶格常数比硅大4.2%。根据Vegard定律的简单近似计算教导，β Ge约为+8. 4X 10_25cm3/个原子，其绝对值与磷几乎相等，但是其符号相反。控制掺杂进入根据本发明的外延层中的锗的浓度，由此可以使Aa/ a接近于零。在此，将硅外延层中的各种供体的浓度定义为[X]Dk，其β值为i3Dk，各种受体的浓度为[X]Ak，其β值为β Ak，调节晶格常数的材料的β值为β Y，调节晶格常数的材料的浓度为[Y]。通过根据以下的式2加以控制，该系统中晶格错配的程度(Aa/a)消失，不产生失配位错。βγΧ[Υ]+Σ βΒ1 Χ[Χ]Β1 +Σ β Akx [X]Ak = 0 式 ο)例如将磷或硼之一用作供体或受体。硼或磷的浓度被定义为[X]，其β值为β χ，锗浓度为[Ge]，其β值为β<^。优选应当根据以下的式0-2)中给出的数值加以控制。
β Ge X [Ge] + β x X [Χ] = 0式 0-2)另一方面，在如上所述共格生长的情况下，若外延层足够薄，则外延层的晶格可以变形。因此，失配位错的产生还取决于层厚度。在文献2中有详细的描述(“J.W.Matthews， Α. Ε. Blakeslee [J. Cryst. Growth (Netherlands) vol. 27(1974)p. 118 ；vol. 29(1975)p. 273 ； vol. 32(1976)p. 265”)。换而言之，即使不满足式( 或0-2)，若该层是薄的，则不会产生失配位错。根据本发明的发明人的发现，证实了若满足式C3)则不会产生失配位错。βγΧ[Υ]+Σ βΒ1 Χ [X]Dk+ Σ β AkX [X]Ak < γ 式(3)其中，“Y”是无量纲数，称作临界晶格错配度(或临界变形度)。在以上的式(3)中，βγΧ [Y]是通过在将调节晶格常数的材料掺杂进入硅单晶中时晶格常数的变化(Δ )除以硅单晶的晶格常数(aSi)而获得的数值AiiyAisitj同样地，^llkX DGllk是通过在将各种供体掺杂进入硅单晶中时晶格常数的变化 (Aank)除以硅单晶的晶格常数(aSi)而获得的数值Δ^/知。βΑ1 Χ [ ^是通过在将各种受体掺杂进入硅单晶中时晶格常数的变化(A^t)除以硅单晶的晶格常数(aSi)而获得的数值Δ^/知。因此，式(3)的左侧是通过在用调节晶格常数的材料、各种供体和各种受体单独掺杂硅单晶时晶格常数的变化之和除以硅单晶的晶格常数而获得的。另一方面，在同时将调节晶格常数的材料、各种供体和各种受体掺杂进入硅外延层中时，晶格常数的变化可以通过将调节晶格常数的材料、各种供体和各种受体单独掺杂进入硅单晶中而导致的晶格常数的变化相加而求得。因此，例如可以理解，在根据本发明的第一外延层中晶格常数的变化▲ #(= araSi)等于以上的式(3)的左侧乘以硅单晶的晶格常数。可以同样地考虑根据本发明的第二和第三外延层的晶格常数的变化。若在以上的式0-2)中将磷或硼用作供体或受体，及将锗用作调节晶格常数的材料，则获得以下的式(3-2)。^ceX [Gel + βχΧ [X] < γ式(3-2)其中，“Y”是无量纲数，称作临界晶格错配度(或临界变形度)。以上的式中的Y是外延层的层厚度的函数。通过预先测定对应于厚度的Y，可以容易地获得适当的数值。根据本发明的发明人的发现，Y可以通过以下的式(4)加以表示，其中Τ(μπι)是外延层的厚度。Log(y) =-1. 11 XLog(T)-3. 84式 G)在此，其中“Log”是常用对数。下面参考附图阐述本发明的优选的实施方案。图2所示为根据本发明的另一个优选的实施方案的半导体基材的一个例子的截面图。首先，可以如图2所示通过以下方法形成根据本发明的硅晶片。通过外延生长法在硅基材(例如未掺杂的、η型或ρ型的硅单晶)10上生长包含调节晶格常数的材料以及供体和/或受体的P型的第三外延层13。接着，通过外延生长法在第三外延层13上生长包含调节晶格常数的材料以及供体和/或受体的η型的第一外延层11。在第一外延层11上生长包含具有与第一外延层11相同导电型的供体和/或受体的第二外延层12。如上所述在硅基材上分别沉积第三外延层、第一外延层和第二外延层之后，可以选择性地实施热处理。只要其电阻率等于或大于0. 1 Ω ·_，则根据本发明的硅基材没有特别的限制。电阻率优选在1Ω ·αιι至100Ω .CmWRc可以通过公知的方法例如Czochralski法或FZ 法实施根据本发明的硅基材制造方法。硅基材是自制的或者是作为商购产品获得的或者其是η型或ρ型的，都无关紧要。根据本发明的硅基材可以使用包含氢、氮和碳的硅晶体。将氮、氢或碳掺杂进入硅晶体(或通过切割生长的硅晶体形成的硅基材)中的方法没有特别的限制。可以采用任何传统的方法。更具体而言，作为掺杂氮的方法，通过将具有氮化物薄膜的硅基材加入熔体中，其中生长硅晶体，可以控制待获得的硅基材的氮浓度。作为掺杂氢的方法，通过将氢混合气体导入炉中可以控制氢浓度。作为掺杂碳的方法，通过将碳粉掺杂进入熔体中，其中生长硅晶体，可以控制硅基材晶片的碳浓度。根据本发明的第一外延层优选为用掺杂剂和调节晶格常数的材料掺杂的硅外延层。第一外延层包含硅作为主要成分。第一外延层包含以下成分至少一种选自以下组中的物质作为掺杂剂的供体元素(诸如硼的第13族元素或者包含该元素的任何已知的掺杂剂)以及受体元素(诸如磷或砷的第15族元素或者包含该元素的任何已知的掺杂剂)；以及调节晶格常数的材料。若同时包含供体和受体作为掺杂剂，则供体浓度与受体浓度之差的绝对值优选为等于或大于ι χ IO18个原子/cm3且等于或小于1 X IO20个原子/cm3。若在第一外延层中包含供体或受体之一，则采用相同的浓度范围。此外，根据以上的式C3)控制第一外延层的上述成分的组成比例。第一外延层的厚度优选为不大于ΙΟμπι，或者更优选为不小于Ιμπι且不大于 5 μ m0若其厚度等于或小于10 μ m，则因为其小于外延层的临界厚度，所以可以抑制或避免失配位错。根据本发明的第二外延层优选为用掺杂剂掺杂的硅外延层。第二外延层包含硅作为主要成分。第二外延层包含以下成分至少一种选自以下组中的物质作为掺杂剂的供体元素(诸如硼的第13族元素或者包含该元素的任何已知的掺杂剂)以及受体元素(诸如磷和砷的第15族元素或者包含该元素的任何已知的掺杂剂)。若同时包含供体和受体作为掺杂剂，则供体浓度与受体浓度之差的绝对值优选为等于或小于5 X IO17个原子/cm3。若包含供体或受体之一，则采用相同的浓度范围。此外，根据以上的式C3)控制第二外延层的上述成分的组成比例。根据本发明的第三外延层优选为用受体和调节晶格常数的材料掺杂的硅外延层。
第三外延层包含硅作为主要成分。第三外延层包含诸如硼的第13族元素或者包含该元素的任何已知的掺杂剂作为受体，以及调节晶格常数的材料。若同时包含供体和受体作为掺杂剂，则供体浓度与受体浓度之差的绝对值优选为等于或大于ι χ IO18个原子/cm3且等于或小于1 X IO20个原子/cm3。若包含供体或受体之一，则采用相同的浓度范围。此外，根据以上的式C3)控制第三外延层的上述成分的组成比例。第三外延层的厚度优选为不大于20μπι，或者更优选为不小于Ιμπι且不大于 10 μ m。若其厚度等于或小于20 μ m,则其小于临界薄膜厚度，因此可以抑制和避免失配位
讲
T曰ο可以通过CVD (化学气相沉积)或MBE (分子束外延)制造根据本发明的第一、第
二和第三外延层。对于制造这些层的方法没有限制。若例如选择CVD法，则可以使用任何已知的源气体。源气体的选择没有限制。源气体可以是任何以下的对于硅元素为SiHCl3、SiH4, SiH2Cl2等；若使用硼作为受体，则对于硼元素为IH6等；若使用磷作为受体，则对于磷元素为PH3等；若使用锗作为调节晶格常数的材料，则为GeH4、GeCl4等；或者任何混合气体。H2可以用作载气。生长条件没有特别的限制，并且可以任意选择。700至1100°C的温度及1001 至标准压力的压力可以适当地用作一个实施方案。下面阐述根据本发明的硅晶片的优选的实施方案的实施例。下面作为实施例阐述根据本发明的晶片应用于η型或ρ型功率MOSFET的情况，如图3㈧所示。如上所述例如通过Czochralski法制造硅晶片。该晶片优选应当具有等于或大于 0. 1Ω · cm的电阻率，可以是η型、ρ型或未掺杂的。换而言之，对于用作功率MOSFET的漂移层的外延层，晶格错配应当足够低，从而不导致任何问题。根据本发明的发明人的发现，证实了若控制晶格常数的变化比例((ai-aSi)/aSi)小于约1 X 10_5，则可以成功地避免失配位错并且不会使翘曲恶化。随后在硅基材上形成用掺杂剂(供体和/或受体)高度掺杂的第一外延层。该外延层是对应于漏极的层。因此，在许多情况下以等于或大于IX IO19个原子/cm3的浓度掺杂杂质或掺杂剂。因此，与使用硅基材尤其是未掺杂的硅基材时相比，晶格常数发生变化。在形成第一外延层之后，形成以低浓度掺杂的第二外延层。该第二外延层包含比较低浓度的杂质，因为其用于功率器件的漂移层。杂质或掺杂剂的浓度通常为等于或小于5X IO17个原子/cm3，晶格常数的变化是可忽略的。无需掺杂调节晶格常数的材料，例如锗，这不同于高度掺杂的层，例如第一外延层。下面作为实施例阐述根据本发明的晶片应用于穿透型IGBT的情况，如图3(B)所示。如上所述制造硅基材，然后形成以不小于1 X IO18个原子/cm3且不大于1 X IO20个原子/cm3的浓度掺杂硼的ρ型的第三外延层。
该层对应于IGBT的集电极。然后，形成以不小于1 X IO17个原子/cm3且不大于 IX IO19个原子/cm3的浓度掺杂磷或砷的η型的第一外延层。该层对应于耗尽层的场阻止层。上述ρ型或η型的高度掺杂的层取决于其浓度可能会倾向于产生失配位错。若需要，根据以上的式C3)将调节晶格常数的材料例如锗掺杂进入第一和第三外延层中。形成以不小于IX IO13个原子/cm3且不大于IX IO15个原子/cm3的浓度进一步掺杂磷或砷的η型层(第二外延层)。该η型层对应于双极的基极。该η型层通常是如上所述低度掺杂的，因此其无需掺杂调节晶格常数的材料，例如锗。实施例下面阐述本发明的实施例。然而，本发明并不被限制于下述的实施例。换而言之， 下述实施例仅用于示例性的目的。任何具有与本发明的权利要求书中所述的技术思想基本上相同的实施方案者以及任何具有同样作用效果者均被认为是在本发明的技术范围之内。实施例1镜面晶片是通过切割Czochralski法生长的直径为200mm且磷浓度为5 X IO14个原子/cm3的η型硅单晶锭及通过对切割的晶片实施晶片生产过程制得的。然后，将晶片设置在用于在灯加热法中外延气相生长的单独装载型装置中，并在 1100°C的氢气氛中实施热处理以进行清洁。然后，在1050°C及标准压力的条件下供应SiHCl3、GeCl4和PH3的混合反应气体。 通过CVD法在晶片上生长厚度为10 μ m的、供体浓度(磷浓度)为7X IO19个原子/cm3且调节晶格常数的材料(锗浓度)为9X IOw个原子/cm3的第一外延层。第一外延层的锗浓度和磷浓度是通过SIMS( 二次离子质谱)测定的。为了控制第一外延层的锗浓度和磷浓度，可以改变PH3气体或GeCl4气体的浓度， 或者选择性地可以改变其流量。历时5分钟生长10 μ m厚的第一外延层。然后，通过CVD法在1150°C及标准压力的条件下在第一外延层上生长厚度为 50 μ m的、供体浓度(磷浓度)为IX IO14个原子/cm3的第二外延层。该生长过程历时20 分钟。在生长外延层之后，在氩气氛中于1100°C下对上述晶片实施热处理1小时。使用X射线形貌装置研究在所得晶片中产生失配位错的情况，然后证实没有产生失配位错。实施例2镜面晶片是通过切割Czochralski法生长的直径为200mm且磷浓度为5 X IO14个原子/cm3的η型硅单晶锭及通过对切割的晶片实施晶片生产过程制得的。然后，将晶片设置在用于在灯加热法中外延气相生长的单独装载型装置中，并在 1100°c的氢气氛中实施热处理。然后，在1050°C及标准压力的条件下供应SiHCl3、GeCl4和的混合反应气体。 通过CVD法在晶片上生长厚度为10 μ m的、受体浓度(硼浓度)为5X IO19个原子/cm3且调节晶格常数的材料(锗浓度)为3. 3 X IO20个原子/cm3的第三外延层(ρ型)。为了控制第三外延层的锗浓度和硼浓度，可以改变IH6气体或GeCl4气体的浓度，
11或者选择性地可以改变其流量。历时5分钟生长10 μ m厚的第三外延层。然后，在1150°C及标准压力的条件下供应SiHCl3、GeCl4和PH3的混合反应气体。 通过CVD法在第三外延层上生长厚度为10 μ m的、供体浓度(磷浓度)为1 X IO19个原子/ cm3且调节晶格常数的材料(锗浓度)为IX IO19个原子/cm3的第一外延层。该生长过程历时5分钟。然后，在1150°C及标准压力的条件下供应SiHCldPPH3的混合反应气体。通过CVD 法在第一外延层上生长厚度为50 μ m的、供体浓度(磷浓度)为IX IO14个原子/cm3的第二外延层。该生长过程历时20分钟。在生长外延层之后，在氩气氛中于1100°C下对上述晶片实施热处理1小时。使用X射线形貌装置研究在所得晶片中产生失配位错的情况，然后证实没有产生失配位错。比较例1镜面晶片是通过切割Czochralski法生长的直径为200mm且磷浓度为5 X IO14个原子/cm3的η型硅单晶锭及通过对切割的晶片实施晶片生产过程制得的。然后，将晶片设置在灯加热的单独装载型外延气相生长装置中，并在1100°C的氢气氛中实施热处理。然后，在1150°C及标准压力的条件下供应SiHCl3和PH3的混合反应气体。通过CVD 法在晶片上生长厚度为10 μ m的、供体浓度(磷浓度)为7X IO19个原子/cm3的高度掺杂的外延层。该高度掺杂的外延层的浓度是如上所述通过SIMS测定的。然后，通过CVD法在1150°C及标准压力的条件下在上述高度掺杂的外延层上生长厚度为50 μ m的、供体浓度(磷浓度)为IX IO14个原子/cm3的低度掺杂的层。该生长过程历时20分钟。在生长外延层之后，在氩气氛中于1100°C下对上述晶片实施热处理1小时。使用X射线形貌装置研究在所得晶片中产生失配位错的情况，证实几乎所有的晶片均产生失配位错。比较例2镜面晶片是通过切割Czochralski法生长的直径为200mm且磷浓度为5 X IO14个原子/cm3的η型硅单晶锭及通过对切割的晶片实施晶片生产过程制得的。然后，将晶片设置在灯加热的单独装载型外延气相生长装置中，并在1100°C的氢气氛中实施热处理。然后，在1150°C及标准压力的条件下供应SiHCl3和IH6的混合反应气体。通过 CVD法在晶片上生长厚度为ΙΟμπι的、受体浓度(硼浓度)为5Χ IO19个原子/cm3的高度掺杂的P型外延层。为了控制该高度掺杂的ρ型外延层的锗浓度和硼浓度，可以改变IH6气体或GeCl4 气体的浓度，或者选择性地可以改变其流量。此外，历时5分钟生长10 μ m厚的、高度掺杂的P型外延层。然后，在1150°C及标准压力的条件下供应SiHCldPPH3的混合反应气体。通过CVD 法在高度掺杂的P型外延层上生长厚度为ΙΟμπι的、供体浓度(磷浓度)为IX IO19个原子/cm3的高度掺杂的η型外延层。该生长过程历时5分钟。然后，在1150°C及标准压力的条件下供应SiHCldPPH3的混合反应气体。通过CVD 法在高度掺杂的η型外延层上生长厚度为50 μ m的、供体浓度(磷浓度)为IX IO14个原子 /cm3的低度掺杂的外延层。该生长过程历时20分钟。在生长外延层之后，在氩气氛中于1100°C下对上述晶片实施热处理1小时。使用X射线形貌装置研究在所得晶片中产生失配位错的情况，然后证实几乎所有的晶片均产生失配位错。实施例和比较例的电阻率数据以及各个外延层的晶格常数的变化量汇总于以下的表2中。表权利要求
1.硅晶片，其包括具有等于或大于0. 1 Ω · cm的电阻率的硅基材；在所述硅晶片的一个面上提供的第一外延层，其中供体浓度与受体浓度之差的绝对值为等于或大于1 X IO18个原子/cm3 ；及在所述第一外延层上提供的第二外延层，所述第二外延层具有与所述第一外延层相同的导电型，其中供体浓度与受体浓度之差的绝对值为等于或小于5 X IO17个原子/cm3;其中，通过将调节晶格常数的材料掺杂进入所述第一外延层中，控制所述第一外延层的晶格常数( )相对于硅单晶的晶格常数(aSi)的变化量(( - )/ )以及所述第二外延层的晶格常数(a2)相对于硅单晶的晶格常数(aSi)的变化量(( - )/ )小于临界晶格错配度。
2.根据权利要求1的硅晶片，其中所述临界晶格错配度通过以下的式(4)加以表示Log(y) =-1. 11 XLog(T)-3. 84式其中，Y是所述临界晶格错配度，而T是第一或第二外延层的厚度。
3.根据权利要求1或2的硅晶片，其中所述调节晶格常数的材料是包含锗的化合物。
4.根据权利要求1至3之一的硅晶片，其还包括在所述第一外延层与所述硅基材之间的P型的第三外延层，所述第三外延层的受体浓度为1 X IO18个原子/cm3，其中所述第一和第二外延层的导电型是η型，及通过将所述调节晶格常数的材料掺杂进入所述第一和第三外延层中，控制所述第三外延层的晶格常数(a3)相对于硅单晶的晶格常数( )的变化量(( - )/ )小于临界晶格错配度。
全文摘要
本发明提供硅晶片，其包括硅基材；位于硅晶片的一个面上的第一外延层，其中供体浓度与受体浓度之差的绝对值被设定为等于或大于1×1018个原子/cm3；及位于所述第一外延层上的第二外延层，其具有与所述第一外延层相同的导电型，其中供体浓度与受体浓度之差的绝对值被设定为等于或小于5×1017个原子/cm3；其中通过将调节晶格常数的材料掺杂进入所述第一外延层中，控制所述第一外延层的晶格常数(a1)相对于硅单晶的晶格常数(aSi)的变化量((a1-aSi)/aSi)以及所述第二外延层的晶格常数(a2)相对于硅单晶的晶格常数(aSi)的变化量((a2-aSi)/aSi)小于临界晶格错配度。
文档编号H01L29/00GK102376749SQ20111022738
公开日2012年3月14日 申请日期2011年8月5日 优先权日2010年8月9日
发明者出合博之, 高山诚治 申请人:硅电子股份公司