专利名称：制造半导体器件的方法
技术领域：
本发明涉及制造半导体器件的方法，特别地涉及一种利用双嵌段共聚物的自组装来实现对准的有源区接触孔的方法。
背景技术：
随着半导体技术的发展，半导体器件的关键尺寸不断减小，如何获得尺寸更小的接触孔、如何使接触孔与有源区精确对准等问题逐渐成为人们关心的问题。在当前的半导体器件制造过程中，利用光致抗蚀剂的光刻和刻蚀形成用于有源区的接触孔。具体来说，在半导体衬底上形成了半导体器件的栅极和有源区之后，在其上沉积层间电介质层。利用化学机械抛光等方法使该层间电介质层平坦化。在平坦化后的层间电介质层上旋涂光致抗蚀剂，并进行曝光、显影等光刻操作，以使该光致抗蚀剂图形化。然后，利用图形化后的光致抗蚀剂作为掩模来刻蚀层间电介质层直到露出有源区，从而形成用于该有源区的接触孔。但是，随着半导体器件的关键尺寸不断减小，上述光刻操作已经达到了其对于未对准控制的极限。光刻的未对准问题对于有源区上的接触孔而言尤其关键。利用上述方法形成的接触孔与有源区之间往往出现位置上的偏移，很难真正对准。图1A-1C是分别示出了接触孔与有源区的不同的相对位置关系的示例性俯视图。图1D是与图1A对应的半导体器件的示例性截面图。图1A示出了接触孔103与有源区104在期望的对准情况下的相对位置，此时接触孔位于有源区的中央。参考与其对应的截面图，即图1D，附图标记101表示层间电介质层在两个栅极线105之间的凹部，附图标记102表示层间电介质层在两个栅极线105上方的顶峰部分。图1B示出了接触孔103相对有源区104在沿与栅极线105平行的方向上发生偏移的情况。在这种情况下，虽然接触孔103与有源区104之间存在偏移，但是由于接触孔103仍有部分与有源区104接触，并且接触孔103没有接触到其它部件区域，所以这种情况是可以接受的误差。图1C示出了接触孔103相对有源区104在沿与栅极线105垂直的方向上发生偏移的情况。如图1C所示，偏移的接触孔103将去除层间电介质层在栅极线105上方的一部分，从而会露出栅极线105，使得接触孔103将连接栅极线105与有源区104，这是绝对不能允许的。因此，希望能够避免这种未对准问题的发生。鉴于上述问题，期望提出一种制造半导体器件的方法来避免出现上述的接触孔与有源区未对准的问题，以便提高半导体器件的成品率。
发明内容
本发明的一个目的是在获得小尺寸的接触孔的同时减轻或消除如上所述的有源区与接触孔未对准的问题。
根据本发明的第一方面，提出了一种制造半导体器件的方法，包括:在衬底上至少形成相邻的两条栅极线，以及在所述两条栅极线之间的衬底中形成一个有源区；在所述衬底上沉积层间电介质层，所述层间电介质层具有在所述两条栅极线之间的凹部；在所述层间电介质层上沉积硬掩模层；刻蚀所述硬掩模层，以在所述硬掩模层中形成开口，所述开口至少露出所述凹部的在所述有源区上方的部分；至少在通过所述开口露出的所述凹部的在所述有源区上方的部分中填充双嵌段共聚物，所述双嵌段共聚物包括第一单体和第二单体；对所述双嵌段共聚物进行自组装处理，从而在所述有源区上方形成第一单体的圆形图案，第二单体位于第一单体的周围；去除第一单体；以及利用第二单体和所述硬掩膜层作为掩模来刻蚀所述层间电介质层直到露出所述有源区，从而形成用于所述有源区的接触孔。优选地，上述方法还包括:在形成所述接触孔之后，用金属来填充所述接触孔。更优选地，所述金属包括铜。优选地，上述方法还包括:在填充所述接触孔之后，进行平坦化处理，以使得所述层间电介质层和所填充的金属的表面平坦。更优选地，利用化学机械抛光来进行所述平坦化处理。更优选地，上述方法还包括:在进行所述平坦化处理之后，沉积另一个层间电介质层，并且利用光刻和刻蚀来使所述另一个层间电介质层图形化，从而形成用于所述栅极线和共用接触件的接触孔。更优选地，上述方法还包括:在形成用于所述栅极线和共用接触件的接触孔之后，用金属来填充用于所述栅极线和共用接触件的接触孔，并且在填充用于所述栅极线和共用接触件的接触孔之后，进行平坦化处理，以使得所述另一个层间电介质层和填充在其中的金属的表面平坦。更优选地，用铜来填充用于所述栅极线和共用接触件的接触孔。更优选地，利用化学机械抛光来进行所述平坦化处理。优选地，利用干法刻蚀方法来刻蚀所述硬掩模层。优选地，所述硬掩模层包括硅氮化物、钛氮化物或者硼氮化物。优选地，通过旋转涂敷方法来填充双嵌段共聚物。优选地，所述双嵌段共聚物为聚苯乙烯-聚甲基丙烯酸甲酯嵌段共聚物，所述第一单体为聚甲基丙烯酸甲酯，所述第二单体为聚苯乙烯。优选地，所述自组装处理为溶剂熏蒸或退火处理。优选地，利用等离子体刻蚀方法来去除第一单体。更优选地，在所述等离子体刻蚀方法中使用的气体包括02、Ar/02、Ar、CF4和CHF3/02。优选地，利用湿法刻蚀方法来去除第一单体。更优选地，使用乙酸来湿法刻蚀掉第
一单体。优选地，通过调整所述双嵌段共聚物中第一单体与第二单体的质量比或者所述双嵌段共聚物的分子量来控制所述第一单体的圆形图案的直径。优选地，利用等离子体刻蚀方法来刻蚀所述层间电介质层。优选地，所述开口是其长度方向与所述栅极线的长度方向垂直的沟槽状开口。更优选地，填充双嵌段共聚物的步骤包括:通过旋转涂敷方法来形成双嵌段共聚物的膜；以及均匀地回刻所述双嵌段共聚物的膜，直到所述双嵌段共聚物仅仅被填充在通过所述开口露出的凹部中。更为优选地，上述方法还包括:在去除第一单体之前，涂敷光致抗蚀剂，并将所述光致抗蚀剂图形化以使其至少覆盖所述层间电介质层的没有被所述硬掩模层和所述双嵌段共聚物遮掩的部分。优选地，所述开口是如下的矩形开口，所述矩形开口在与所述栅极线的长度方向垂直的方向上不超出所述层间电介质层的所述凹部。更优选地，填充双嵌段共聚物的步骤包括:通过旋转涂敷方法来形成双嵌段共聚物的膜；以及均匀地回刻所述双嵌段共聚物的膜，直到所述双嵌段共聚物仅仅被填充在所述开口中。本发明的一个优点在于，利用双嵌段共聚物的自组装特性和层间电介质层在两个栅极线之间自然形成的凹部，保证了用于有源区的接触孔能够与有源区精确地对准，从而提高了半导体器件的成品率。此外，根据本发明的方法，可以获得很小尺寸的接触孔。本发明的另一个优点在于，根据本发明的利用双嵌段共聚物形成接触孔的工艺简单，并且能够与当前半导体制造工艺兼容，从而降低了半导体器件的制造成本。通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得更为清楚。
参照附图，根据下面的详细描述，可以更加清楚地理解本发明。为了清楚起见，图中各个层的相对厚度以及特定区域的相对尺寸并没有按比例绘制。在附图中:图1A-1C是分别示出了接触孔与有源区的不同的相对位置关系的示例性俯视图；图1D是与图1A对应的半导体器件的示例性截面图；图2简要地示出了根据本发明一个实施例的用于制造半导体器件的方法的流程图；图3A-图3F是根据图2所示的实施例的用于制造半导体器件的方法的一个示例的示例性截面图，图3G-图3L是分别与图3A-图3F对应的俯视图；图4A-图4E是根据图2所示的实施例的用于制造半导体器件的方法的另一个示例的示例性截面图，图4F-图4J是分别与图4A-图4E对应的俯视图；以及图5示例性地示出了形成与有源区接触的接触件之后的半导体器件的截面图。
具体实施例方式双嵌段共聚物包含两种化学成分不同的聚合物嵌段。在对双嵌段共聚物结构进行一定处理(例如，溶剂熏蒸或退火处理等)后，这两种嵌段分离并且自发地自组装成表现出有序形态的纳米尺度的结构。在现有技术中，Sang-Kon Kim提出了一种通过双嵌段共聚物的自组装来形成沟槽的方法(参见“Process Simulation of Block Copolymer Lithography，，，Proceedingsof 10th IEEE International Conference on Nanotechnology Joint Symposium withNano Korea2010)o在该方法中，通过制图外延的方式或者使用化学表面图案化的方式来引导自组装的进行，并且通过退火处理使得在聚苯乙烯-聚甲基丙烯酸甲酯嵌段共聚物(PS-b-PMMA)中，所述聚苯乙烯(PS)单体与聚甲基丙烯酸甲酯(PMMA)单体分离，从而在衬底上形成PS和PMMA的单体线条，这两种单体线条彼此间隔，在紫外光照射下利用乙酸选择性地去除PMMA线条，从而在衬底上形成沟槽。本发明的发明人在研究中发现，在将双嵌段共聚物限定在矩形边框内的情况下，在对该双嵌段共聚物进行自组装处理之后，该双嵌段共聚物中的一种单体会在该矩形边框的中央形成一个圆柱形结构。可以通过调整该双嵌段共聚物中两种单体之间的质量比或者该双嵌段共聚物的分子量来调节该圆柱形结构的直径，并且该圆柱形结构的直径可以小到IOnm左右。因此，可以利用双嵌段共聚物的这种自组装特性来制作小尺寸的有源区接触孔，并且保证该有源区接触孔能够与有源区精确地对准。利用上述原理，提出了本发明。下面将参照附图来详细描述本发明的各种示例性实施例。应注意到:除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。另外，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。以下对示例性实施例的描述仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。本领域中公知的技术可以被应用于没有特别示出或描述的部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。图2简要地示出了根据本发明一个实施例的用于制造半导体器件的方法的流程图。如图2所示，根据本发明的一个实施例的制造半导体器件的方法包括以下步骤:在衬底上至少形成相邻的两条栅极线，以及在所述两条栅极线之间的衬底中形成一个有源区(S201)；在所述衬底上沉积层间电介质层(S202)，所述层间电介质层具有在所述两条栅极线之间的凹部；在所述层间电介质层上沉积硬掩模层(S203)；刻蚀所述硬掩模层，以在所述硬掩模层中形成开口，所述开口至少露出所述凹部的在所述有源区上方的部分(S204)；至少在通过所述开口露出的所述凹部的在所述有源区上方的部分中填充双嵌段共聚物(S205)，所述双嵌段共聚物包括第一单体和第二单体；对所述双嵌段共聚物进行自组装处理(S206)，从而在所述有源区上方形成第一单体的圆形图案，第二单体位于第一单体的周围；去除第一单体(S207);以及利用第二单体和所述硬掩膜层作为掩模来刻蚀所述层间电介质层直到露出所述有源区，从而形成用于所述有源区的接触孔(S208)。在下文中，以在硬掩模层中形成的两种开口图案分别作为示例来示例性地阐述根据如图2所示的实施例的用于制造半导体器件的方法。本领域技术人员应理解，在硬掩模层中形成的开口图案不限于下面描述的两种，而是只要能通过该开口图案来限定期望的双嵌段共聚物的形状和位置从而获得期望位置处的圆形接触孔即可。(第一示例)图3A-图3F是根据图2所示的实施例的用于制造半导体器件的方法的一个示例的示例性截面图，图3G-图3L是分别与图3A-图3F对应的俯视图，而相应地，图3A-图3F是沿着线A-A截取的截面。
首先，参考图3A和对应的图3G，在衬底301上至少形成了相邻的两条栅极线302，以及在这两条栅极线302之间的衬底中形成了一个有源区303 (S201)，然后在衬底301上沉积层间电介质层304(S202)。由于衬底表面不平，即存在突起的两条栅极线302，因此沉积的层间电介质层304自然会在两条栅极线302之间具有一个凹部306。为了方便起见，在图3G中，用两线一点的点划线示出了该凹部306，用虚线示出了衬底中的有源区303。接下来，参考图3B和对应的图3H，在层间电介质层304上沉积硬掩模层305 (S203)，然后，刻蚀硬掩模层305，以在硬掩模层305中形成开口，所述开口至少露出凹部306的在有源区303上方的部分(S204)。例如，可以利用干法刻蚀方法来刻蚀硬掩模层305。硬掩模层305可以包括，例如，硅氮化物、钛氮化物或者硼氮化物等。在本示例中，如图3H所示，所述开口是其长度方向与栅极线302的长度方向垂直的沟槽状开口。由于图3B是沿着在沟槽状开口中的线A-A截取的截面，因此，在图3B的截面中没有示出硬掩模层305。接下来，参考图3C和对应的图31，至少在通过所述开口露出的凹部306的在有源区303上方的部分中填充双嵌段共聚物307 (S205)，该双嵌段共聚物307包括第一单体和第二单体。例如，可以通过旋转涂敷方法来填充双嵌段共聚物307。例如，该双嵌段共聚物307可以为聚苯乙烯-聚甲基丙烯酸甲酯嵌段共聚物(PS-b-PMMA)，而第一单体为聚甲基丙烯酸甲酯(PMMA)，第二单体为聚苯乙烯(PS)。在本示例中，填充双嵌段共聚物307的步骤可以包括:通过旋转涂敷方法来形成双嵌段共聚物的膜，并且然后均匀地回刻该双嵌段共聚物的膜，直到双嵌段共聚物仅仅被填充在通过所述开口露出的凹部306中，如图31所示。可选地，可以在填充双嵌段共聚物的步骤之后，涂敷光致抗蚀剂308，并将光致抗蚀剂308图形化以使其至少覆盖层间电介质层304的没有被硬掩模层305和双嵌段共聚物307遮掩的部分，如图3D和对应的图3J所示。该光致抗蚀剂308被用来保护层间电介质层304的暴露的但是不期望在后续形成有源区接触孔时被刻蚀掉的部分。在本示例中，不一定要在此处进行上述光致抗蚀剂的操作，而是只要在如下所述地去除第一单体之前进行上述的光致抗蚀剂的涂敷和图形化操作即可。接下来，参考图3E和对应的图3K，对双嵌段共聚物307进行自组装处理(S206)，从而在有源区303上方形成第一单体309的圆形图案，第二单体310位于第一单体309的周围。例如，所述自组装处理可以为溶剂熏蒸或退火处理。经过自组装处理形成的第一单体309的图案的形状和位置受到边界条件的影响。在本示例中，如图3K所示，由于双嵌段共聚物307被限定在闭合的矩形边框内，因此第一单体309的图案将呈现为圆形并且位于矩形边框的中心区域，而第二单体310位于圆形第一单体309的四周。通过调整双嵌段共聚物307中第一单体与第二单体的质量比或者双嵌段共聚物307的分子量来控制第一单体309的圆形图案的直径。具体地说，在采用PS-b-PMMA作为双嵌段共聚物的情况下，可以根据所要形成的接触孔的直径大小，通过调节PS单体与PMMA单体之间的质量比或者PS-b-PMMA的分子量，使得最终形成的PMMA单体的圆形图案的直径基本上与所要形成的接触孔的直径相等。通过控制双嵌段共聚物中第一单体与第二单体的质量比或者双嵌段共聚物的分子量，所形成的第一单体的圆形图案的直径能够做到非常小，从而满足半导体器件的发展对于小尺寸接触孔的需求。接下来，参考图3F和对应的图3L，去除第一单体309(S207)，并且然后，利用第二单体310和硬掩膜层305作为掩模来刻蚀层间电介质层304直到露出有源区303，从而形成用于有源区的接触孔311 (S208)。在本示例中，如图3D和图3J所示的光致抗蚀剂308也被用作刻蚀层间电介质层304时的掩模。例如，可以利用等离子体刻蚀方法来去除第一单体309。在等离子体刻蚀方法中使用的气体可以包括例如02、Ar/02、Ar、CF4和CHF3/02。可替代地，还可以利用湿法刻蚀方法来去除第一单体309。例如，可以使用乙酸来湿法刻蚀掉第一单体309。对于在使用例如PMMA单体作为第一单体时，可以通过在紫外光照射下并利用乙酸选择性地去除PMMA单体。例如，可以利用等离子体刻蚀方法来刻蚀层间电介质层304。最终，形成了与有源区303精确对准的小尺寸的接触孔。(第二示例)图4A-图4E是根据图2所示的实施例的用于制造半导体器件的方法的另一个示例的示例性截面图，图4F-图4J是分别与图4A-图4E对应的俯视图，而相应地，图4A-图4E是沿着线A-A截取的截面。首先，参考图4A和对应的图4F，在衬底301上至少形成了相邻的两条栅极线302，以及在这两条栅极线302之间的衬底中形成了一个有源区303 (S201)，然后在衬底301上沉积层间电介质层304(S202)。由于衬底表面不平，即存在突起的两条栅极线302，因此沉积的层间电介质层304自然会在两条栅极线302之间具有一个凹部306。为了方便起见，在图4F中，用两线一点的点划线示出了该凹部306，用虚线示出了衬底中的有源区303。接下来，参考图4B和对应的图4G,在层间电介质层304上沉积硬掩模层305 (S203)，然后，刻蚀硬掩模层305，以在硬掩模层305中形成开口，所述开口至少露出凹部306的在有源区303上方的部分(S204)。例如，可以利用干法刻蚀方法来刻蚀硬掩模层305。硬掩模层305可以包括，例如，硅氮化物、钛氮化物或者硼氮化物等。在本示例中，如图4G所示，所述开口是如下的矩形开口，所述矩形开口在与栅极线302的长度方向垂直的方向上不超出层间电介质层304的凹部306。接下来，参考图4C和对应的图4H，至少在通过所述开口露出的凹部306的在有源区303上方的部分中填充双嵌段共聚物307 (S205)，该双嵌段共聚物307包括第一单体和第二单体。例如，可以通过旋转涂敷方法来填充双嵌段共聚物307。例如，该双嵌段共聚物307可以为PS-b-PMMA，而第一单体为PMMA，第二单体为PS。在本示例中，填充双嵌段共聚物307的步骤可以包括:通过旋转涂敷方法来形成双嵌段共聚物的膜，并且然后均匀地回刻该双嵌段共聚物的膜，直到双嵌段共聚物仅仅被填充在所述开口中，如图4H所示。由于在本不例中层间电介质层304没有任何部分被暴露在外，也就是说,层间电介质层304全部被硬掩模层305和双嵌段共聚物307覆盖，因此本示例不需要像第一示例中的那样进行光致抗蚀剂308的涂敷和图形化操作。接下来，参考图4D和对应的图41，对双嵌段共聚物307进行自组装处理(S206)，从而在有源区303上方形成第一单体309的圆形图案，第二单体310位于第一单体309的周围。例如，所述自组装处理可以为溶剂熏蒸或退火处理。与第一示例中的一样，在本示例中，如图41所示，由于双嵌段共聚物307被限定在闭合的矩形边框内，因此第一单体309的图案将呈现为圆形并且位于矩形边框的中心区域，而第二单体310位于圆形第一单体309的四周。通过调整双嵌段共聚物307中第一单体与第二单体的质量比或者双嵌段共聚物307的分子量来控制第一单体309的圆形图案的直径。接下来，参考图4E和对应的图4J，去除第一单体309(S207)，并且然后，利用第二单体310和硬掩膜层305作为掩模来刻蚀层间电介质层304直到露出有源区303，从而形成用于有源区的接触孔311 (S208)。例如，可以利用等离子体刻蚀方法来去除第一单体309。在等离子体刻蚀方法中使用的气体可以包括例如02、Ar/02、Ar、CF4和CHF3/02。可替代地，还可以利用湿法刻蚀方法来去除第一单体309。例如，可以使用乙酸来湿法刻蚀掉第一单体309。对于在使用例如PMMA单体作为第一单体时，可以通过在紫外光照射下并利用乙酸选择性地去除PMMA单体。例如，可以利用等离子体刻蚀方法来刻蚀层间电介质层304。最终，形成了与有源区303精确对准的小尺寸的接触孔。上面结合图2、图3A-图3L以及图4A-图4J详细描述了根据本发明的示例性实施例的制作用于有源区的接触孔的步骤。但是，本发明不限于此。例如，本领域技术人员应理解，可以在不脱离本发明的精神的情况下设计硬掩模层中的开口的其它形状。此外，为了形成与有源区接触的接触件312，在如上所述地形成用于有源区的接触孔(步骤S208)之后，用诸如铜之类的金属来填充该接触孔。在填充该接触孔之后，进行诸如化学机械抛光之类的平坦化处理，以使得层间电介质层和所填充的金属的表面平坦，如图5所示。进一步，为了形成用于栅极线和共用接触件的接触孔，在如图5所示的使表面平坦化之后，沉积另一个层间电介质层，并且利用光刻和刻蚀来使所述另一个层间电介质层图形化，从而形成用于栅极线和共用接触件的接触孔。在形成用于栅极线和共用接触件的接触孔之后，用诸如铜之类的金属来填充该接触孔，然后，再次进行诸如化学机械抛光之类的平坦化处理，以使得该另一个层间电介质层和填充在其中的金属的表面平坦。总之，如上所述，根据本发明，利用双嵌段共聚物的自组装特性和层间电介质层在两个栅极线之间自然形成的凹部来制作用于有源区的接触孔，保证了用于有源区的接触孔能够与有源区精确地对准，从而提高了半导体器件的成品率。此外，根据本发明的利用双嵌段共聚物形成接触孔的工艺简单，并且能够与当前半导体制造工艺兼容，从而降低了半导体器件的制造成本。至此，已经详细描述了根据本发明的用于制造半导体器件的方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。虽然已经通过示例性实施例对本发明进行了详细说明，但是本领域的技术人员应该理解，以上示例性实施例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。
权利要求
1.一种制造半导体器件的方法，包括: 在衬底上至少形成相邻的两条栅极线，以及在所述两条栅极线之间的衬底中形成一个有源区； 在所述衬底上沉积层间电介质层，所述层间电介质层具有在所述两条栅极线之间的凹部; 在所述层间电介质层上沉积硬掩模层； 刻蚀所述硬掩模层，以在所述硬掩模层中形成开口，所述开口至少露出所述凹部的在所述有源区上方的部分； 至少在通过所述开口露出的所述凹部的在所述有源区上方的部分中填充双嵌段共聚物，所述双嵌段共聚物包括第一单体和第二单体； 对所述双嵌段共聚物进行自组装处理，从而在所述有源区上方形成第一单体的圆形图案，第二单体位于第一单体的周围； 去除第一单体；以及 利用第二单体和所述硬掩膜层作为掩模来刻蚀所述层间电介质层直到露出所述有源区，从而形成用于所述有源区的接触孔。
2.根据权利要求1所述的方法，还包括:在形成所述接触孔之后，用金属来填充所述接触孔。
3.根据权利要求2所述的 方法，其中所述金属包括铜。
4.根据权利要求2所述的方法，还包括:在填充所述接触孔之后，进行平坦化处理，以使得所述层间电介质层和所填充的金属的表面平坦。
5.根据权利要求4所述的方法，其中利用化学机械抛光来进行所述平坦化处理。
6.根据权利要求4所述的方法，还包括:在进行所述平坦化处理之后，沉积另一个层间电介质层，并且利用光刻和刻蚀来使所述另一个层间电介质层图形化，从而形成用于所述栅极线和共用接触件的接触孔。
7.根据权利要求6所述的方法，还包括:在形成用于所述栅极线和共用接触件的接触孔之后，用金属来填充用于所述栅极线和共用接触件的接触孔，并且在填充用于所述栅极线和共用接触件的接触孔之后，进行平坦化处理，以使得所述另一个层间电介质层和填充在其中的金属的表面平坦。
8.根据权利要求7所述的方法，其中用铜来填充用于所述栅极线和共用接触件的接触孔。
9.根据权利要求7所述的方法，其中利用化学机械抛光来进行所述平坦化处理。
10.根据权利要求1所述的方法，其中，利用干法刻蚀方法来刻蚀所述硬掩模层。
11.根据权利要求1所述的方法，其中所述硬掩模层包括硅氮化物、钛氮化物或者硼氮化物。
12.根据权利要求1所述的方法，其中，通过旋转涂敷方法来填充双嵌段共聚物。
13.根据权利要求1所述的方法，其中所述双嵌段共聚物为聚苯乙烯-聚甲基丙烯酸甲酯嵌段共聚物，所述第一单体为聚甲基丙烯酸甲酯，所述第二单体为聚苯乙烯。
14.根据权利要求1所述的方法，其中所述自组装处理为溶剂熏蒸或退火处理。
15.根据权利要求1所述的方法，其中利用等离子体刻蚀方法来去除第一单体。
16.根据权利要求15所述的方法，其中在所述等离子体刻蚀方法中使用的气体包括O2、Ar/02、Ar、CF4 和 CHF3/02。
17.根据权利要求1所述的方法，其中利用湿法刻蚀方法来去除第一单体。
18.根据权利要求17所述的方法，其中使用乙酸来湿法刻蚀掉第一单体。
19.根据权利要求1所述的方法，其中通过调整所述双嵌段共聚物中第一单体与第二单体的质量比或者所述双嵌段共聚物的分子量来控制所述第一单体的圆形图案的直径。
20.根据权利要求1所述的方法，其中利用等离子体刻蚀方法来刻蚀所述层间电介质层。
21.根据权利要求1所述的方法，其中，所述开口是其长度方向与所述栅极线的长度方向垂直的沟槽状开口。
22.根据权利要求21所述的方法，其中，填充双嵌段共聚物的步骤包括: 通过旋转涂敷方法来形成双嵌段共聚物的膜；以及 均匀地回刻所述双嵌段共聚物的膜，直到所述双嵌段共聚物仅仅被填充在通过所述开口露出的凹部中。
23.根据权利要求22所述的方法，还包括:在去除第一单体之前，涂敷光致抗蚀剂，并将所述光致抗蚀剂图形化以使其 至少覆盖所述层间电介质层的没有被所述硬掩模层和所述双嵌段共聚物遮掩的部分。
24.根据权利要求1所述的方法，其中，所述开口是如下的矩形开口，所述矩形开口在与所述栅极线的长度方向垂直的方向上不超出所述层间电介质层的所述凹部。
25.根据权利要求24所述的方法，其中，填充双嵌段共聚物的步骤包括: 通过旋转涂敷方法来形成双嵌段共聚物的膜；以及 均匀地回刻所述双嵌段共聚物的膜，直到所述双嵌段共聚物仅仅被填充在所述开口中。
全文摘要
本发明涉及一种制造半导体器件的方法。本发明的方法通过在层间电介质层的在两个栅极线之间自然形成的凹部中填充双嵌段共聚物并且对该双嵌段共聚物进行自组装处理，形成了与有源区精确对准的小尺寸的接触孔，从而消除或减轻了有源区与接触孔未对准的问题。
文档编号H01L21/336GK103094095SQ20111033232
公开日2013年5月8日 申请日期2011年10月28日 优先权日2011年10月28日
发明者张海洋, 王冬江 申请人:中芯国际集成电路制造(北京)有限公司