专利名称：一种纳米晶存储器及其制作方法
技术领域：
本发明涉及微电子技术领域，特别是涉及一种纳米晶存储器及其制作方法。
背景技术：
闪存存储器是现在主流的存储技术，能够随时擦除和重写数据信息，并且在电路断电的情况下保持存储的数据信息，即既具有随机存取存储器(RAM)的优势，又具有只读存储器(ROM)的特点，因此闪存存储器又被称为一种非挥发存储器。传统的闪存存储器被称为浮栅型电荷俘获存储器，这种浮栅型电荷俘获存储器采用特殊的浮栅场效应管作为存储单元，其结构与普通场效应管不同。浮栅型电荷俘获存储器具有两个栅极，一个如普通场效应管栅极一样，用导线引出，称为“选择栅”；另一个栅极则处于二氧化硅的包围之中不与任何部分相连，称为“浮栅”。通常情况下，浮栅型电荷俘获存储器的浮栅不带电荷，场效应管处于不导通状态，场效应管的漏极电平为高，则表示数据I。编程时，场效应管的漏极和选择栅上都加上较高的编程电压，源极则接地。这样大量电子从源极流向漏极，形成相当大的电流，产生大量热电子，并从衬底的二氧化硅层俘获电子，由于电子的密度大，有的电子到达了衬底与浮栅之间的二氧化硅隧穿层，这时由于选择栅加有高电压，在电场作用下，这些电子又通过二氧化硅层到达浮栅，并在浮栅上形成电子聚集。由于浮栅层的材料具有比较高的电子功函数，浮栅层与包裹它的二氧化硅构成势垒，限制了电荷的运动，使器件存储了注入的电荷所带来的数据信息，并且浮栅上的电子聚集即使在断电的情况下，仍然会存留在浮栅上，所以信息能够长期保存(通常来说，这个时间可达10年)。由于浮栅为负，所以选择栅为正，在存储器电路中，源极接地，相当于场效应管导通，漏极电平为低电平，即数据O被写入。擦除时，源极加上较高的编程电压，选择栅接地，漏极开路，根据隧道效应和量子力学的原理，浮栅上的电子将穿过势垒到达源极，浮栅上没有电子，即信息被擦除。因此闪存存储器的电荷存储层为嵌入硅基氧化物中的浮栅层，浮栅存储器通过特定的电荷写入和擦除方式，使电荷从沟道通过硅基氧化层注入浮栅层中。采用常规材料的闪存存储器的电荷存储层是空间连续分布的，电荷存储层中束缚的电荷也是空间连续分布的，如果存储器局部存在电荷泄露现象，会导致整个存储器中电荷全部丢失，从而丢失所保存的信息，导致闪存存储器的数据保持能力和可靠性不高。如果采用纳米晶替代常规材料作为器件的电荷存储层，由于束缚在纳米晶中电荷的能量态在空间是离散分布的，使纳米晶存储层中存储的电荷具有空间局域化的特点。当采用纳米晶的存储器存在电荷泄露现象时，由于电荷不能在束缚它们的能量态之间连续跳跃，不会丢失全部的电荷，从而保护存储的数据信息不会全部丢失。纳米晶存储器作为浮栅存储器，具有广阔的应用前景。目前，纳米晶存储器主要应用于通讯设备等的嵌入式存储领域，由于数据通讯要求信息的高速存取和交换，要求纳米晶存储器具有较高的电荷存取速度。但是，现有纳米晶存储器为了保证数据保持能力和可靠性，通常存储器的隧穿层的厚度较大，而较大厚度的隧穿层会造成纳米晶存储器的数据存取速度较慢。
发明内容
本发明提供一种纳米晶存储器，解决现有存储器的数据存取速度较慢的问题。为解决上述问题，本发明提供一种纳米晶存储器，包括半导体衬底、位于衬底上的栅堆叠介质层和位于栅堆叠介质层上的栅极层，位于栅堆叠介质层两侧衬底上的源漏区，所述栅堆叠介质层包括:位于半导体衬底上的电荷隧穿层；位于电荷隧穿层上的介质缓冲层，所述介质缓冲层材料的介电常数高于所述电荷隧穿层材料的介电常数；位于所述介质缓冲层上的电荷存储层，所述电荷存储层采用纳米晶材料；位于所述电荷存储层上的电荷阻挡层。优选地，所述栅堆叠介质层还包括存储区势垒层，所述存储区势垒层位于所述介质缓冲层和电荷存储层之间。其中，所述存储区势垒层的材料为硅基氧化物。优选地，所述介质缓冲层的材料为铝、铪的二元氧化物或铝、铪氧化物的混合物。优选地，所述电荷存储层采用氮化钛纳米晶或氮化钽纳米晶。其中，所述电荷隧穿层采用硅基氧化物或硅基氮氧化物。优选地，所述电荷阻挡层的材料与介质缓冲层的材料相同。本发明还提供一种纳米晶存储器制作方法，包括步骤:提供半导体衬底；在所述衬底上制作电荷隧穿层；在所述电荷隧穿层上制作介质缓冲层，所述介质缓冲层的材料介电常数高于所述电荷隧穿层的材料介电常数；在所述介质缓冲层上制作电荷存储层；在所述电荷存储层上制作电荷阻挡层；对所述电荷存储层进行退火，使电荷存储层纳米化；在所述电荷阻挡层上制作栅极层；在所述栅极层上制作掩膜层，光刻所述掩膜层形成栅极图形；刻蚀未被掩膜层覆盖的上述制作的各层至露出衬底，在所述露出衬底上制作源漏极。优选地，所述在所述介质缓冲层上制作电荷存储层步骤为:在所述介质缓冲层上制作存储区势垒层； 在所述存储区势垒层上制作电荷存储层。优选地，其特征在于，所述电荷存储层的材料为金属氮化物层。与现有技术相比，本发明具有下列优点:本发明的纳米晶存储器中，在栅堆叠介质层的电荷隧穿层和纳米晶电荷存储层之间增加了介质缓冲层，该介质缓冲层的材料介电常数高于电荷隧穿层的材料介电常数。与现有的纳米晶存储器比较，由于高介电常数材料介质缓冲层的加入，降低了电荷注入电荷存储层所需穿过的能量势垒的高度，提高了电荷注入电荷存储层的速度。另外，由于高介电常数材料的介质缓冲层的加入，与现有纳米晶存储器相比，即使电荷从衬底跃迁至电荷存储层的介质厚度相同，相同栅极控制电压的情况下，本发明的纳米晶存储器提高了电荷隧穿层上所加的电场，由于电荷注入电流与电荷隧穿层电场成正比关系，从而提闻了电荷注入效率，即提闻了纳米晶存储器的存取效率。
通过附图所示，本发明的上述及其他目的更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按照实际大小等比例缩放绘制附图，重点在于示出本发明的主旨。图1为本发明第一实施例的纳米晶存储器结构示意图；图2为本发明第一实施例的纳米晶存储器的能带结构示意图；图3为本发明的纳米晶存储器的制作流程图；图4至图9为本发明第一实施例的纳米晶存储器制作过程示意图；图10为本发明第二实施例的纳米晶存储器结构示意图；图11为本发明第二实施例的纳米晶存储器的能带结构示意图。
具体实施例方式利用闪存技术的纳米晶存储器能够随时擦除和重写数据信息，并且在电路断电的情况下保持存储的数据信息，目前广泛应用于通讯设备等的嵌入式存储领域。由于数据通讯要求信息的高速存取和交换，所以要求纳米晶存储器具有较高的电荷存取速度。但是，现有纳米晶存储器为了保证数据保持能力和可靠性，通常纳米晶存储器的隧穿层的厚度较大，而较大的电荷隧穿层会影响纳米晶存储器的数据存取速度。本发明提出了一种纳米晶存储器，在所述纳米晶存储器的栅堆叠介质层的电荷隧穿层和纳米晶电荷存储层之间增加了介质缓冲层，所述介质缓冲层的材料介电常数高于所述电荷隧穿层的材料介电常数。与现有的纳米晶存储器比较，由于介质缓冲层的加入，相同栅极控制电压的情况下，提高了电荷隧穿层上所加的电场，由于电荷注入电流与电荷隧穿层电场成正比关系，从而提高了电荷注入速度，即提高了纳米晶存储器的存取速度。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式
做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示存储器结构的示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。实施例一:本发明的纳米晶存储器包括半导体衬底、位于衬底上的栅堆叠介质层和位于栅堆叠介质层上的栅极层，位于栅堆叠介质层两侧衬底上的源漏区，其中，栅堆叠介质层依次包括电荷隧穿层、介质缓冲层、电荷存储层和电荷阻挡层。图1为本实施例的纳米晶存储器结构示意图，其中，半导体衬底100上包括源极101和漏极102以及其扩展区，半导体衬底上依次包括电荷隧穿层103、介质缓冲层104、电荷存储层105、电荷阻挡层106和栅极层107，其中，介质缓冲层104的材料介电常数高于电荷隧穿层103的材料介电常数，介质缓冲层可以采用铝、铪的二元氧化物或铝、铪氧化物的混合物；所述电荷存储层的材料为纳米晶材料，该纳米晶电荷存储层为闪存存储器中的浮栅层。本实施例的纳米晶存储器还包括钝化保护层108和纳米晶存储器的源漏极和栅极电极，电极在图中没有示出。本发明的纳米晶存储器采用高介电常数的铝、铪的二元氧化物或铝、铪氧化物的混合物作为介质缓冲层，在相同介质层厚度的情况下，相比于传统纳米晶器件将纳米晶存储区嵌入在硅基氧化物介质层之中，提高了电荷隧穿层的电荷注入电场，因此采用介电常数高于电荷隧穿层的材料的介质缓冲层提高了电子和空穴的注入效率。图2为本发明的纳米晶存储器的能带结构示意图，其中在电荷隧穿层的能带I与纳米晶电荷存储层的能带3之间插入了介质缓冲层的能带2，纳米晶电荷存储层的能带3与栅极之间为电荷阻挡层的能带4，电荷隧穿层的能带I的平行四边形的上边缘的位置代表电荷隧穿层的导带底，下边缘的位置代表电荷隧穿层的价带顶，介质缓冲层的能带2和电荷阻挡层的能带4的导带底和价带顶的位置类似，Ec, Ev和Ef分别代表衬底硅的导带、价带和费米能级，纳米晶电荷存储层的费米能级Wn。是分立能级,介质缓冲层的能带2低于电荷隧穿层的能带I。介质缓冲层以铝的二元氧化物为例，衬底采用硅，采用其他材料作为衬底和介质缓冲层的情况类似。电子注入时，在栅极接高电压，硅衬底上的源极接低电压，在纳米晶存储器中无介质缓冲层时，电子需要从硅衬底的能级越过电荷隧穿层的能量势垒注入到纳米晶电荷存储层能级Wn。。由于在电荷隧穿层与纳米晶电荷存储层之间加入了介质缓冲层，电子只需要从硅衬底的能级越过介质缓冲层的能量势垒即可注入到纳米晶电荷存储层能级Wn。，降低了电子注入电荷存储层所需要穿过的能量势垒的高度，因此介质缓冲层的加入可以提高电荷注入电荷存储层的速度。本发明的纳米晶存储器的制作流程参见图3，下面结合附图详细描述纳米晶存储器的具体制作过程，包括下述步骤:步骤SI，提供半导体衬底。提供的半导体衬底可以为娃或绝缘衬底娃(SOI, Silicon-On-1nsulator)衬底，该半导体衬底可以通过离子注入工艺调整衬底的掺杂浓度。步骤S2，在所述衬底上制作电荷隧穿层。纳米晶存储器的电荷隧穿层可以采用硅基氧化物或者硅基氮氧化物，可以采用低温化学气相沉积技术在上述半导体衬底上沉积硅基氧化物或者硅基氮氧化物，也可以在上述衬底上沉积多晶硅后采用热氧化技术形成氧化硅。步骤S3，在所述电荷隧穿层上制作介质缓冲层，所述介质缓冲层的材料介电常数高于电荷隧穿层的材料介电常数。本发明采用的介质缓冲层的材料介电常数高于电荷隧穿层的材料介电常数，可以为铝、铪的二元氧化物或者它们之间的混合物。参见图4，可以通过原子层沉积技术在上述步骤S2中在半导体衬底201上制备的电荷隧穿层202上沉积铝、铪的二元氧化物或者它们之间的混合物203。
步骤S4，在所述介质缓冲层上制作电荷存储层。本步骤中沉积的电荷存储层的材料可以选择金属氮化物，例如氮化钛、氮化钽等。参见图5，在步骤S3中制作的介质缓冲层203上采用电子束蒸发技术沉积金属氮化物层204。步骤S5，在所述电荷存储层上制作电荷阻挡层。参见图6，在电荷存储层204上沉积电荷阻挡层205。本发明的电荷阻挡层可以为采用低压化学气相沉积技术制作的硅基氧化物，也可以采用与步骤S3中介质缓冲层相同的材料。步骤S6，对所述电荷存储层进行退火，使电荷存储层纳米化。步骤S5中制作完成的多层结构在600°C退火处理，使位于介质缓冲层203与电荷阻挡层205之间的金属氮化物层204纳米化，形成图7中的纳米晶层电荷存储层206。本实施例的纳米晶存储器的电荷存储层制作分两步完成，首先在介质缓冲层上沉积电荷存储层的材料，然后在电荷存储层上制作电荷阻挡层，最后进行高温退火使电荷存储层材料纳米化形成纳米晶电荷存储层。步骤S3中制作的介质缓冲层可以阻挡高温退火时电荷存储层的材料向步骤S2中制作的电荷隧穿层扩散。步骤S7，在所述电荷阻挡层上制作栅极层。所述的栅极层的材料可以为金属，也可以为金属硅化物。本实施例采用金属硅化物作为栅极层。参见图8，利用离子束溅射技术，在步骤S6中高温退火后的电荷阻挡层205上沉积金属薄膜，可以选择铝、钨、钛等金属，接着在金属薄膜上通过低压化学气相沉积技术沉积多晶硅薄膜，经过退火处理形成金属硅化物栅极层207。步骤S8，在所述栅极层上制作掩膜层，光刻所述掩膜层形成栅极图形。参见图8，通过低温化学气相沉积技术在步骤S7中制作的栅极层上生长硅基氮化物掩膜层208，利用光刻技术在掩膜层形成电极图形，并通过等离子体刻蚀设备去除没有掩膜遮蔽部分的金属硅化物层，形成栅极图形。步骤S9，刻蚀未被掩膜层覆盖的上述制作的各层至露出衬底，在所述露出衬底上制作源漏极。参见图9，利用离子束刻蚀设备依次去除掩膜层208没有覆盖堆叠栅介质层结构的各层薄膜，直至刻蚀到半导体衬底201为止。利用离子注入设备，通过不同剂量和能量的离子注入，形成源掺杂区209及漏掺杂区210。通过激光高温(KKKTC )激活源漏区形成位于栅堆叠介质层两侧衬底上的源漏区。最后，去除硅基氮化物掩膜层，利用低温化学气相沉积设备形成硅基氮氧化物的钝化保护层，并分别从金属栅和源漏引出金属互联，参见图1，完成本发明纳米晶存储器的制作。实施例二:本发明的纳米晶存储器，由于在电荷隧穿层和电荷存储层之间制作了高介电常数材料的介质缓冲层，所述介质缓冲层的插入，降低了电荷存储层存储电荷能量束缚态的能量势垒，对存储器的数据保持特性和可靠性有一定的影响。为了进一步提高纳米晶存储器的数据保持特性和可靠性，本发明的纳米晶存储器还可以包括位于介质缓冲层和电荷存储层之间的存储区势垒层。本实施例的纳米晶存储器包括半导体衬底、位于衬底上的栅堆叠介质层和位于栅堆叠介质层上的栅极层，位于栅堆叠介质层两侧衬底上的源漏区，其中，栅堆叠介质层依次包括电荷隧穿层、介质缓冲层、存储区势垒层、电荷存储层和电荷阻挡层。图10为本实施例的纳米晶存储器结构示意图，其中，半导体衬底300上包括源极301和漏极302以及其扩展区，半导体衬底上依次包括电荷隧穿层303、介质缓冲层304、存储区势垒层305、电荷存储层306、电荷阻挡层307和栅极层308，其中，介质缓冲层304的材料介电常数高于电荷隧穿层303的材料介电常数，存储区势垒层为硅基二元氧化物薄层，电荷存储层为纳米晶材料。本实施例中的存储区势垒层和纳米晶电荷存储层共同构成本发明的复合电荷存储层。本实施例的纳米晶存储器还包括钝化保护层309和纳米晶存储器的源漏极和栅极的电极，电极在图中没有示出。本实施例的纳米晶存储器，与实施例一的区别在于在纳米晶存储层的下方插入一层超薄的存储区势垒层，如硅基氧化物薄膜，该硅基氧化物薄膜的厚度在0.5纳米到5纳米的厚度范围内，将电荷存储区由单一的金属纳米晶电荷存储层改变为由超薄硅基氧化物层和金属氮化物纳米晶层的复合电荷存储区。以硅基氧化物薄层为存储区势垒层为例，本实施例的纳米晶存储器的能带结构示意图如图11所示，其中，在介质缓冲层的能带12与纳米晶电荷存储层的能带14之间插入了存储区势鱼层的能带13,纳米晶电荷存储层的能带14与栅极之间为电荷阻挡层的能带15，电荷隧穿层的能带11用平行四边形示意，平行四边形的上边缘的位置代表电荷隧穿层的导带底，下边缘的位置代表电荷隧穿层的价带顶，介质缓冲层的能带12、存储区势垒层的能带13和电荷阻挡层的能带15位置类似，Ee、Ev和Ef分别代表衬底娃的导带、价带和费米能级，纳米晶电荷存储层的费米能级Wn。是分立能级,高介电常数的介质缓冲层的能带12高于存储区势垒层的能级13。由于硅基氧化物层存储区势垒层的插入，提高了势垒高度，在不加外加电压的情况下抑制电子向衬底硅的跃迁；在加电压的情况下，电子隧穿几率随势垒厚度的减小呈指数增加，由于插入的存储区势垒层很薄，在加电压的情况下，电子需要穿过存储区势垒层的势垒在电压作用下由方形变成三角形势垒，其势垒厚度变薄，电子隧穿过存储区势垒层的几率大大提高，大部分电子都能隧穿过存储区势垒层，所以存储区势垒层对读取速度影响不大。因此在纳米晶电荷存储层的下方插入存储区势垒层，提高了束缚电荷的电荷存储层的能量势垒，能够提高纳米晶存储器存储数据的保持能力和可靠性。制作本实施例的纳米晶存储器时，与实施例一的不同之处在于，制作完成介质缓冲层304后，采用低压化学气相沉积技术生长一层薄的硅基氧化物薄膜，该硅基氧化物薄膜的厚度在0.5纳米到5纳米的厚度范围内，然后在硅基氧化物薄膜上制作电荷存储层。本实施例的纳米晶存储器制作的其他过程与实施例一的制作过程相同，在这里不再重复叙述。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种纳米晶存储器，包括半导体衬底、位于衬底上的栅堆叠介质层和位于栅堆叠介质层上的栅极层，位于栅堆叠介质层两侧衬底上的源漏区，其特征在于，所述栅堆叠介质层包括: 位于半导体衬底上的电荷隧穿层； 位于电荷隧穿层上的介质缓冲层，所述介质缓冲层材料的介电常数高于所述电荷隧穿层材料的介电常数； 位于所述介质缓冲层上的电荷存储层，所述电荷存储层采用纳米晶材料； 位于所述电荷存储层上的电荷阻挡层。
2.根据权利要求1所述的纳米晶存储器，其特征在于，所述栅堆叠介质层还包括存储区势垒层，所述存储区势垒层位于所述介质缓冲层和电荷存储层之间。
3.根据权利要求2所述的纳米晶存储器，其特征在于，所述存储区势垒层的材料为硅基氧化物。
4.根据权利要求1、2或3所述的纳米晶存储器，其特征在于，所述介质缓冲层的材料为铝、铪的二元氧化物或铝、铪氧化物的混合物。
5.根据权利要求1、2或3所述的纳米晶存储器，其特征在于，所述电荷存储层采用氮化钛纳米晶或氮化钽纳米晶。
6.根据权利要求1所述的纳米晶存储器，其特征在于，所述电荷隧穿层采用硅基氧化物或硅基氮氧化物。
7.根据权利要求1所述的纳米晶存储器，其特征在于，所述电荷阻挡层的材料与介质缓冲层的材料相同。
8.一种纳米晶存储器制作方法，其特征在于，包括步骤: 提供半导体衬底； 在所述衬底上制作电荷隧穿层； 在所述电荷隧穿层上制作介质缓冲层，所述介质缓冲层的材料介电常数高于所述电荷隧穿层的材料介电常数； 在所述介质缓冲层上制作电荷存储层； 在所述电荷存储层上制作电荷阻挡层； 对所述电荷存储层进行退火，使电荷存储层纳米化； 在所述电荷阻挡层上制作栅极层； 在所述栅极层上制作掩膜层，光刻所述掩膜层形成栅极图形； 刻蚀未被掩膜层覆盖的上述制作的各层至露出衬底，在所述露出衬底上制作源漏极。
9.根据权利要求8所述的纳米晶存储器制作方法，其特征在于，所述在所述介质缓冲层上制作电荷存储层步骤为: 在所述介质缓冲层上制作存储区势垒层； 在所述存储区势垒层上制作电荷存储层。
10.根据权利要求8或9所述的纳米晶存储器制作方法，其特征在于，所述电荷存储层的材料为金属氮化物层。
全文摘要
本发明提供一种纳米晶存储器，包括半导体衬底、位于衬底上的栅堆叠介质层和位于栅堆叠介质层上的栅极层，位于栅堆叠介质层两侧衬底上的源漏区，其中，所述栅堆叠介质层依次包括电荷隧穿层、介质缓冲层、电荷存储层和电荷阻挡层，其中，所述介质缓冲层的材料介电常数高于电荷隧穿层的材料介电常数，所述电荷存储层为纳米晶材料。相应地，还提供一种纳米晶存储器的制作方法。本发明的纳米晶存储器在电荷隧穿层和纳米晶电荷存储层之间插入高介电常数的介质缓冲层，降低了电子注入电荷存储层所需穿过的能量势垒的高度，从而提高了纳米晶存储器的存取速度和电荷注入电荷存储层的效率。
文档编号H01L21/336GK103094355SQ201110335530
公开日2013年5月8日 申请日期2011年10月28日 优先权日2011年10月28日
发明者刘明, 王晨杰, 霍宗亮, 张满红, 刘璟, 谢常青 申请人:中国科学院微电子研究所