专利名称：储存装置及其制造方法
技术领域：
本发明涉及一种储存装置及其制造方法，尤其涉及一种使用可覆写式非易失性存储器作为储存媒体的储存装置及其制造方法。
背景技术：
随着多媒体技术的发展，所制作的数字档案变得愈来愈大。传统的1.44MB软盘虽然携带方便，但其容量已无法满足目前的需求。另外，传统磁盘结构式的硬盘虽可提供大容量的储存空间，但因其体积较大而造成使用者携带不方便。由于可覆写式非易失性存储器具有数据非易失性、省电、体积小与无机械结构等的特性，适合可携式应用，最适合使用于这类可携式由电池供电的产品上。移动硬盘就是一种以NAND型快闪存储器(FlashMemory)作为储存媒体的储存装置。一般来说，移动硬盘包括电路板、电子元件以及用以与主机连接的数个弹性端子与金属导电片(亦称为连接器或连接介面)。虽然藉由电路板的微小化，可适度缩小移动硬盘的体积，但碍于连接器的金属外壳的尺寸，移动硬盘的更进一步微型化有相当大的困难度。因此，如何缩小移动硬盘的体积为此领域技术人员所致力于解决的问题。
发明内容
本发明提供一种储存装置及其制造方法，其能够有效地缩小储存装置的体积。本发明的一范例实施例提出一种储存装置，包括电路板、电子元件封装以及端子模组。电路板具有彼此相对的第一表面与第二表面，连通第一表面与第二表面的多个贯孔，位在第一表面上的多个第一金属接垫，及位在第二表面上的多个第二金属接垫。电子元件封装配置在第一表面上。端子模组配置在第一表面上。端子模组具有彼此相对的多个第一接触部与多个第二接触部。第一接触部对应地穿过贯孔而突出于第二表面。第二接触部对应地电性连接第一金属接垫。电子元件封装在第一表面上的正投影面积小于第一表面的面积。本发明的一范例实施例提出一种储存装置的制造方法，包括配置电路板，其具有彼此相对的第一表面与第二表面，连通第一表面与第二表面的多个贯孔，及位在第一表面上的多个第一金属接垫。接着，电性连接端子模组在第一表面上，其中端子模组具有彼此相对的多个第一接触部与多个第二接触部，第一接触部对应地穿过贯孔而突出于第二表面，第二接触部对应地电性连接第一金属接垫。最后，以封胶体覆盖并封装控制电路元件与储存电路元件在第一表面上，且封胶体以阶梯状抵接于端子模组，或封胶体以对接抵接于端子模组。本发明的一范例实施例提出一种储存装置的制造方法，包括以封胶体将控制电路元件与储存电路元件封装成电子元件封装。接着配置电路板，其具有彼此相对的第一表面与第二表面，连通第一表面与第二表面的多个贯孔，及位在第一表面上的多个第一金属接垫。接着，电性连接电子元件封装在第一表面上。最后，电性连接端子模组在第一表面上，其中端子模组具有彼此相对的多个第一接触部与多个第二接触部，第一接触部对应地穿过贯孔而突出于第二表面，第二接触部对应地电性连接第一金属接垫。本发明的一范例实施例提出一种储存装置的制造方法，包括配置电路板，其具有彼此相对的第一表面与第二表面，连通第一表面与第二表面的多个贯孔，及位在第一表面上的多个第一金属接垫。接着，以封胶体将控制电路元件与储存电路元件封装在第一表面上。最后，配置端子模组在第一表面上，且端子模组与封胶体相互抵接。端子模组具有彼此相对的多个第一接触部与多个第二接触部，第一接触部对应地穿过贯孔而突出于第二表面，第二接触部对应地电性连接第一金属接垫。在本发明的一范例实施例中，上述的电子元件封装在第一表面上的正投影面积，与端子模组在第一表面上的正投影面积之和，等于或小于第一表面的面积。在本发明的一范例实施例中，上述的电子元件封装包括电性连接在第一表面上且相互电性连接的控制电路元件、储存电路元件。电子元件封装还包括封胶体，其覆盖并封装控制电路元件与储存电路元件于电路板上。在本发明的一范例实施例中，上述的端子模组包括固定件与多个弹性端子。固定件配置在第一表面上且抵接于封胶体。各弹性端子嵌设在固定件中而具有上述的第一接触部与第二接触部，且第一接触部与第二接触部皆外露于固定件。在本发明的一范例实施例中，上述的封胶体在第一表面上的正投影，部分重叠于固定件在第一表面上的正投影。在本发明的一范例实施例中，上述的各弹性端子具有一弯折轮廓，第一接触部位在弯折轮廓的反曲点处。在本发明的一范例实施例中，上述的电路板具有一定位孔，而固定件具有一定位柱，定位柱穿设至定位孔，以将固定件定位在第一表面上。在本发明的一范例实施例中，上述的固定件包括凹形框架、第一支梁与多个第二支梁。第一支梁连接在凹形框架内。各第二支梁连接在第一支梁与凹形框架之间，且各第二支梁的延伸方向朝向开口，而在凹形框架内形成多个开孔。在本发明的一范例实施例中，上述的各弹性端子嵌设于第一支梁，第二接触部朝向开口延伸，第一接触部位在对应的开孔中。在本发明的一范例实施例中，上述的电路板还具有多个第三金属接垫，电子元件封装电性连接第三金属接垫。在本发明的一范例实施例中，上述的电子元件封装为球格阵列封装体。在本发明的一范例实施例中，上述的端子模组以阶梯状抵接于封胶体或端子模组以对接抵接于封胶体。基于上述，本发明范例实施例的储存装置及其制造方法，其能够有效地缩小储存装置的体积。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
图1A与图1B分别是依照本发明一范例实施例的一种储存装置于相对视角的示意图。图2A与图2B是图1A的储存装置中部分构件的组装示意图。图3A与图3B是本发明另一范例实施例的一种储存装置的制造流程示意图。图4A与图4B是本发明又一范例实施例的一种储存装置的制造流程示意图。主要元件符号说明:10:储存装置100:电路板110:第一金属接垫120:第二金属接垫130:第三金属接垫140:定位孔200:电子元件封装210:控制电路元件220:储存电路元件230:封胶体300:端子模组310:固定件311:定位柱312:凹形框架312a:开口314:第一支梁316:第二支梁318:开孔320:弹性端子El:连接端P1、P2:唇部S1:第一表面S2:第二表面Tl:第一接触部T2:第二接触部Vl:贯孔
具体实施例方式图1A与图1B分别是依照本发明一范例实施例的一种储存装置于相对视角的示意图。图2A与图2B是图1A的储存装置中部分构件的组装示意图。请同时参考图1A、图1B与图2A、图2B，在本范例实施例中，储存装置10包括电路板100、电子元件封装200以及端子模组300。电路板100具有一连接端E1，彼此相对的第一表面S I与第二表面S2，连通第一表面S I与第二表面S2的多个贯孔VI,位在第一表面SI上的多个第一金属接垫110,及位在第二表面S2上的多个第二金属接垫120。连接端El是用以连接至主机系统(未显示)的对接连接器。也就是说，储存装置10是以连接端El朝向并插入至主机系统。电子元件封装200与端子模组300分别电性连接在第一表面SI上。端子模组300具有彼此相对的多个第一接触部Tl与多个第二接触部T2。在电路板100的布局中，上述第一金属接垫110位在贯孔Vl与连接端El之间，且在端子模组300配置在第一表面SI上后，第一接触部Tl对应地穿过贯孔Vl而突出于第二表面S2，第二接触部T2对应地电性连接至第一金属接垫110，且位在第二表面S2上的第二金属接垫120与突出于第二表面S2的第一接触部Tl,其排列符合通用序列汇流排(Universal Serial Bus, USB) 3.0传输标准。基于上述，储存装置10与现有技术相较之下，仅在电路板100上配置电子元件封装200与端子模组300，其省略了现有的金属外壳，因而得以有效地缩小其体积。详细而言，电子元件封装200包括控制电路元件210、储存电路元件220与封胶体230。在本范例实施例中，控制电路元件210是储存装置10的主要控制电路。例如，控制电路元件210包括微处理器单元、缓冲存储器、主机介面模组、存储器介面模组、错误检查与校正模组与电源管理模组等。再者，储存电路元件220是用以储存资料的可复写式非易失性存储器。在本范例实施例中，储存电路元件220为多层记忆胞(Multi Level Cell,MLC)NAND快闪存储器电路。然而，必须了解的是，本发明不限于此，在本发明另一范例实施例中，储存电路元件220亦可为单层记忆胞(Single Level Cell，SLC)NAND快闪存储器电路或其他可覆写式非易失性存储器电路元件。在此，控制电路元件210与储存电路元件220是透过系统级封装(System In Package, SIP)技术使用封胶体230而封装在电路板100的第一表面SI上，而控制电路元件210与储存电路元件220为透过电路板100上的导线(未显示)相互电性连接。此外，值得注意的是，电子元件封装200在第一表面SI上的正投影面积小于第一表面SI的面积。换句话说，在本范例实施例中，电子元件封装200在第一表面SI上的正投影面积，与端子模组300在第一表面SI上的正投影面积之和，等于第一表面SI的面积，亦即封胶体230仅占电路板100的第一表面SI的局部面积。此外，在本实施例中，分别结合在电路板100的第一表面SI上的电子元件封装200及端子模组300，其顶面彼此共平面。惟本发明并不以此为限，设计者可依据电子元件封装200和端子模组300的实用需求而予以适当地改变。在本范例实施例中，让储存装置10中的电子元件封装200及端子模组300各自成为独立构件，其相较于现有将端子模组、控制电路元件与储存电路元件封装成同一构件，而产生其中一构件发生问题便需连同另一构件进行报废的衍生问题，此举能有效地提高电子元件封装200及端子模组300的适用性与其制造成本。另一方面，端子模组300包括固定件310与嵌设在固定件310中的多个弹性端子320，其中各弹性端子320具有上述的第一接触部Tl与第二接触部T2，且第一接触部Tl与第二接触部T2皆外露于固定件310。进一步地说，固定件310包括凹形框架312、第一支梁314与多个第二支梁316。凹形框架312具有开口 312a，第一支梁314连接在凹形框架312内，而各第二支梁316连接在第一支梁314与凹形框架312之间，其中各第二支梁316的延伸方向朝向开口 312a，以让第一支梁314与第二支梁316在凹形框架312内形成多个开孔318，亦即第一支梁314与第二支梁316彼此呈垂直配置在凹形框架312内。换句话说，固定件310实质上呈一栅状轮廓，且在其组装至电路板上时，这些开孔318与贯孔Vl相互对应，以让第一接触部Tl能依序通过开孔318及贯孔Vl而突出于电路板100的第二表面S2。弹性端子320实质上嵌设在第一支梁314中，其第二接触部T2朝向开口 312a延伸，而其第一接触部Tl则位在对应的开孔318中。在本范例实施例中，弹性端子320是将金属材料弯曲加工以具有弯折轮廓，而上述第一接触部Tl即位在此弯折轮廓的反曲点处，进而在当储存装置10与主机系统连接时藉由弹性端子320于弯折后的弹性而达到较佳的接触效果。请再参考图2A与图2B，其亦显示出储存装置10的制造过程，在图2A中，首先将端子模组300以表面粘着技术(SMT)封装至电路板100的第一表面SI上，其中电路板100还具有定位孔140，而端子模组300的固定件310亦具有对应的定位柱311，故而在封装的过程中能提供两者定位的效果。此外，本发明并不以此为限，亦即设计者可依据现有技术设计非定位孔的定位结构，而同样达到让端子模组300与电路板100相互定位的效果。接着在图2B中，便是以封胶体230将控制电路元件210、储存电路元件220封装在第一表面SI上，而让封胶体230与固定件310相互以对接结构而抵接在一起，以完成储存装置10的制造。惟本发明并未限制储存装置10的制造流程，图3A与图3B是本发明另一范例实施例的一种储存装置的制造流程示意图。请参考图3A与图3B，首先将控制电路元件210与储存电路元件220藉由封胶体230封装成电子元件封装200，在本范例实施例中，其例如是球格阵列(BGA)的晶片封装结构。再者，电路板100还具有多个第三金属接垫130，接着将电子元件封装200配置在电路板100的第一表面SI上时，电子元件封装200底部的焊球(未显示)能与这些第三金属接垫130相互电性连接。最后，将端子模组300以表面粘着技术封装在电路板100的第一表面SI上。在此，固定件310与封胶体230分别具有相互叠置的唇部P1、P2，以让封装后的端子模组300能藉由此阶梯状的抵接结构而提供电子元件封装200固定的效果。此外，本发明亦未限制端子模组与电子元件封装在第一表面上的配置关系。图4A与图4B是本发明又一范例实施例的一种储存装置的制造流程示意图。请参考图4A与图4B，在此，让电子元件封装200在第一表面SI上的正投影面积与端子模组300在第一表面SI上的正投影面积和，小于或等于第一表面SI的面积的前提下，电子元件封装200的长度与端子模组300的长度可依需求而予以适当地变更，亦即在结构上可造成让电子元件封装200与端子模组300局部重叠的效果。进一步地说，与图2A、图2B的实施例相反，在本范例实施例中，首先藉由封胶体230将控制电路元件210与储存电路元件220封装在第一表面SI上。接着，再将端子模组300配置在第一表面SI，以使电子元件封装200在第一表面SI的正投影，部分重叠于端子模组300在第一表面SI的正投影，同时亦藉由两构件的唇部P1、P2相互叠置，而提高封装后的结构强度。综上所述，在本发明的上述范例实施例中，电子元件封装与端子模组分别作为储存装置的独立构件，且藉由其相对配置关系，除能提高其适用性与降低制造成本外，亦能有效地缩小储存装置的体积。虽然本发明已以实施例揭示如上，但其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作适当的改动和同等替换，故本发明的保护范围应当以本申请权利要求所界定的范围为准。
权利要求
1.一种储存装置，其特征在于，包括: 一电路板，具有彼此相对的一第一表面与一第二表面，连通该第一表面与该第二表面的多个贯孔，位在该第一表面上的多个第一金属接垫，及位在该第二表面上的多个第二金属接垫； 一电子兀件封装，配置在该第一表面上； 一端子模组，配置在该第一表面上，该端子模组具有彼此相对的多个第一接触部与多个第二接触部，该些第一接触部对应地穿过该些贯孔而突出于该第二表面，该些第二接触部对应地电性连接该些 第一金属接垫，其中该电子元件封装在该第一表面上的正投影面积小于该第一表面的面积。
2.根据权利要求1所述的储存装置，其中该电子元件封装在该第一表面上的正投影面积，与该端子模组在该第一表面上的正投影面积之和，等于或小于该第一表面的面积。
3.根据权利要求1所述的储存装置，其中该电子元件封装包括: 一控制电路元件，电性连接在该第一表面上； 一储存电路元件，电性连接在该第一表面上且电性连接该控制电路元件；以及 一封胶体，覆盖并封装该控制电路元件与该储存电路元件于该电路板上。
4.根据权利要求3所述的储存装置，其中该端子模组包括: 一固定件，配置在该第一表面上且抵接于该封胶体；以及 多个弹性端子，各该弹性端子嵌设在该固定件中而具有该些第一接触部与该些第二接触部，且该些第一接触部与该些第二接触部皆外露于该固定件。
5.根据权利要求4所述的储存装置，其中该封胶体在该第一表面上的正投影，部分重叠于该固定件在该第一表面上的正投影。
6.根据权利要求4所述的储存装置，其中各该弹性端子具有一弯折轮廓，该些第一接触部位在各该弯折轮廓的反曲点处。
7.根据权利要求4所述的储存装置，其中该电路板具有一定位孔，而该固定件具有一定位柱，该定位柱穿设至该定位孔，以将该固定件定位在该第一表面上。
8.根据权利要求4所述的储存装置，其中该固定件包括: 一凹形框架，具有一开口 ； 一第一支梁，连接在该凹形框架内；以及 多个第二支梁，各该第二支梁连接在该第一支梁与该凹形框架之间，且各该第二支梁的延伸方向朝向该开口，而在该凹形框架内形成多个开孔。
9.根据权利要求8所述的储存装置，其中各该弹性端子嵌设于该第一支梁，该些第二接触部朝向该开口延伸，该些第一接触部位在对应的该些开孔中。
10.根据权利要求1所述的储存装置，其中该电路板还具有多个第三金属接垫，该电子元件封装电性连接该些第三金属接垫。
11.一种储存装置的制造方法，其特征在于，包括: 配置一电路板，该电路板具有彼此相对的一第一表面与一第二表面，连通该第一表面与该第二表面的多个贯孔，及位在该第一表面上的多个第一金属接垫； 电性连接该端子模组在该第一表面上，其中该端子模组具有彼此相对的多个第一接触部与多个第二接触部，该些第一接触部对应地穿过该些贯孔而突出于该第二表面，该些第二接触部对应地电性连接该些第一金属接垫；以及 以一封胶体覆盖并封装一控制 电路兀件与一储存电路兀件在该第一表面上，且该封胶体以阶梯状抵接于该端子模组或该封胶体以对接抵接于该端子模组。
12.根据权利要求11所述的储存装置的制造方法，其中该封胶体在该第一表面上的正投影面积小于该第一表面的面积。
13.根据权利要求11所述的储存装置的制造方法，其中该封胶体在该第一表面上的正投影面积，与该端子模组在该第一表面上的正投影面积之和，等于该第一表面的面积。
14.一种储存装置的制造方法，其特征在于，包括: 以一封胶体将一控制电路元件与一储存电路元件封装成一电子元件封装； 配置一电路板，该电路板具有彼此相对的一第一表面与一第二表面，连通该第一表面与该第二表面的多个贯孔，及位在该第一表面上的多个第一金属接垫； 电性连接该电子元件封装在该第一表面上；以及 电性连接一端子模组在该第一表面上，其中该端子模组具有彼此相对的多个第一接触部与多个第二接触部，该些第一接触部对应地穿过该些贯孔而突出于该第二表面，该些第二接触部对应地电性连接该些第一金属接垫。
15.根据权利要求14所述的储存装置的制造方法，其中该封胶体在该第一表面上的正投影面积小于该第一表面的面积。
16.根据权利要求14所述的储存装置的制造方法，其中该封胶体在该第一表面上的正投影面积，与该端子模组在该第一表面上的正投影面积之和，等于或小于该第一表面的面积。
17.根据权利要求14所述的储存装置的制造方法，其中该电子元件封装为一球格阵列封装体。
18.一种储存装置的制造方法，其特征在于，包括: 配置一电路板，该电路板具有彼此相对的一第一表面与一第二表面，连通该第一表面与该第二表面的多个贯孔，及位在该第一表面上的多个第一金属接垫； 以一封胶体将一控制电路兀件与一储存电路兀件封装在该第一表面上；以及 配置一端子模组在该第一表面上，且该端子模组与该封胶体相互抵接，其中该端子模组具有彼此相对的多个第一接触部与多个第二接触部，该些第一接触部对应地穿过该些贯孔而突出于该第二表面，该些第二接触部对应地电性连接该些第一金属接垫。
19.根据权利要求18所述的储存装置的制造方法，其中该封胶体在该第一表面上的正投影面积，与该端子模组在该第一表面上的正投影面积之和，等于或小于该第一表面的面积。
20.根据权利要求18所述的储存装置的制造方法，其中该端子模组以阶梯状抵接于该封胶体或该端子模组以对接抵接于该封胶体。
全文摘要
本发明涉及一种储存装置，包括电路板、电子元件封装以及端子模组。电路板具有彼此相对的第一表面与第二表面，连通第一表面与第二表面的多个贯孔，位在第一表面上的多个第一金属接垫，及位在第二表面上的多个第二金属接垫。电子元件封装配置在第一表面上。端子模组配置在第一表面上。端子模组具有多个第一接触部与多个第二接触部。第一接触部对应地穿过贯孔而突出于第二表面。第二接触部对应地电性连接第一金属接垫。电子元件封装在第一表面上的正投影面积小于第一表面的面积。
文档编号H01L27/115GK103107173SQ20111035460
公开日2013年5月15日 申请日期2011年11月10日 优先权日2011年11月10日
发明者林为鸿, 锺弘毅 申请人:群联电子股份有限公司