一种FinFET制造方法
【技术领域】
[0001]本发明涉及一种半导体器件制造方法，具体地，涉及一种FinFET制造方法。
技术背景
[0002]随着半导体器件的尺寸按比例缩小，出现了阈值电压随沟道长度减小而下降的问题，也即，在半导体器件中产生了短沟道效应。为了应对来自半导体涉及和制造方面的挑战，导致了鳍片场效应晶体管，即FinFET的发展。
[0003]沟道穿通效应是场效应晶体管的源结与漏结的耗尽区相连通的一种现象。当沟道穿通，就使源/漏间的势垒显著降低，则从源往沟道注入大量载流子，并漂移通过源-漏间的空间电荷区、形成一股很大的电流；此电流的大小将受到空间电荷的限制，是所谓空间电荷限制电流。这种空间电荷限制电流是与栅压控制的沟道电流相并联的，因此沟道穿通将使得通过器件的总电流大大增加；并且在沟道穿通情况下，即使栅电压低于阈值电压，源-漏间也会有电流通过。这种效应是在小尺寸场效应晶体管中有可能发生的一种效应，且随着沟道长度的进一步减小，其对器件特性的影响也越来越显著。
[0004]在FinFET中，通常采用对沟道下方的鳍片部分进行重掺杂，即形成穿通阻挡层，来抑制沟道穿通效应。形成PTSL的方法一般有两种，比较常用的是通过直接离子注入的方法在沟道底部形成重掺杂区域。这种方法形成的PTSL分布范围较大，往往会在沟道中引入杂质，同时离子注入的过程本身也会在沟道中形成缺陷，影响器件性能。另一种方法是通过侧向散射的方法形成PTSL，也就是不向沟道中直接进行离子注入，而是将杂质注入鳍片两侧的隔离层中。因为鳍片本身很薄，由于载流子本身的散射作用，杂质会从隔离层中扩散至鳍片中，形成PTSL分布。
[0005]由于离子注入本身的特点，当杂质注入隔离层中时，杂质并非准确的位于某一区域，而是形成一定的分布，如图1所示。我们希望PTSL分布的浓度峰值区域位于沟道底部，以便能更好的抑制穿通电流。然而在侧向散射形成PTSL的工艺中，沟道底部，也就是隔离层表面处的掺杂浓度总是最小的，杂质分布的峰值往往离沟道底部较远；若增大隔离层表面处的掺杂浓度，那么整体的杂质浓度都将增大，且分布会加宽，这对于器件来说是不希望看到的。
【发明内容】
[0006]本发明提供了一种FinFET制造方法，有效的优化了 PTSL分布，使其很好的集中在穿通电流产生的地方，同时不影响器件的其他性能。具体的，该方法包括:
[0007]a.提供衬底，并在在所述衬底上形成鳍片；
[0008]b.所述鳍片两侧的衬底上形成隔离层；
[0009]c.在被所述隔离层覆盖的部分鳍片中形成穿通阻挡层，使所述穿通阻挡层中的杂质浓度峰值所在的位置低于所述隔离层表面；
[0010]d.对所述隔离层进行刻蚀，使其表面与所述穿通阻挡层杂质浓度峰值所在的位置平齐；
[0011]e.在所述鳍片两端分别形成源漏区，跨过所述鳍片中部形成栅极结构，并在所述隔离层上方填充层间介质层。
[0012]所述形成穿通阻挡层包括:通过离子注入的方法将杂质粒子注入到隔离层中，从而杂质离子通过侧向散射进入到鳍片中。
[0013]其中，对于N型器件，形成所述穿通阻挡层的杂质为硼；对于P型器件，形成所述穿通阻挡层的杂质为磷。
[0014]其中，所述刻蚀去除的隔离层的厚度为5?25nm。
[0015]本发明提供的方法，即在侧向散射形成PTSL的工艺中，在形成隔离层的时候分两步刻蚀，第一次刻蚀使得隔离层表面高于沟道顶部，之后注入PTSL，使得杂质浓度峰值位于沟道底部附近；之后进行第二次刻蚀，去除多余的隔离层部分，使隔离层顶部与沟道平齐。采用这种方法，能够有效地在现有工艺条件下，使PTSL有效的分布在穿通电流发生的区域，同时不在其他区域引入杂质分布，有效的优化了 PTSL工艺，提高了器件性能。
【附图说明】
[0016]图1示出了杂质在硅中沿深度方向的分布情况；
[0017]图2?图6示意性地示出形成根据本发明的制造半导体鳍片的方法各阶段半导体结构的剖面图；
[0018]图7示意性地示出形成根据本发明的制造半导体鳍片的方法各阶段半导体结构的三维等角图。
【具体实施方式】
[0019]针对上述问题，本发明提供了一种FinFET制造方法，有效的优化了 PTSL分布，使其很好的集中在穿通电流产生的地方，同时不影响器件的其他性能。具体的，该方法包括:
[0020]a.提供衬底100，并在在所述衬底上形成鳍片200 ；
[0021]b.所述鳍片200两侧的衬底上形成隔离层300 ；
[0022]c.在被所述隔离层300覆盖的部分鳍片中形成穿通阻挡层310，使所述穿通阻挡层中的杂质浓度峰值所在的位置低于所述隔离层表面；
[0023]d.对所述隔离层300进行刻蚀，使其表面与所述穿通阻挡层310杂质浓度峰值所在的位置平齐；
[0024]e.在所述鳍片两端分别形成源漏区，跨过所述鳍片中部形成栅极结构400，并在所述隔离层300上方填充层间介质层500。
[0025]所述形成穿通阻挡层310包括:通过离子注入的方法将杂质粒子注入到隔离层300中，从而杂质离子通过侧向散射进入到鳍片200中。
[0026]其中，对于N型器件，形成所述穿通阻挡层310的杂质为硼；对于P型器件，形成所述穿通阻挡层310的杂质为磷。
[0027]其中，所述刻蚀去除的隔离层300的厚度为5?25nm。
[0028]本发明提供的方法，即在侧向散射形成PTSL的工艺中，在形成隔离层的时候分两步刻蚀，第一次刻蚀使得隔离层表面高于沟道顶部，之后注入PTSL，使得杂质浓度峰值位于沟道底部附近；之后进行第二次刻蚀，去除多余的隔离层部分，使隔离层顶部与沟道平齐。采用这种方法，能够有效地在现有工艺条件下，使PTSL有效的分布在穿通电流发生的区域，同时不在其他区域引入杂质分布，有效的优化了 PTSL工艺，提高了器件性能。
[0029]以下将参照附图更详细地描述本实发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
[0030]应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
[0031]如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
[0032]在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。例如，衬底和鳍片的半导体材料可以选自IV族半导体，如Si或Ge，或II1-V族半导体，如GaAs、InP、GaN、SiC，或上述半导体材料的叠层。
[0033]参见图2，本发明意图制作位于衬底100上方的半导体鳍片200。仅仅作为示例，衬底100和鳍片200都由硅组成。通过在衬底100表面外延生长半导体层并刻蚀该半导体层而形成鳍片200，所述外延生长方法可以是分子束外延法MBE或其他方法，所述刻蚀方法可以是干法刻蚀或干法/湿法刻蚀。鳍片200高度为100?150nm。
[0034]鳍片200形成之后，对所述半导体结构进行隔离层，以形成隔离层300，如图3所示。优选地，首先在半导体鳍片200上成氮化硅和缓冲二氧化硅图形，作为沟槽腐蚀的掩膜。接下来在衬底100上腐蚀出具有一定深度和侧墙角度的沟槽。然后生长一层薄二氧化硅，以圆滑沟槽的顶角和去掉刻蚀过程中在硅表面引入的损伤。氧化之后进行沟槽填充，填充介质可以是二氧化硅。接下来使用C