一种finfet制造方法
【技术领域】
[0001]本发明涉及一种半导体器件制造方法，具体地，涉及一种FINFET制造方法。
技术背景
[0002]随着半导体器件的尺寸按比例缩小，出现了阈值电压随沟道长度减小而下降的问题，也即，在半导体器件中产生了短沟道效应。为了应对来自半导体涉及和制造方面的挑战，导致了鳍片场效应晶体管，即FinFET的发展。
[0003]沟道穿通效应(Channel punch-through effect)是场效应晶体管的源结与漏结的耗尽区相连通的一种现象。当沟道穿通，就使源/漏间的势垒显著降低，则从源往沟道即注入大量载流子，并漂移通过源-漏间的空间电荷区、形成一股很大的电流；此电流的大小将受到空间电荷的限制，是所谓空间电荷限制电流。这种空间电荷限制电流是与栅压控制的沟道电流相并联的，因此沟道穿通将使得通过器件的总电流大大增加；并且在沟道穿通情况下，即使栅电压低于阈值电压，源-漏间也会有电流通过。这种效应是在小尺寸场效应晶体管中有可能发生的一种效应，且随着沟道宽度的进一步减小，其对器件特性的影响也越来越显著。
[0004]在FinFET中，通常采用对沟道下方的鳍片部分进行重掺杂来抑制沟道穿通效应。目前通用的掺杂方法是离子注入形成所需重掺杂区，然而，离子注入的深度难以精确控制，同时会对沟道表面造成损伤，为了消除损伤，通常会在沟道表面形成一层薄氧化层，增加了工艺复杂度。
[0005]另一种形成穿通阻挡层的方法是侧向散射，即不直接向沟道底部注入杂质，而是向鳍片两侧的隔离层注入所需杂质，通过侧向散射在沟道底部形成穿通阻挡层。这种方法有效的减小了直接离子注入在沟道中引入的缺陷和杂质，改善了器件的性能，然而，由于形成散射所需的离子注入能量和剂量都比较大，这种方法会不可避免的损伤形成隔离层的电介质特性。
【发明内容】
[0006]针对上述问题，本发明提供了一种FINFET制作方法，能有效的抑制穿通电流而不影响器件其他特性。具体地，本发明提供的制造方法包括以下步骤:
[0007]a.提供半导体衬底，在所述衬底上形成第一鳍片；
[0008]b.在所述第一鳍片上覆盖掩膜层；
[0009]c.在所述半导体衬底中形成穿通阻挡层；
[0010]d.以第一鳍片和掩膜层为掩膜依次对所述通阻挡层和所述半导体衬底的一部分进行刻蚀，将所述第一鳍片扩展成第二鳍片，并去除掩膜；
[0011]e.在所述半导体衬底上形成沟槽隔离结构，在第二鳍片上形成源漏区，在所述半导体衬底和第二鳍片上形成栅极叠层和层间介质层。
[0012]其中，在步骤a中，所述第一鳍片的高度取决于要形成的第二鳍片的预定高度与隔离层的高度差；所述第一鳍片的高度为30?50nm，厚度为10?30nm。
[0013]其中，在步骤b中，形成所述掩膜层的材料为氮化硅和/或氧化硅。其中，在步骤c中，所述穿通阻挡层位于第一鳍片底部，其靠近衬底的边界设定为位于要形成的第二鳍片之内。
[0014]其中，在步骤c中，形成穿通阻挡层的方法为侧向散射；形成所述穿通阻挡层的杂质类型与衬底相同；所述穿通阻挡层的杂质浓度为lel7cm3?lel9cm3。
[0015]根据本发明提供的FINFET制作方法，分两次刻蚀鳍片，第一次刻蚀使得鳍片高度等于沟道有效高度，保留其余部分的硅材料，以氮化硅为掩膜对其进行掺杂离子注入，并退火形成穿通阻挡层；第二次刻蚀使鳍片达到实际需要的高度，之后再形成隔离层、源漏区等部分。本发明采用掺杂离子的侧向散射的方法形成穿通阻挡层，同时利用衬底材料作为散射杂质的载体，并在形成穿通阻挡层之后去除该部分材料而形成隔离层，有效地解决了侧向散射时引入隔离层的杂质和损伤，极大地改善了器件性能。
【附图说明】
[0016]通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显:
[0017]图1?图6为根据本发明的一个【具体实施方式】的MOS器件各个制造阶段的剖面图；
[0018]图7为本发明的一个【具体实施方式】的FinFET的在制作完成后的三维立体图；
[0019]附图中相同或相似的附图标记代表相同或相似的部件。
【具体实施方式】
[0020]为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施例作详细描述。
[0021]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0022]本发明的实施例提供了一种FINFET制作方法，能有效的抑制穿通电流而不影响器件其他特性。具体地，该方法包括以下步骤:
[0023]a.提供半导体衬底100，在所述衬底上形成第一鳍片201 ；
[0024]b.在所述第一鳍片201上覆盖掩膜层202 ；
[0025]c.在所述半导体衬底100表中中形成穿通阻挡层300 ；
[0026]d.以第一鳍片201和掩膜层202为掩膜对所述半导体衬底100进行进一步刻蚀，形成第二鳍片200，并去除掩膜202 ；
[0027]e.在所述半导体衬底100和第二鳍片200上依次形成隔离层400、源漏区、层间介质层500和栅极叠层600。具体来说在所述半导体衬底上形成沟槽隔离结构，在第二鳍片上形成源漏区，在所述半导体衬底和第二鳍片上形成栅极叠层和层间介质层。
[0028]其中，在步骤a中，所述第一鳍片201的高度等于第二鳍片200与隔离层400的高度差；所述第一鳍片201的高度为30?50nm，厚度为10?30nm。
[0029]其中，在步骤b中，形成所述掩膜层202的材料为氮化硅和/或氧化硅。其中，在步骤c中，所述穿通阻挡层300位于第一鳍片201底部，其靠近衬底100的边界位于第二鳍片200之内。
[0030]其中，在步骤c中，形成穿通阻挡层300的方法为侧向散射；形成所述穿通阻挡层300的杂质类型与衬底相同；所述穿通阻挡层300的杂质浓度为lel7cm3?lel9cm3。
[0031]根据本发明提供的FINFET制造方法，分两次刻蚀鳍片，第一次刻蚀使得鳍片高度等于沟道有效高度，保留其余部分的硅材料，以氮化硅为掩膜对其进行离子注入，并退火形成穿通阻挡层；第二次刻蚀使鳍片达到实际需要的高度，之后再形成隔离层、源漏区等部分。有效地解决了侧向散射时引入隔离层的杂质和损伤，极大地改善了器件性能。
[0032]下面结合附图对本发明的制作方法进行详细说明，包括以下步骤。需要说明的是，本发明各个实施例的附图仅是为了示意的目的，因此没有必要按比例绘制。
[0033]参见图1，首先制作位于衬底100上方的第一鳍片201。仅仅作为示例，衬底100和第一鳍片201都由硅组成。通过在衬底100表面外延生长半导体层并刻蚀该半导体层而形成第一鳍片201，所述外延生长方法可以是分子束外延法(MBE)或其他方法，所述刻蚀方法可以是干法刻蚀或干法/湿法刻蚀。第一鳍片201高度为30?50nm，其底部位于穿通电流产生的位置。
[0034]接下来，在所述第一鳍片201表面覆盖掩膜层202，如图2所示。掩膜202的作用是在接下来的离子注入中保护第一鳍片201，避免在鳍片中引入杂质。作为示例，本实施例中形成所述掩膜202的材料为氮化硅，其厚度可根据粒子注入的离子和能量调节，为20?60nmo
[0035]接下来，如图3所示，进行离子注入，在未被第一鳍片201覆盖的半导体衬底100中注入杂质。由于FinFET的鳍片很薄，在离子注入的过程中，由于散射作用，射入第一鳍片两侧衬底中的杂质离子很容易的通过热运动到达鳍片下方的衬底中，形成所需要的掺杂分布，因此，不需要经过鳍片就可以在沟道底部穿通电流产生的地方形成穿通阻挡层。在本实施例中，对于N型器件，形成穿通阻挡