专利名称：具有垫片连接的集成电路封装系统及其制造方法
技术领域：
本发明是关于一种集成电路封装系统，尤其是关于一种用于具有连接 (connection)的集成电路封装系统的系统。
背景技术：
先进的电子装置(如智能型手机、个人数字助理(PDA)、以定位为基础的服务装置、企业类型服务器、或企业类型储存数组)是将更多集成电路封装于不断缩减的实体空间中，且期望降低成本。已发展出多种不同的技术，以满足这些需求。一些研究与研发策略着重于新的技术的同时，其它研究与研发则着重于改善现有的与成熟的技术。现有技术中的研究与研发可采取许多不同的方向。消费性电子产品的需求需要在集成电路封装件中提供更多集成电路，同时自相矛盾地对于扩增的集成电路系统提供更小的实体空间。另一种需求是持续降低成本。有一些技术主要着重于在个别集成电路中整合更多功能。有其它技术是着重于将这些集成电路堆栈进单一封装件之中。尽管这些方法能够在集成电路内提供更多功能，但是却无法完全符合对于效能、整合性、及降低成本的需求。一种经验证的用以降低成本的方法是利用具有现有制造方法与设备的成熟封装件技术。矛盾的是，重新使用现有制程典型上无法达到封装件尺寸的缩减。对于更低成本、 更小尺寸与更多功能性的需求仍然持续着。因此，对于具更低成本、更小尺寸与更多功能性的集成电路封装系统需求仍然存在。有鉴于对于改善整合度与降低成本的需求持续增加，使得对于这些问题的解决方案的寻求益形关键。有鉴于持续增加的商业竞争压力，伴随着消费者期望的成长及市场上有意义的产品区隔机会越趋缩减，使得对于这些问题的解决方案的寻求也益形关键。此外，降低成本、改善效率及效能以克服竞争压力的需求，使得寻求这些问题的解决方案的必要性显得更加迫切且必要。这些问题的解决方案已经过长期探究，但先前的研究发展文献皆未能提供任何教示或建议，因此这些问题的答案长期以来持续困扰着本技术领域中具有通常知识者。
发明内容
本发明提供一种集成电路封装系统的制造方法，包含形成具有引脚底部侧与引脚顶部侧的引脚；于该引脚上方施加钝化材料，且该引脚顶部侧自该钝化材料显露出来； 直接于该钝化材料与该引脚顶部侧上形成互连结构，该互连结构具有内侧垫片(pad)与外侧垫片，且于该引脚顶部侧之上具有凹部；于该内侧垫片与该钝化材料上方接置集成电路； 以及于该集成电路上方铸型密封体。本发明提供一种集成电路封装系统，包含具有引脚底部侧与引脚顶部侧的引脚； 位于该引脚上方的钝化材料，且该引脚顶部侧自该钝化材料显露出来；直接位于该钝化材料与该引脚顶部侧上的互连结构，该互连结构具有内侧垫片与外侧垫片，且于该引脚顶部侧之上具有凹部；位于该内侧垫片与该钝化材料上方的集成电路；以及位于该集成电路上方的密封体。本发明的特定实施例除了上述步骤或组件以外还具有其它步骤或组件或可以其它步骤或组件替代。当参照附加图式时，于所属技术领域中具有通常知识者将可藉由阅读以下详细说明书内容更清楚明了本发明的步骤或组件。
图1是本发明的第一实施例中的集成电路封装系统沿着图2的剖面线I--I的剖面图。图2是该集成电路封装系统的下视图。图3是该集成电路封装系统于制造的电镀阶段中沿着图4的剖面线3—3的剖面图。图4是该集成电路封装系统于该电镀阶段中的上视图。图5是图3的结构于施加阶段中的图式。图6是图5的结构于形成阶段中沿着图7的剖面线6—6的剖面图。图7是该集成电路封装系统于该形成阶段中的上视图。图8是图6的结构于接置阶段中的图式。图9是图8的结构于铸型阶段中的图式。图10是图9的结构于移除阶段中的图式。图11是本发明的第二实施例中的集成电路封装系统的剖面图。图12是该集成电路封装系统于制造的施加阶段中的剖面图。图13是图12的结构于形成阶段中的图式。图14是图13的结构于接置阶段中的图式。图15是图14的结构于移除阶段中的图式。图16是本发明的进一步实施例中的集成电路封装系统的制造方法的流程图。主要组件符号说明100集成电路封装系统102 引脚104引脚底部侧106引脚顶部侧108引脚非水平侧110水平脊112脊下方侧114脊上方侧116导电层118钝化材料120钝化材料底部侧122钝化材料顶部侧124互连结构
126外侧垫片
128凹部
130非垂直基底
132基底底部表面
134基底顶部表面
136非水平侧壁
138顶部端
140导电迹线
142内侧垫片
144集成电路
146非主动侧
148主动侧
150内部连接器
152密封体
154密封体非水平侧
156钝化材料非水平侧
202钝化材料边缘
302引脚框架
304引脚框架底部侧
306引脚框架顶部侧
308经局部移除区域
702区段
1100集成电路封装系统
1102引脚
1104引脚底部侧
1106引脚顶部侧
1108引脚非水平侧
1110水平脊
1112脊下方侧
1114脊上方侧
1116导电层
1118钝化材料
1120钝化材料底部侧
1122钝化材料顶部侧
1124连结构
1126外侧垫片
1128凹部
1130非垂直基底
1132基底底部表面
1134基底顶部表面1136非水平侧壁1138 顶部端1140导电迹线1142内侧垫片1144集成电路1146非主动侧1148 主动侧1150内部连接器1152 密封体IlM密封体非水平侧1156钝化材料非水平侧Il62 柱体1164柱体底部侧1166柱体顶部侧1168柱体非水平侧1202引脚框架1204引脚框架底部侧1206引脚框架顶部侧1208经局部移除区域1210 宽区域1212 窄区域1600制造方法1602、1604、1606、1608、1610 步骤。
具体实施例方式以下实施例是经充分详细描述，以使得所属技术领域中具有通常知识者能够制造并使用本发明。应了解到，基于本发明所揭露的内容，其它实施例将变得清楚明了，且可完成所述的系统、制程、或机构变化而不背离本发明的范畴。于以下说明书中，给定许多特定细节以助于透彻了解本发明。然而，将清楚了解到，无须这些特定细节也可实现本发明。为了避免混淆本发明，并未详细揭露一些众所周知的电路、系统组构、及制程步骤。显示本发明的系统的附加图式是半概略式的，且并未依据比例绘示，具体而言，为了清楚起见，一些尺寸于图式中是以夸张的尺寸显示。同样地，尽管为了便于说明起见，该等图式一般而言是以同样的定向显示，但是在大部份情况下，图式中所示可为任意定向。一般而言，本发明可运作于任何定向。本发明所揭露及描述的多个实施例具有一些共同的特征，为了清楚起见及便于说明、描述及理解，彼此相同及类似的特征将以类似的参考编号进行描述。为了方便说明，实施例经编号为第一实施例、第二实施例等，且并非意指具有任何其它含意或对本发明作出限制。为了说明起见，本说明书中所使用的名词”水平”是定义为平行该集成电路的平面或表面的平面，而与其定向无关。该名词”垂直”是指垂直于刚才所定义的水平的方向。 如，，在…之上(above)”、”在…之下(below)，，、”底部(bottom)，，、”顶部(top)”、”侧边 (side) ”(如”侧壁(sidewall) ”)、”较高(higher) ”、”下方的(lower) ”、”上方的(upper)，V， 上方(over)”、”下方(under)”等名词是相对于该水平平面所定义，如同图式中所示。名词”在…上(on)”意指组件之间有直接接触。名词”直接位在…上(directly on)，，意指一个组件与另一组件之间有直接接触，而无中介组件。名词”主动侧(active side) ”是指于其上制造有主动电路系统的晶粒(die)、模块、封装件、或电子结构的一侧，或者指于该晶粒、该模块、该封装件、或该电子结构内具有用于连接至该主动电路系统的组件的一侧。本说明书中所使用的名词”处理(processing)，， 包含形成上述结构所需的沉积材料或光阻(photoresist)、图案化(patterning)、曝光 (exposure)、显影(development)、蚀刻(etch)、清洁、及/或移除该材料或光阻。现在请参照图1，显示本发明的第一实施例中的集成电路封装系统100沿着第2图的剖面线I--I的剖面图。该集成电路封装是统100可包含用于具有覆晶(flip chip)的多列四方平面无引脚(multi-row quad Flat No leads ；QFN)封装件的引脚框架 (Ieadframe)。该集成电路封装系统100可包含引脚102，该引脚102提供集成电路封装系统100 与外部系统(未显示)之间的电性连接。该引脚102可包含引脚底部侧104与相对该引脚底部侧104的引脚顶部侧106。该引脚102可包含引脚非水平侧(lead non-horizontal side) 108，该引脚非水平侧108是介于该引脚底部侧104与该引脚顶部侧106之间。该引脚102可包含水平脊(horizontal ridge) 110，该水平脊110是该引脚102的一端，且水平地自该引脚非水平侧108突出。该水平脊110可形成于该引脚底部侧104与该引脚顶部侧106之间。该水平脊110可包含脊下方侧(ridge lower side) 112与相对该脊下方侧112的脊上方侧(ridge upper side) 114。该脊上方侧114可位于该脊下方侧112之上。该集成电路封装系统100可包含导电层116，该导电层116提供该引脚102与外部系统之间的电性连接(electrical connection) 0该导电层116可电性连接至该引脚102。 该导电层116可直接形成于该引脚底部侧104上。该集成电路封装系统100可包含钝化材料118，该钝化材料118保护一部份的弓|脚 102。该钝化材料118可电性隔离该引脚102与另一引脚102。该钝化材料118可形成于该引脚102的上方部份的周围。该钝化材料118可形成于该水平脊110的上方。该钝化材料118可直接形成于该脊上方侧114上。一部份的钝化材料118可形成于该引脚顶部侧106的上方。该钝化材料118可包含钝化材料底部侧120与相对该钝化材料底部侧120的钝化材料顶部侧122。该钝化材料顶部侧122可位于该引脚顶部侧106之上。该钝化材料底部侧120可延伸于该引脚102的水平脊110与该另一引脚102的另一水平脊110之间。该钝化材料底部侧120可位于该脊下方侧112或该导电层116之上。该集成电路封装系统100可包含互连结构124，该互连结构IM是在半导体装置与该引脚102之间提供电性连接的一种结构。该互连结构IM可于该引脚顶部侧106上方或直接于该引脚顶部侧106上包含外侧垫片126，该外侧垫片1 提供电性连接至该引脚 102。举例而言，该互连结构IM可于多列铜引脚框架上包含重新分配层(redistribution layer ；RDL)。该外侧垫片1 可包含凹部128。该外侧垫片1 可包含非垂直基底 (non-vertical base) 130，该非垂直基底130是该外侧垫片126的底部，且具有基底底部表面(base bottom surface) 132与相对该基底底部表面132的基底顶部表面(base top surface) 134。该外侧垫片1 可包含非水平侧壁(non-horizontal sidewall) 136，该非水平侧壁136是该外侧垫片126自该非垂直基底130向上延伸的一部份。该外侧垫片1 可包含该基底顶部表面134与包围该凹部1 的非水平侧壁136。 该外侧垫片126可包含位于该凹部1 周围的非水平侧壁136。该非水平侧壁136可延伸自该基底顶部表面134。该非水平侧壁136可与该基底顶部表面Π4形成一钝角(obtuse angle)。该非水平侧壁136可包含顶部端138，该顶部侧138是该非水平侧壁136顶部的范围延伸(extent)。该顶部端138可位于该钝化材料顶部侧122与该基底顶部表面134之上。尽管可理解到该基底顶部表面134与该钝化材料顶部侧122可位于不同平面，但是为了说明起见，该基底顶部表面134的平面是显示为与该钝化材料顶部侧122的平面相互共平面。举例而言，该基底顶部表面134的平面可位于该钝化材料顶部侧122的平面之下。该互连结构IM可包含导电迹线(conductive trace) 140与内侧垫片142。该导电迹线140提供或绕线(route)该外侧垫片1 与该内侧垫片142之间的电性连接。该内侧垫片142提供接置支撑(mounting support)与电性连接至半导体装置。该导电迹线140可附接或连接至该非水平侧壁136的顶部端138。该导电迹线140可直接形成于该钝化材料顶部侧122上。举例而言，该导电迹线140可包含电性连接器，该电性连接器包含重新分配迹线(redistribution trace)、经绕线的镍钯 (nickel-palladium)层、经预先电镀的框架(pre plated frame ；PPF)层、或者重新分配层 (RDL)。该内侧垫片142可附接或连接至该导电迹线140。该内侧垫片142可直接形成于该钝化材料顶部侧122上。该集成电路封装系统100可包含集成电路144，该集成电路144是半导体装置。该集成电路144可包含非主动侧146与相对该非主动侧146的主动侧148。举例而言，该集成电路144可包含具有覆晶(flip chip)或硅(Si)晶粒的半导体装置。该集成电路144可包含面对该互连结构124的主动侧148。该集成电路144可接置于该互连结构124的上方。该集成电路封装系统100可包含内部连接器150，该内部连接器150是导电性连接器。该内部连接器150可附接至该内侧垫片142与该主动侧148。该内部连接器150可直接位于该内侧垫片142上。该集成电路封装系统100可包含该钝化材料118，该钝化材料118将该互连结构 124与另一互连结构124电性隔离。该集成电路封装系统100可于该集成电路144的边缘周围或外侧包含若干外侧垫片126。该集成电路封装系统100可于该集成电路144的非主动侧146下方包含若干内侧垫片142。该集成电路封装系统100可包含密封体152，该密封体152覆盖半导体封装件以密封半导体装置，提供机械与环境的保护。该密封体152可形成于该钝化材料118、该互连结构124、该集成电路144以及该内部连接器150上方。该密封体152可经形成为覆盖该钝化材料顶部侧122、该互连结构124、该集成电路144以及该内部连接器150。该密封体152可包含密封体非水平侧154，该密封体非水平侧巧4是该密封体152 的水平范围延伸。该密封体非水平侧154的平面可与该钝化材料118的钝化材料非水平侧 156的平面相互共平面。该钝化材料非水平侧156是该钝化材料118的水平范围延伸。已经发现到，连接至该引脚102与该集成电路144的互连结构124能够实现由于引脚框架设计的限制所造成到目前为止尚未经实现的封装于多列四方平面无引脚(QFN) 封装件中的覆晶集成电路(IC)，藉此达成有效组构用于覆晶装置的多列四方平面无引脚 (QFN)封装件的需求。也已经发现到，具有附接至外侧垫片1 与内侧垫片142的导电迹线140的互连结构1 提供未使用双马来亚醯胺三氮杂苯(bismaleimide triazine ；BT)层压框架将覆晶信号(flip chip signal)重新分配于具多列引脚的四方平面无引脚(QFN)封装件中的解决方案。已经进一步发现到，由于相较于有机的基板产品、标准球栅数组(ball grid array ；BGA)层压、以及内嵌式晶圆层级球栅数组(eWLB)而言，具有较简单的基板与层结构 (layering)、省略焊锡球、以及省略使用层压，使得该互连结构IM能够提供一种低成本的四方平面无引脚(QFN)覆晶封装方法。已经未预期地发现到，具有直接位于该钝化材料顶部侧122上的导电迹线140 与具有附接至该引脚顶部侧106的外侧垫片1 的互连结构124能够藉由省略引脚拉出 (pullout)而改善可靠度。已经未预期地判定，具有被该非水平侧壁136所围绕的凹部128的外侧垫片1 提供非垂直基底130作为可靠的连接点，以将该引脚102附接或连接至堆栈装置，藉此排除未对准(misalignment) ο已经未预期地确认，受到该钝化材料118所保护的互连结构IM相较于现有技术而言对于覆晶接置具有较佳效果，其包含位于裸铜上且为裸铜所围绕的迹线，藉此排除焊锡崩溃(solder collapse)、焊锡潜变(solder ere印)、以及未对准。已经未预期地确定，该钝化材料118藉由将该互连结构124与另一互连结构IM 隔离或将该引脚102与另一引脚102隔离而改善可靠度，藉此排除焊锡潜变与电性短路。已经未预期地辨别，该导电层116在该引脚102与该外部系统之间提供可靠的电性连接。已经未预期地观察到，直接位于该引脚102与该钝化材料118上的互连结构IM 可提供用于覆晶封装的简单制程流程与封装件结构。已经未预期地揭露，具有经缩减的垫片间距(pitch)的外侧垫片126与内侧垫片 142能够显着缩减该集成电路144的晶粒尺寸，造成封装件面积(footprint)的缩减。现在请参照图2，显示该集成电路封装系统100的下视图。该集成电路封装系统100可包含多列的引脚102。该集成电路封装系统100可包含若干引脚102的外围数组 (peripheral array)0该引脚102可形成为邻近该钝化材料118的钝化材料边缘202或者位于该钝化材料118的钝化材料边缘202内侧。该引脚102可包含具有延伸自该导电层116的脊下方侧 112的水平脊110。尽管可理解到该引脚102或该导电层116可形成为不同的形状，但是为了说明起见，该引脚102或该导电层116是显示为方形。举例而言，该引脚102或该导电层116可形成为圆形。现在请参照图3，显示该集成电路封装系统100于制造的电镀阶段(plating phase)中沿着图4的剖面线3-3的剖面图。该剖面图描绘引脚框架制造阶段的电镀阶段。该集成电路封装系统100可包含引脚框架302，该引脚框架302是用于接置与连接至半导体装置的结构。举例而言，该引脚框架302可包含大约0.015毫米(mm)的引脚框架制程尺寸容忍度(process dimension tolerance)或精确度。该引脚框架302可形成有导电性材料，包含铜(Cu)或其它任何金属化材料。可设置该引脚框架302，以使得覆晶集成电路(IC)封装于多列四方平面无引脚(QFN)封装件中。 举例而言，该引脚框架302可包含裸铜基底(bare copper base)或多列铜引脚框架。该引脚框架302可包含引脚框架底部侧304与相对该引脚框架底部侧304的引脚框架顶部侧306。位于该引脚框架顶部侧306的一部份引脚框架302可经移除，以形成经局部移除区域308。可利用包含蚀刻的移除制程来形成该经局部移除区域308。举例而言，该经局部移除区域308可形成有经蚀刻一半的引脚框架302。又举例而言，该剖面图描绘该引脚框架302为经蚀刻的铜基底。该集成电路封装系统100可包含直接形成于该引脚框架底部侧304上的导电层 116。该导电层116可以导电性材料形成，包含金属化材料或金属合金。举例而言，该导电层116可以镍钯(NiPd)形成。举例而言，该导电层116可以电镀制程形成。又举例而言，该导电层116可选择性地经预先电镀。现在请参照图4，显示该集成电路封装系统100在电镀阶段中的上视图。该集成电路封装系统100可包含具有经局部移除区域308的引脚框架302。该经局部移除区域308 可形成于该引脚框架底部侧306。现在请参照图5，显示图3的结构于施加阶段(application phase)中的图式。于该施加阶段中，可以施加制程(application process)形成该钝化材料118。该钝化材料 118可施加于该引脚框架302上方。该钝化材料118可直接形成于该引脚框架顶部侧306与该经局部移除区域308 上。该钝化材料118可形成有位于该引脚框架顶部侧306之上的钝化材料顶部侧122。举例而言，该钝化材料118可以包含阻焊(solder resist)的材料形成。现在请参照图6，显示图5的结构于形成阶段(forming phase)中沿着图7的剖面线6—6的剖面图。该集成电路封装系统100可包含互连形成(interconnect formation) 方法，包含增层(build-up)或图案化。可移除位于该钝化材料顶部侧122的一部份钝化材料118，以将该引脚框架顶部侧306自该钝化材料118显露出来。该互连结构IM可直接形成于自该钝化材料118显露出来的引脚框架顶部侧306上。该互连结构IM可包含外侧垫片126，该外侧垫片1 是直接形成于自该钝化材料 118显露出来的引脚框架顶部侧306上。该互连结构IM可包含以共同导电性材料形成为单一整合结构的外侧垫片126、该导电迹线140、以及该内侧垫片142。该互连结构IM可以导电性材料形成，包含金属化材料或金属合金。举例而言，该互连结构1 可以镍钯(NiPd)形成。该外侧垫片1 可包含该凹部128、该非垂直基底130、以及该非水平侧壁136。该凹部1 可形成于该非垂直基底130的基底顶部表面134之上。该凹部1 可为该非水平侧壁136所围绕。该非垂直基底130可包含位于自该钝化材料118显露出来的引脚框架顶部侧306之上或者直接位于自该钝化材料118显露出来的引脚框架顶部侧306上的基底底部表面132。该非水平侧壁136可自该非垂直基底130向上延伸。该非水平侧壁136可延伸自该基底顶部表面134。该非水平侧壁136可包含位于该钝化材料顶部侧122与该基底顶部表面134之上的顶部端138。该互连结构124可包含该导电迹线140与该内侧垫片142。该导电迹线140可附接或连接至该顶部端138。该导电迹线140可直接形成于该钝化材料顶部侧122上。该内侧垫片142可附接或连接至该导电迹线140。该内侧垫片142可直接形成于该钝化材料顶部侧122上。为了改善微缩化(miniaturization)，该集成电路封装系统100可包含具有若干钝化材料层(如该钝化材料118)以及若干迹线(如导电迹线140)的另一实施例，以提供完整的输入/输出(I/O)数组能力。举例而言，该集成电路封装系统100可包含两个该钝化材料118与直接形成于该钝化材料118上的若干导电迹线140。现在请参照图7，显示该集成电路封装系统100于该形成阶段中的上视图。该上视图描绘若干互连结构124。该互连结构IM可包含该外侧垫片126，该外侧垫片1 具有为该非水平侧壁136所围绕的凹部128。该互连结构IM可包含该导电迹线140与该内侧垫片 142。该集成电路封装系统100可包含利用若干导电迹线140连接至若干内侧垫片142 的若干外侧垫片126。该集成电路封装系统100可包含多列外侧垫片126。该集成电路封装系统100可包含多列内侧垫片142。该集成电路封装系统100可包含若干外侧垫片126的外围数组。该外侧垫片1 可形成为邻近该钝化材料118的钝化材料边缘202或者位于该钝化材料118的钝化材料边缘202内侧。该集成电路封装系统100可包含若干内侧垫片142的数组。该内侧垫片142可形成于该钝化材料118的中央部份。该内侧垫片142可形成为较该外侧垫片1 更接近该钝化材料118的中央部份。该导电迹线140可形成有若干区段(segment) 702，该等区段702是该导电迹线 140的分段且连续地形成且连接于该外侧垫片1 与该内侧垫片142之间。该等区段702
可形成为单一整合结构。
该等区段702与另一区段702之间可形成预定角度。该预定角度帮助该外侧垫片 1 的数组之间相隔一段距离，用于改善至堆栈装置或外部系统层次(未显示)的连接。举例而言，该预定角度可取决于设计准则或几何限制条件。现在请参照图8，显示图6的结构于接置阶段(mounting phase)中的图式。该接置阶段可包含集成电路(IC)封装组装阶段中的一个阶段。举例而言，该集成电路封装系统 100于该接置阶段中可包含具有外来的经绕线引脚框架(incoming routed leadframe)的覆晶附接方法。该集成电路封装系统100可包含接置于该互连结构IM上方的集成电路144。该集成电路144可包含面对该互连结构124的主动侧148。举例而言，该集成电路封装系统 100可包含集成电路144，该集成电路144具有的硅(Si)晶粒面积小于具层压产品的封装件的硅(Si)晶粒面积。该集成电路封装系统100可包含连接至该内侧垫片142与该主动侧148的内部连接器150。该内部连接器150可直接位于该内侧垫片142上。尽管可理解到该内部连接器150可包含其它任何导电性连接器，但是为了说明起见，该内部连接器150是显示为导电凸块(conductive bump)。举例而言，该内部连接器150 可包含导电粘胶(conductive paste) 0又举例而言，该内部连接器150可以导电材料(包含焊锡、金属、或金属化合金)形成。现在请参照图9，显示图8的结构于铸型阶段(molding phase)中的图式。该集成电路封装系统100可包含经铸型于该钝化材料118、该互连结构124、该集成电路144、以及该内部连接器150上方的密封体152。该密封体152可形成为覆盖该钝化材料顶部侧122、 该互连结构124、该集成电路144、以及该内部连接器150。现在请参照图10，显示图9的结构于移除阶段(removal phase)中的图式。该集成电路封装系统100可于该移除阶段中包含移除制程，该移除制程包含蚀刻。举例而言，该移除制程可包含铜蚀刻。可移除图3中位于该引脚框架底部侧304的一部份引脚框架302，以形成该引脚 102。该引脚102可与另一引脚102电性隔离。藉由移除位于该引脚框架底部侧304的部份引脚框架302，可显露出该引脚102的脊下方侧112及该钝化材料底部侧120。该集成电路封装系统100可包含封装件切单制程(singulation process)，以产生该集成电路封装系统100的个别单元或封装件。该封装件切单制程可包含机械或光学制程。该密封体152可包含该密封体非水平侧154。该密封体非水平侧154的平面可与该钝化材料118的钝化材料非水平侧156的平面相互共平面。现在请参照图11，显示本发明的第二实施例中的集成电路封装系统1100的剖面图。除了增加电性连接器以及形成图1的钝化材料118与内侧垫片142之外，该集成电路封装系统1100可类似于图1的集成电路封装系统100。该集成电路封装系统1100可包含引脚1102，该引脚1102提供集成电路封装系统 1100与外部系统(未显示)之间的电性连接。该引脚1102可包含引脚底部侧1104与相对该引脚底部侧1104的引脚顶部侧1106。该引脚1102可包含引脚非水平侧1108，该引脚非水平侧1108是介于该引脚底部侧1104与该引脚顶部侧1106之间。
该引脚1102可包含水平脊1110，该水平脊1110是该引脚1102的一端，且水平地自该引脚非水平侧1108突出。该水平脊1110可形成于该引脚底部侧1104与该引脚顶部侧1106之间。该水平脊1110可包含脊下方侧1112与相对该脊下方侧1112的脊上方侧1114。 该脊上方侧1114可位于该脊下方侧1112之上。该集成电路封装系统1100可包含导电层1116，该导电层1116提供该引脚1102与外部系统之间的电性连接。该导电层1116可电性连接至该引脚1102。该导电层1116可直接形成于该引脚底部侧1104上。该集成电路封装系统1100可包含钝化材料1118，该钝化材料1118保护一部份的引脚1102。该钝化材料1118可电性隔离该引脚1102与另一引脚1102。该钝化材料1118可形成于该引脚1102的上方部份的周围。该钝化材料1118可形成于该水平脊1110的上方。该钝化材料1118可直接形成于该脊上方侧1114上。一部份的钝化材料1118可形成于该引脚顶部侧1106的上方。该钝化材料1118可包含钝化材料底部侧1120与相对该钝化材料底部侧1120的钝化材料顶部侧1122。该钝化材料顶部侧1122可位于该引脚顶部侧1106之上。该钝化材料底部侧1120可延伸于该引脚1102的水平脊1110与该另一引脚1102 的另一水平脊1110之间。该钝化材料底部侧1120可位于该脊下方侧1112或该导电层1116 之上。该集成电路封装系统1100可包含互连结构1124，该互连结构IlM是在半导体装置与该引脚1102之间提供电性连接的一种结构。该互连结构IlM可于该引脚顶部侧1106 上方或直接于该引脚顶部侧1106上包含外侧垫片1126，该外侧垫片11 提供电性连接至该引脚1102。举例而言，该互连结构IlM可于多列铜引脚框架上包含重新分配层(RDL)。该外侧垫片11 可包含凹部11观。该外侧垫片11 可包含非垂直基底1130，该非垂直基底1130是该外侧垫片11 的底部，且具有基底底部表面1132与相对该基底底部表面1132的基底顶部表面1134。该外侧垫片11 可包含非水平侧壁1136，该非水平侧壁 1136是该外侧垫片11 自该非垂直基底1130向上延伸的一部份。该外侧垫片11 可包含该基底顶部表面1134与包围该凹部11 的非水平侧壁 1136。该外侧垫片11 可包含位于该凹部11 周围的非水平侧壁1136。该非水平侧壁1136可延伸自该基底顶部表面1134。该非水平侧壁1136可与该基底顶部表面1Π4形成一钝角。该非水平侧壁1136可包含顶部端1138，该顶部侧1138是该非水平侧壁1136顶部的范围延伸(extent)。该顶部端1138可位于该钝化材料顶部侧 1122与该基底顶部表面1134之上。尽管可理解到该基底顶部表面1134与该钝化材料顶部侧1122可位于不同平面， 但是为了说明起见，该基底顶部表面1134的平面是显示为与该钝化材料顶部侧1122的平面相互共平面。举例而言，该基底顶部表面1134的平面可位于该钝化材料顶部侧1122的平面之下。该互连结构IlM可包含导电迹线1140与内侧垫片1142。该导电迹线1140提供或绕线该外侧垫片1126与该内侧垫片1142之间的电性连接。该内侧垫片1142可提供接置支撑与电性连接至半导体装置。该内侧垫片1142可附接或连接至该导电迹线1140。
该导电迹线1140可附接或连接至该非水平侧壁1136的顶部端1138。该导电迹线 1140可直接形成于该钝化材料顶部侧1122上。举例而言，该导电迹线1140可包含电性连接器，该电性连接器包含重新分配迹线、经绕线的镍钯(NiPd)层、经预先电镀的框架(PPF) 层、或者重新分配层(RDL)。该集成电路封装系统1100可包含集成电路1144，该集成电路1144是半导体装置。 该集成电路1144可包含非主动侧1146与相对该非主动侧1146的主动侧1148。举例而言， 该集成电路1144可包含具有覆晶或硅(Si)晶粒的半导体装置。该集成电路1144可包含面对该互连结构IlM的主动侧1148。该集成电路1144 可接置于该互连结构IlM的上方。该集成电路封装系统1100可包含内部连接器1150，该内部连接器1150是导电性连接器。该内部连接器1150可附接至该内侧垫片1142与该主动侧1148。该内部连接器 1150可直接位于该内侧垫片1142上。该集成电路封装系统1100可包含该钝化材料1118，该钝化材料1118将该互连结构IlM与另一互连结构IlM电性隔离。该集成电路封装系统1100可于该集成电路1144 的边缘周围或外侧包含若干外侧垫片1^6。该集成电路封装系统1100可于该集成电路 1144的非主动侧1146下方包含若干内侧垫片1142。该集成电路封装系统1100可包含密封体1152，该密封体1152覆盖半导体封装件以密封半导体装置，提供机械与环境的保护。该密封体1152可形成于该钝化材料1118、该互连结构1124、该集成电路1144以及该内部连接器1150上方。该密封体1152可经形成为覆盖该钝化材料顶部侧1122、该互连结构1124、该集成电路1144以及该内部连接器1150。该密封体1152可包含密封体非水平侧1154，该密封体非水平侧IlM是该密封体 1152的水平范围延伸。该密封体非水平侧IlM的平面可与该钝化材料1118的钝化材料非水平侧1156的平面相互共平面。该钝化材料非水平侧1156是该钝化材料1118的水平范围延伸。该集成电路封装系统1100可包含柱体1162，该柱体1162是提供该集成电路1144 与外部系统间的连接的电性连接器。该柱体1162可包含柱体底部侧1164与相对该柱体底部侧1164的柱体顶部侧1166。该柱体1162可包含该柱体顶部侧1166，该柱体顶部侧1166 具有直接形成于其上的内侧垫片1142。。尽管可理解到该柱体底部侧1164与该柱体顶部侧1166可具有其它任何宽度，但是为了说明起见，该柱体底部侧1164的宽度是显示较该柱体顶部侧1166的宽度更大。举例而言，该柱体底部侧1164可具有与该柱体顶部侧1166的宽度大约相等的宽度。该柱体底部侧1164与该柱体顶部侧1166的宽度分别为该柱体底部侧1164与该柱体顶部侧1166 的水平范围延伸之间的水平距离。尽管可理解到该柱体底部侧1164可包含其它任何表面，但是又为了说明起见，该柱体底部侧1164是显示为平直表面。举例而言，该柱体底部侧1164可包含具凹陷表面的曲面(curved surface)。该柱体1162可包含位于该柱体底部侧1164与该柱体顶部侧1166之间的柱体非水平侧1168。一部份该柱体非水平侧1168的平面可与该柱体底部侧1164的平面或该柱体顶部侧1166的平面相交。
尽管可理解到该柱体非水平侧1168可包含其它任何表面，但是为了说明起见，该柱体非水平侧1168是显示为具有曲面。举例而言，该柱体非水平侧1168可包含平直表面。该钝化材料1118可将该柱体1162与另一柱体1162电性隔离。该钝化材料1118 可形成于该柱体非水平侧1168周围或直接形成于该柱体非水平侧1168上。该钝化材料 1118可含中央部份或区域，于该中央部份或区域具有由具有面对该引脚非水平侧1108或水平脊1110的柱体非水平侧1168的若干引脚1102所形成、邻近、或围绕的若干柱体1162。该柱体底部侧1164与该柱体顶部侧1166可自该钝化材料1118曝露出来。一部份柱体底部侧1164的平面可位于该钝化材料底部侧1120的平面之上。该柱体顶部侧1166 的平面可与该钝化材料顶部侧1122的平面相互共平面。相较于该引脚1102的尺寸，该柱体1162可具有较小的尺寸。换句话说，该柱体 1162的高度可小于该引脚1102的高度，或该柱体1162的宽度可小于该引脚1102的宽度。 该柱体1162与该引脚1102的高度分别为该柱体1162与该引脚1102的垂直范围延伸之间的垂直距离。该柱体1162与该引脚1102的宽度分别为该柱体1162与该引脚1102的水平范围延伸之间的水平距离。举例而言，该柱体1162的高度可小于或大约相等于该引脚1102 的一半高度。该柱体1162的间距可较该引脚1102的间距更细微(finer)。换句话说，该柱体 1162的间距可小于该引脚1102的间距。该柱体1162的间距是该柱体1162的中央与最接近该柱体1162的另一柱体1162的中央之间的水平距离。该引脚1102的间距是该引脚1102 的中央与最接近该引脚1102的另一引脚1102的中央之间的水平距离。已经发现到，该柱体1162利用作为测试点(test point)的柱体1162来改善测试品质，以辅助该集成电路1144的功能性测试。也已经发现到，该柱体1162利用具有坚固结构的柱体1162来改善可靠度，于该坚固结构上形成有用以支撑及连接该集成电路1144的内侧垫片1142。现在请参照图12，显示该集成电路封装系统1100于制造的施加阶段中的剖面图。 该集成电路封装系统1100可包含引脚框架1202，该引脚框架1202是用以接置及连接半导体装置的支撑结构。该引脚框架1202可以导电性材料形成，包含铜(Cu)或其它任何金属化材料。该引脚框架1202可包含引脚框架底部侧1204与相对该引脚框架底部侧1204的引脚框架顶部侧1206。可移除位于该引脚框架顶部侧1206的一部份引脚框架1202，以形成经局部移除区域1208。可利用包含蚀刻的移除制程来形成该经局部移除区域1208。该引脚框架1202可包含宽区域1210与窄区域1212，该等区域为该引脚框架1202 尚未经该移除制程处理而未经移除的部份。若干宽区域1210可围绕若干窄区域1212。该宽区域1210与该窄区域1212可分别于后续阶段中进行进一步处理，以形成可连接至半导体装置的引脚与柱体。该宽区域1210的宽度可大于该窄区域1212的宽度。该宽区域1210与该窄区域 1212的宽度分别为该宽区域1210与该窄区域1212的水平范围延伸之间的水平距离。该集成电路封装系统1100可包含直接形成于该引脚框架底部侧1204上的导电层 1116。该导电层1116可形成于该宽区域1210之下。该导电层1116可以导电性材料形成， 包含金属化材料或金属合金。
举例而言，该导电层1116可以镍钯(NiPd)形成。又举例而言，该导电层1116可以电镀制程形成，包含选择性地预先电镀制程。于该施加阶段中，可以施加制程形成该钝化材料1118。该钝化材料1118可施加于该引脚框架1202上方。该钝化材料118可直接形成于该引脚框架顶部侧1206与该经局部移除区域1208上。该钝化材料1118可形成有位于该引脚框架顶部侧1206之上的钝化材料顶部侧1122。举例而言，该钝化材料1118可形成有包含阻焊的绝缘材料(insulation material)。现在请参照图13，显示图12的结构于形成阶段中的图式。该集成电路封装系统 1100可包含互连形成方法，包含增层(build-up)或图案化。可移除位于该钝化材料顶部侧1122的一部份钝化材料1118，以将该宽区域1210 的顶部侧与该窄区域1212的顶部侧自该钝化材料1118显露出来。该互连结构IlM可直接形成于该宽区域1210的顶部侧以及该窄区域1212的顶部侧上。该互连结构IlM可包含外侧垫片1126，该外侧垫片11 是直接形成于其中一个宽区域1210的顶部侧上。该互连结构IlM可包含以共同导电性材料形成为单一整合结构的外侧垫片1126、该导电迹线1140、以及该内侧垫片1142。该互连结构IlM可以导电性材料形成，包含金属化材料或金属合金。举例而言， 该互连结构IlM可以镍钯(NiPd)形成。该外侧垫片11 可包含该凹部1128、该非垂直基底1130、以及该非水平侧壁 1136。该凹部11 可形成于该非垂直基底1130的基底顶部表面1134之上。该凹部11 可为该非水平侧壁1136所围绕。该非垂直基底1130可包含位于自该钝化材料1118显露出来的引脚框架顶部侧1206之上或者直接位于自该钝化材料1118显露出来的引脚框架顶部侧1206上的基底底部表面1132。该非水平侧壁1136可自该非垂直基底1130向上延伸。该非水平侧壁1136可延伸自该基底顶部表面1134。该非水平侧壁1136可包含位于该钝化材料顶部侧1122与该基底顶部表面1134之上的顶部端1138。该互连结构IlM可包含该导电迹线1140。该导电迹线1140可附接或连接至该顶部端1138。该导电迹线1140可直接形成于该钝化材料顶部侧1122上。该互连结构IlM可包含该内侧垫片1142。该内侧垫片1142可附接或连接至该导电迹线1140。该内侧垫片1142可直接形成于其中一个窄区域1212的顶部侧上。现在请参照图14，显示图13的结构于接置阶段中的图式。该集成电路封装系统 1100可包含接置于该互连结构IlM上方的集成电路1144。该集成电路1144可包含面对该互连结构IlM的主动侧1148。该集成电路封装系统1100可包含连接至该内侧垫片1142与该主动侧1148的内部连接器1150。该内部连接器1150可直接位于该内侧垫片1142上。现在请参照图15，显示图14的结构于移除阶段中的图式。该集成电路封装系统 1100可包含经铸型于该钝化材料1118、该互连结构1124、该集成电路1144、以及该内部连接器1150上方的密封体1152。该密封体1152可形成为覆盖该钝化材料顶部侧1122、该互连结构1124、该集成电路1144、以及该内部连接器1150。该集成电路封装系统1100可于该移除阶段中包含移除制程，该移除制程包含蚀刻。举例而言，该移除制程可包含铜(Cu)回蚀刻(back etching)。可移除图12中位于该引脚框架底部侧1204的一部份引脚框架1202，以形成该引脚1102与该柱体1162。该引脚1102可与另一引脚1102电性隔离。该柱体1162可邻近具有面对该引脚非水平侧1108的柱体非水平侧1168的若干引脚1102或为该等引脚1102所围绕。藉由移除位于该引脚框架底部侧1204的部份引脚框架1202，可显露出该钝化材料底部侧1120。该集成电路封装系统1100可包含封装件切单制程，以产生该集成电路封装系统 1100的个别单元或封装件。该封装件切单制程可包含机械或光学制程。该密封体1152可包含该密封体非水平侧1154。该密封体非水平侧IlM的平面可与该钝化材料1118的钝化材料非水平侧1156的平面相互共平面。该集成电路封装系统1100可包含具有柱体底部侧1164与该柱体顶部侧1166的柱体1162。该柱体1162可包含柱体顶部侧1166与直接形成于其上的内侧垫片1142。该柱体1162可包含位于该柱体底部侧1164与该柱体顶部侧1166之间的柱体非水平侧1168。一部份该柱体非水平侧1168的平面可与该柱体底部侧1164的平面或该柱体顶部侧1166的平面相交。该柱体底部侧1164与该柱体顶部侧1166可自该钝化材料1118显露出来。一部份柱体底部侧1164的平面可位于该钝化材料底部侧1120的平面之上。该柱体顶部侧1166 的平面可与该钝化材料顶部侧1122的平面相互共平面。现在请参照图16，显示本发明的进一步实施例中的集成电路封装系统100的制造方法1600的流程图。该制造方法1600包含于步骤1602中，形成具有引脚底部侧与引脚顶部侧的引脚；于步骤1604中，于该引脚上方施加钝化材料，且该引脚顶部侧自该钝化材料显露出来；于步骤1606中，直接于该钝化材料与该引脚顶部侧上形成互连结构，该互连结构具有内侧垫片与外侧垫片且于该引脚顶部侧之上具有凹部；于步骤1608中，于该内侧垫片与该钝化材料上方接置集成电路；以及于步骤1610中，于该集成电路上方铸型密封体。因此，已经发现到，本发明的集成电路封装系统对于具有连接的集成电路封装系统提供了重要且迄今未知且无法获得的解决方案、效能及功能性态样。所产生的方法、制程、设备、装置、产品、及/或系统是易懂的、具成本效益的、不复杂的、多功能且有效的，可令人意外地且非显而易见地通过现有技术实现得到，并且能够完全兼容于传统制造方法或制程与技术而有效率且经济地制造集成电路封装系统。本发明的另一个重要态样是能够支持并维护降低成本、简化系统、及增进效能的长期趋势。本发明的这些及其它有利态样，使得本领域的技术状态迈入至少下一个层次。尽管已结合特定的最佳实施方式对本发明进行描述，但是应了解到，于所属技术领域中具有通常知识者有鉴于上述说明书内容将清楚了解本发明的许多变动、修改、及变化形式。因此，本发明意图涵盖落入本发明申请专利范围内的所有此类变动、修改、及变化形式。到目前为止，本说明书中所提及或附加图式中所显示的所有揭露内容应理解成作为说明的目的，而并非限定本发明。
权利要求
1.一种集成电路封装系统的制造方法，其包括 形成具有引脚底部侧与引脚顶部侧的引脚；于该引脚上方施加钝化材料，且该引脚顶部侧自该钝化材料显露出来； 直接于该钝化材料与该引脚顶部侧上形成互连结构，该互连结构具有内侧垫片与外侧垫片，且于该引脚顶部侧之上具有凹部；于该内侧垫片与该钝化材料上方接置集成电路；以及于该集成电路上方铸型密封体。
2.根据权利要求1所述的集成电路封装系统的制造方法，其特征在于，形成该互连结构包含形成具有外侧垫片的互连结构，该外侧垫片具有直接位于该引脚顶部侧上的非垂直基底。
3.根据权利要求1所述的集成电路封装系统的制造方法，其特征在于，形成该互连结构包含形成具有导电迹线的互连结构，该导电迹线附接至该内侧垫片与该外侧垫片。
4.根据权利要求1所述的集成电路封装系统的制造方法，其特征在于，形成该引脚包含形成具有水平脊的引脚，该水平脊是位于该引脚底部侧与该引脚顶部侧之间。
5.根据权利要求1项所述的集成电路封装系统的制造方法，其特征在于，该制造方法还包括形成具有柱体非水平侧的柱体，该柱体非水平侧是面对该引脚的引脚非水平侧。
6.一种集成电路封装系统，其包括 引脚，其具有引脚底部侧与引脚顶部侧；钝化材料，其位于该引脚上方，且该引脚顶部侧自该钝化材料显露出来； 互连结构，其直接位于该钝化材料与该引脚顶部侧上，该互连结构具有内侧垫片与外侧垫片，且于该引脚顶部侧之上具有凹部；集成电路，其位于该内侧垫片与该钝化材料上方；以及密封体，其位于该集成电路上方。
7.根据权利要求6所述的集成电路封装系统，其特征在于，该互连结构包含具有直接位于该引脚顶部侧上的非垂直基底的外侧垫片。
8.根据权利要求6所述的集成电路封装系统，其特征在于，该互连结构包含附接至该内侧垫片与该外侧垫片的导电迹线。
9.根据权利要求6所述的集成电路封装系统，其特征在于，该引脚包含位于该引脚底部侧与该弓I脚顶部侧之间的水平脊。
10.根据权利要求6项所述的集成电路封装系统，其特征在于，该集成电路封装系统还包括柱体，该柱体具有面对该引脚的引脚非水平侧的柱体非水平侧。
全文摘要
本发明涉及具有垫片连接的集成电路封装系统及其制造方法，该集成电路封装系统的制造方法包含形成具有引脚底部侧与引脚顶部侧的引脚；于该引脚上方施加钝化材料，且该引脚顶部侧自该钝化材料显露出来；直接于该钝化材料与该引脚顶部侧上形成互连结构，该互连结构具有内侧垫片与外侧垫片，且于该引脚顶部侧之上具有凹部；于该内侧垫片与该钝化材料上方接置集成电路；以及于该集成电路上方铸型密封体。
文档编号H01L21/56GK102543777SQ20111039898
公开日2012年7月4日 申请日期2011年12月5日 优先权日2010年12月6日
发明者D·A·梅里洛, E·埃斯皮里图, H·D·巴森, Z·R·卡马乔 申请人:星科金朋有限公司