半导体器件和在半导体管芯上方形成集成无源器件的方法

专利名称：半导体器件和在半导体管芯上方形成集成无源器件的方法
技术领域：
本发明一般地涉及半导体器件，并且更具体地涉及半导体器件和在具有导电桥和扇出重新分配层的半导体管芯上方形成集成无源器件并将其电连接到半导体管芯的方法。
背景技术：
在现代电子产品中常常发现半导体器件。半导体器件在电气组件的数目和密度方面不同。分立半导体器件通常包含一种类型的电气组件，例如发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器和功率金属氧化物半导体场效应晶体管(M0SFET)。互连半导体器件通常包括几百个至几百万个电气组件。集成半导体器件的示例包括微控制器、微处理器、电荷耦合器件(CXD )、太阳能电池和数字微镜器件(DMD )。半导体器件执行大范围的功能，诸如信号处理、高速计算、传送和接收电磁信号、控制电子器件、将日光变换成电和产生用于电视显示的可视投影。半导体器件被用于娱乐、通信、功率转换、网络、计算机和消费产品领域。半导体器件还被用于军事应用、航空、汽车、エ业控制器和办公室设备。半导体器件利用半导体材料的电气性质。半导体材料的原子结构允许通过施加电场或基本电流或通过掺杂的过程来操纵其导电性。掺杂向半导体材料中引入杂质以操纵并控制半导体器件的导电性。半导体器件包含有源和无源电气结构。包括双极和场效应晶体管的有源结构控制电流的流动。通过改变掺杂的水平和电场或基本电流的施加，晶体管促进或限制电流的流动。包括电阻器、电容器和电感器的无源结构产生执行多种电功能所需的电压与电流之间的关系。无源和有源结构被电连接以形成电路，该电路使得半导体器件能够执行高速计算及其它有用功能。通常使用每个包括可能几百个步骤的两个复杂的制造过程、即前端制造和后端制造来制造半导体器件。前端制造包括在半导体晶片的表面上形成多个管芯。每个半导体管芯通常是相同的并包含通过将有源和无源组件电连接而形成的电路。后端制造包括从成品晶片分离单独的半导体管芯并将该管芯封装以提供结构支撑和环境隔离。本文所使用的术语“半导体管芯”指的是词语的単数和复数形式两者，并且因此可以參考单个半导体器件和多个半导体器件两者。半导体制造的ー个目的是生产较小的半导体器件。较小的器件通常消耗较少的功率，具有较高的性能，并且能够更高效地生产。另外，较小的半导体器件具有较小的覆盖区，这对于较小的最終产品是期望的。可以通过前端过程的改进来实现更小的半导体管芯尺寸，导致半导体管芯具有更小、更高密度的有源和无源组件。后端过程可以通过电互连和封装材料的改进来产生具有更小覆盖区的半导体器件封装。半导体制造的另一目的是产生更高性能的半导体器件。可以通过形成能够在较高速度下操作的有源组件来实现器件性能的增加。在诸如射频(RF)无线通信的高频应用中，常常在半导体器件内包含集成无源器件(iro)。IPD的示例包括电阻器、电容器和电感器。典型RF系统要求在一个或多个半导体封装中的多个IPD以执行所需的电气功能。然而，高频电气器件产生或易于遭受不期望的电磁干扰(EMI)和射频干扰(RFI)、谐波畸变或其它器件间干扰，诸如电容性、电感性或电容性耦合，也称为串音，这可能干扰其操作。在常规扇 出晶片级芯片尺度封装(F0-WLCSP)中，一般在F0-WLCSP内的半导体管芯外部形成IPD。然而，在半导体管芯外部形成IPD的过程承载显著的制造成本，特别是对于高电流应用而言。另外，在半导体管芯外部形成Iro的过程易于引起一定程度的不对准，这可能降低IPD的质量和可靠性，特别是当在半导体管芯上方并且还单独地在重新分配层(RDL)的后续形成期间形成Iro时。此外，可能发生IR)与导电RDL之间的漏电流，特别是在高电流应用中，这降低半导体封装的可靠性和功能性。

发明内容
需要产生具有在半导体管芯外部形成的对准iro且具有低漏电流的可靠且具有成本效益的半导体封装。因此，在一个实施例中，本发明是一种制造半导体器件的方法，包括步骤提供第一半导体管芯、在第一半导体管芯上方形成第一电感器、在第一电感器上方形成第二电感器并与第一电感器对准、在第一半导体管芯以及第一和第二电感器上方形成绝缘层以及在绝缘层上方形成导电桥并电连接在第二电感器与第一半导体管芯之间。在另一实施例中，本发明是一种制造半导体器件的方法，包括步骤提供第一半导体管芯、在第一半导体管芯上方形成第一电感器以及在第一电感器上方形成第二电感器且与第一电感器对准。在另一实施例中，本发明是一种制造半导体器件的方法，包括步骤提供第一半导体管芯、在第一半导体管芯上方形成多个集成无源器件(iro)、在第一半导体管芯和iro上方形成绝缘层以及在绝缘层上方形成导电桥并电连接在iro与第一半导体管芯之间。在另一实施例中，本发明是包括第一半导体管芯的半导体器件。在第一半导体管芯上方形成第一电感器。在第一电感器上方形成第二电感器并使其与第一电感器对准。在第一半导体管芯以及第一和第二电感器上方形成绝缘层。在绝缘层上方形成导电桥并电连接在第二电感器与第一半导体管芯之间。


图I举例说明具有安装到其表面的不同类型的封装的印刷电路板(PCB)；
图2a 2c举例说明被安装到PCB的典型半导体封装的更多细节；
图3a 3c举例说明具有被锯道分离的多个半导体管芯的半导体晶片；
图4a 41举例说明在半导体管芯上方形成IPD的过程；
图5a 5i举例说明在半导体管芯和IR)上方形成导电桥和扇出重新分配层的过程；图6举例说明具有在半导体管芯及顶部和底部电感器翼上方形成的导电桥和扇出重新分配层的半导体封装；图7举例说明具有在iro上方形成的导电桥和重新分配层的半导体封装，其中顶部电感器翼被直接连接到电容器；
图8a Sc举例说明在具有单个电感器的半导体管芯上方形成IPD的过程；
图9a 9i举例说明在具有单个电感器的半导体管芯上方形成导电桥和扇出RDL的过
程;
图10举例说明具有在半导体管芯和单个电感器上方的导电桥和扇出RDL的半导体封
装；
图Iia lib举例说明在iro和半导体管芯上方形成临时平面化层的过程；
图12a 12h举例说明形成具有在垂直偏移情况下的IB)和半导体管芯上方形成的导电桥和RDL的Fo-WLCSP的过程；以及
图13举例说明在半导体管芯之间具有垂直偏移的半导体封装。
具体实施例方式在以下说明中參考附图在ー个或多个实施例中描述本发明，在附图中相同的附图标记表示相同或类似的元件。虽然依照用于实现本发明的目的的最佳方式描述了本发明，但本领域的技术人员应认识到意图在于覆盖可以被包括在由所附权利要求和由以下公开和附图支持的其等价物限定的本发明的精神和范围内的替换、修改和等价物。通常使用两个复杂的制造过程前端制造和后端制造来制造半导体器件。前端制造包括在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含有源和无源电气组件，其被电连接而形成功能电路。诸如晶体管和ニ极管的有源电气组件具有控制电流流动的能力。诸如电容器、电感器、电阻器和变压器的无源电气组件产生执行电路功能所需的电压与电流之间的关系。通过包括掺杂、沉积、光刻、蚀刻和平面化的一系列过程步骤在半导体晶片的表面上方形成无源和有源组件。掺杂通过诸如离子注入或热扩散的技术向半导体材料中引入杂质。掺杂过程修改有源器件中的半导体材料的导电性，将半导体材料变换成绝缘体、导体，或响应于电场或基本电流来动态地改变半导体材料导电性。晶体管包含根据需要来改变所布置的掺杂的类型和程度的区域以使晶体管能够在施加电场或基本电流时促进或限制电流的流动。有源和无源组件由具有不同电气性质的材料层形成。可以通过由正在沉积的材料的类型部分地确定的多种沉积技术来形成该层。例如，薄膜沉积可以包括化学汽相沉积(CVD)、物理汽相沉积(PVD)、电解镀覆和化学镀覆过程。每个层通常被图案化以形成有源组件、无源组件或组件之间的电连接的部分。可以使用光刻对层进行图案化，光刻包括例如光致抗蚀剂的光敏材料在要图案化的层上方的沉积。使用光将图案从光掩膜转印到光致抗蚀剂。在一个实施例中，使用溶剂 来去除经历光的光致抗蚀剂图案的部分，使要图案化的底层的部分暴露。在另ー实施例中，使用溶剂来去除未经受光的那部分光致抗蚀剂图案，即负性光致抗蚀剂，使要图案化的底层的部分暴露。去除其余的光致抗蚀剂，留下被图案化的层。替换地，通过将材料直接沉积到由使用诸如化学镀覆或电解镀覆的技术的前述沉积/蚀刻过程形成的区域或空隙中来对某些类型的材料进行图案化。
图案化是用来去除半导体晶片表面上的顶层的部分的基本操作。半导体晶片的部分可以使用光刻、光掩膜、掩膜、氧化物或金属去除、照相术和模板印图以及微缩平板印刷术来去除。光刻包括在中间掩膜(reticle)或光掩膜中形成图案并将该图案转印到半导体晶片的表面层中。光刻在两步过程中在半导体晶片的表面上形成有源和无源组件的水平维度。首先，将中间掩膜或掩膜上的图案转印到一层光致抗蚀剂中。光致抗蚀剂是在被曝光时经历结构和性质变化的光敏材料。改变光致抗蚀剂的结构和性质的过程作为负作用光致抗蚀剂或正作用光致抗蚀剂而发生。其次，将光致抗蚀剂层转印到晶片表面中。转印在蚀刻去除未被光致抗蚀剂覆盖的半导体晶片的那部分顶层时发生。光致抗蚀剂的化学作用使得光致抗蚀剂基本上保持完好并且抵抗用化学蚀刻溶液进行的去除，同时，去除未被光致抗蚀剂覆盖的半导体晶片的那部分顶层。根据所使用的特定抗蚀剂和期望的结果，可以修改形成、曝光和去除光致抗蚀剂的过程以及去除半导体晶片的一部分的过程。在负作用光致抗蚀剂中，使光致抗蚀剂曝光并在称为聚合的过程中从可溶解条件变成不可溶解条件。在聚合中，使未聚合材料暴露于光或能量源且聚合物形成抗蚀刻的交联材料。在大多数负性抗蚀剂中，聚合物是聚异戊二烯(polyisopreme)。用化学溶剂或显影剂来去除可溶解部分(即未被曝光的部分)在抗蚀层中留下对应于中间掩膜上的不透明图案的孔。其图案存在于不透明区域中的掩膜称为亮场掩膜。在正作用光致抗蚀剂中，使光致抗蚀剂曝光并在称为光溶液化的过程中从相对不可溶解的条件变成更加可溶解的条件。在光溶液化中，使相对不可溶解的抗蚀剂暴露于适当的光能并转换成更可溶解的状态。可以在显影过程中用溶剂来去除抗蚀剂的光溶液化部分。基本正性光致抗蚀剂聚合物是苯酚-甲醛聚合物，也称为苯酚-甲醛酚醛清漆树脂。用化学溶剂或显影剂来去除可溶解部分(即被曝光的部分)在抗蚀层中留下对应于中间掩膜上的透明图案的孔。其图案存在于透明区域中的掩膜称为暗场掩膜。在去除未被光致抗蚀剂覆盖的半导体晶片的顶部之后，去除光致抗蚀剂的其余部分，留下图案化层。替换地，通过将材料直接沉积到由使用诸如化学镀覆或电解镀覆的技术的前述沉积/蚀刻过程形成的区域或空隙中来对某些类型的材料进行图案化。在现有图案上沉积材料薄膜能够将底层图案放大并产生非均匀平面。要求均匀平面以产生更小且更密集地封装的有源和无源组件。可以使用平面化来从晶片的表面去除材料并产生均匀平面。平面化包括用抛光垫对晶片的表面进行抛光。可以在抛光期间向晶片的表面添加研磨材料和腐蚀性化学制品。组合的研磨的机械动作和化学制品的腐蚀动作去除了任何不规则外貌(topography),产生均勻平面。后端制造指的是将成品晶片切割或分割成单独半导体管芯并随后将半导体管芯封装以进行结构支撑和环境隔离。为了将半导体管芯分割，沿着称为锯道(saw streets)或划线的晶片的非功能区域刻划并折断晶片。使用激光切割工具或锯条来分割晶片。在分割之后，将单独半导体管芯安装到封装基板，该封装基板包括用于与其它系统组件互连的引脚或接触焊盘。然后将半导体管芯上方形成的接触焊盘连接到封装内的接触焊盘。可以用焊料凸块、支柱凸块、导电膏、或引线接合来实现电连接。在封装上方沉积密封剂或其它成型材料以提供物理支撑和电隔离。然后将成品封装插入电气系统中并使得半导体器件的功能可用于其它系统组件。
图I举例说明具有芯片载体基板或PCB 52的电子器件50，在其表面上安装多个半导体封装。根据应用，电子器件50具有一种类型的半导体封装，或多种类型的半导体封装。出于举例说明的目的，在图I中示出不同类型的半导体封装。电子器件50可以是使用半导体封装来执行ー个或多个电功能的独立系统。替换地，电子器件50可以是较大系统的子组件。例如，电子器件50可以是蜂窝式电话、个人数字助理(PDA)、数字视频照相机(DVC)或其它电子通信设备的一部分。替换地，电子器件50可以是图形卡、网络接ロ卡或可以被插入计算机中的其它信号处理卡。半导体封装可以包括微处理器、存储器、专用集成电路(ASIC)、逻辑电路、模拟电路、RF电路、分立器件、或其它半导体管芯或电气组件。小型化和重量减小对于这些产品被市场接受而言是必不可少的。必须减小半导体器件之间的距离以实现较高的密度。在图I中，PCB 52提供用于安装在PCB上的半导体封装的电互连和支撑结构的一般衬底。使用蒸发、电解镀覆、化学镀覆、丝网印刷或其它适当的金属沉积过程在PCB 52的表面上方或层内形成导电信号迹线54。信号迹线54提供半导体封装、安装组件与其它外部系统组件中的每ー个之间的电通信。迹线54还向每个半导体封装提供功率和接地。在某些实施例中，半导体器件具有两个封装级。一级封装是用于将半导体管芯机械地和电气地附着于中间载体的技术。ニ级封装包括将中间载体机械地和电气地附着于PCB。在其它实施例中，半导体器件可以仅具有ー级封装，其中管芯被机械地和电气地直接安装到PCB。出于举例说明的目的，在PCB 52上示出了多种类型的ー级封装，包括接合引线封装56和倒装芯片58。另外，示出了安装在PCB 52上的多种类型的ニ级封装，包括球栅阵列(BGA) 60、凸块芯片载体(BCC) 62、双列直插式封装(DIP) 64、基板格栅阵列(LGA) 66、多芯片模块(MCM)68、四方扁平无引线封装(QFN)70和四方扁平封装72。根据系统要求，可以将由ー级和ニ级封装样式的任何组合配置的半导体封装的任何组合以及其它电子组件连接到PCB 52。在某些实施例中，电子器件50包括单个附着半导体封装，而其它实施例要求多个互连封装。通过在单个基板上方将ー个或多个半导体封装组合，制造商可以将预制组件结合到电子器件和系统中。由于半导体封装包括精密功能，所以可以使用更廉价的组件和流水线制造过程来制造电子器件。结果得到的器件很少会出现故障，并且制造起来价格比较低廉，为消费者产生较低的成本。图2a 2c示出了示例性半导体封装。图2a举例说明安装在PCB 52上的DIP 64的其它细节。半导体管芯74包括有源区，该有源区包含被实现为在管芯内形成并根据管芯的电气设计被电互连的有源器件、无源器件、导电层、和电介质层的模拟或数字电路。例如，电路可以包括在半导体管芯74的有源区内形成的一个或多个晶体管、ニ极管、电感器、电容器、电阻器及其它电路元件。接触焊盘76是ー层或多层导电材料，诸如铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)或银(Ag),并被电连接到在半导体管芯74内形成的电路元件。在DIP 64的组装期间，使用金硅共熔层或诸如热环氧物或环氧树脂的粘合材料将半导体管芯74安装到中间载体78。封装主体包括诸如聚合物或陶瓷 的绝缘封装材料。导体引线80和接合引线82提供半导体管芯74与PCB 52之间的电互连。通过防止水分和颗粒进入封装并污染半导体管芯74或接合引线82来在封装上方沉积密封剂84以进行环境保护。图2b举例说明安装在PCB 52上的BCC 62的其它细节。使用底部填充或环氧树脂粘合材料92来将半导体管芯88安装在载体90上方。接合引线94提供接触焊盘96与98之间的一级封装互连。在半导体管芯88和接合引线94上方沉积成型化合物或密封剂100以便为器件提供物理支撑和电绝缘。使用诸如电解镀覆或化学镀覆的适当金属沉积过程来在PCB 52的表面上方形成接触焊盘102以防止氧化。接触焊盘102被电连接到PCB 52中的一个或多个导电信号迹线54。在BCC 62的接触焊盘98与PCB 52的接触焊盘102之间形成凸块104。在图2c中，用倒装芯片样式的一级封装将半导体管芯58安装为面向下朝向中间载体106。半导体管芯58的有源区108包含被实现为根据管芯的电气设计形成的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如，该电路可以在有源区108内包括一个或多个晶体管、二极管、电感器、电容器、电阻器及其它电路元件。半导体管芯58通过凸块110被电气地和机械地连接到载体106。BGA 60使用凸块112以BGA样式的二级封装被电气地和机械地连接到PCB 52。半 导体管芯58通过凸块110、信号线114和凸块112被电连接到PCB 52中的导电信号迹线54。在半导体管芯58和载体106上方沉积成型化合物或密封剂116以便为器件提供物理支撑和电隔离。倒装芯片半导体器件提供从半导体管芯58上的有源器件到PCB 52上的导电轨迹的短导电路径以便减小信号传播距离，降低电容，并改善总电路性能。在另一实施例中，可以在没有中间载体106的情况下使用倒装芯片样式的一级封装将半导体管芯58机械地和电气地直接连接到PCB 52。图3a示出具有基础衬底材料122的半导体晶片120，基础衬底材料122诸如硅、锗、砷化镓、磷化铟、或碳化硅，用于结构支撑。如上所述，在晶片120上形成被非有源、管芯间晶片区域或锯道126分离的多个半导体管芯或组件124。锯道126提供切割区域以将半导体晶片120分割成单独的半导体管芯124。图3b示出半导体晶片120的一部分的横截面图。每个半导体管芯124具有背表面128和有源表面130，有源表面330包含被实现为在管芯内形成并根据管芯的电气设计和功能被电互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如，该电路可以包括在有源表面130内形成的一个或多个晶体管、二极管及其它电路元件以实现模拟电路或数字电路，诸如数字信号处理器(DSP)、ASIC、存储器或其它信号处理电路。半导体管芯124还可以包含IPD，诸如电感器、电容器和电阻器，以进行RF信号处理。使用PVD、CVD、电解镀覆、化学镀覆过程或其它适当的金属沉积过程在有源表面130上方形成导电层132。导电层132可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。导电层132充当被电连接到有源表面130上的电路的接触焊盘。如图3b所示，可以在距半导体管芯124的边缘第一距离处并排地设置导电层132。替换地，导电层132可以在多行中偏移，使得第一行的接触焊盘被设置于距管芯的边缘第一距离处，并将与第一行交替的第二行的接触焊盘设置于距管芯的边缘第二距离处。使用PVD、CVD、丝网印刷、旋涂、喷涂、烧结或热氧化在有源表面130和导电层132上方形成绝缘或钝化层134。绝缘层134包含一层或多层二氧化硅(Si02)、氮化硅(Si3N4)、氧氮化硅(SiON)、五氧化二钽(Ta205)、氧化铝(A1203)、有机聚合物或具有类似绝缘和结构性质的其它材料。以用图案化光致抗蚀剂层的蚀刻过程来去除绝缘层134的一部分，以使导电层132暴露。替换地，用使用激光器136的激光直接烧蚀(LDA)来去除绝缘层134的一部分以使导电层132暴露。
在图3c中，使用锯条或激光切割工具138通过锯道126和绝缘层134将半导体晶片120分割成単独的半导体管芯124。图4a示出具有基础衬底材料142的半导体晶片140，基础衬底材料142诸如硅、锗、神化镓、磷化铟、或碳化硅，用于结构支撑。如上所述，在晶片140上形成被非有源、管芯间晶片区域或锯道146分离的多个半导体管芯或组件144。锯道146提供切割区域以将半导体晶片 140分割成単独的半导体管芯144。图4b示出半导体晶片140的一部分的横截面图。每个半导体管芯144具有背表面148和有源表面150，有源表面150包含被实现为在管芯内形成并根据管芯的电气设计和功能被电互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如，该电路可以包括在有源表面150内形成的一个或多个晶体管、ニ极管及其它电路元件以实现模拟电路或数字电路，诸如DSP、ASIC、存储器或其它信号处理电路。半导体管芯144还可以包含IPD，诸如电感器、电容器和电阻器，以进行RF信号处理。使用PVD、CVD、电解镀覆、化学镀覆过程或其它适当的金属沉积过程在有源表面150上方形成导电层152。导电层152可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。导电层152充当被电连接到有源表面150上的电路的接触焊盘。如图4b所示，可以在距半导体管芯144的边缘第一距离处并排地设置导电层152。替换地，导电层152可以在多行中偏移，使得第一行的接触焊盘被设置于距管芯的边缘第一距离处，并将与第一行交替的第二行的接触焊盘设置于距管芯的边缘第二距离处。使用PVD、CVD、丝网印刷、旋涂、喷涂、烧结或热氧化在有源表面150和导电层152上方形成绝缘或钝化层160。绝缘层160包含ー层或多层Si02、Si3N4、Si0N、Ta205、A1203、有机聚合物或具有类似绝缘和结构性质的其它材料。以用图案化光致抗蚀剂层的蚀刻过程来去除绝缘层160的一部分，以使导电层152暴露。替换地，用使用激光器166的LDA来去除绝缘层160的一部分以使导电层152暴露。在图4c中，使用用PVD、CVD、溅射、电解镀覆、化学镀覆过程或其它适当的金属沉积过程进行的图案化而在绝缘层160和导电层152上方形成导电层170。导电层170可以是ー层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。导电层170被电连接到导电层 152。在图4d中，使用PVD、CVD或其它适当的沉积过程在导电层170上方形成阻性层174。在一个实施例中，阻性层174可以是硅化钽(TaxSiy)或其它金属硅化物、TaN、镍铬(NiCr)、钛(Ti)、氮化钛(TiN)、钛钨(TiW)或具有在I 200欧姆/平方之间的电阻率的掺
杂聚硅。在图4e中，在阻性层174、导电层170和绝缘层160上方形成绝缘或电介质层178。绝缘层178包含ー层或多层Si02、Si3N4、SiON、Ta205、A1203、聚酰亚胺(PI)、苯并环丁烯(BCB)、聚苯并恶唑(PBO)或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层178充当电容器电介质材料。以用图案化光致抗蚀剂层的蚀刻过程来去除绝缘层178的一部分，以产生开ロ 182并使导电层170的一部分暴露。替换地，用使用激光器192的LDA来去除绝缘层178的一部分以使导电层170的一部分暴露并产生开ロ 182。在图4f中，使用用PVD、CVD、溅射、电解镀覆、化学镀覆过程或其它适当的金属沉积过程进行的图案化来在绝缘层178、导电层170、绝缘层160和导电层152上方形成导电层186以形成单独部分或区段186a 186d。导电层186包括一层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。在一个实施例中，用诸如钛铜(TiCu)、钛钨铜(TiWCu)或钽氮铜(TaNCu)的适当籽晶合金，使用适当的选择性镀铜过程诸如离子铣削或背溅射来沉积导电层186。在另一实施例中，导电层186具有在3和15微米(Mm)之间的厚度。根据单独半导体管芯144的设计和功能，导电层186a 186d的单独部分可以是电公共的或电隔离的。在一个实施例中，导电层170、阻性层174、绝缘层178和导电层186a形成金属绝缘体金属(MM)电容器。导电层186b的一部分垂直地延伸通过开口 182以将导电层186b电连接至导电层170。导电层186c被电连接到导电层152。可以在平面图中缠绕或盘绕导电层186c和186d的单独部分以产生或显示出电感器的期望特性。导电层186c 186d形成在半导体管芯144的覆盖区上方和内形 成的底部电感器翼。在图4g中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压在导电层186、绝缘层178和绝缘层160上方形成绝缘或钝化层190。绝缘层190包含一层或多层Si02、Si3N4、Si0N、Ta205、A1203、有机聚合物或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层190在被沉积之后经历固化过程，固化温度在165 380摄氏度(°C )范围内。在另一实施例中，绝缘层190的厚度在5 20 Mm范围之间。以用图案化光致抗蚀剂层的蚀刻过程来去除绝缘层190的一部分，以使导电层186暴露。替换地，用使用激光器192的LDA来去除绝缘层190的一部分以使导电层186暴露。在图4h中，使用用PVD、CVD、溅射、电解镀覆、化学镀覆过程或其它适当金属沉积过程的图案化在绝缘层190和导电层186上方形成导电层196以形成单独的部分或区段196a 196e。导电层196包括一层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。在一个实施例中，用诸如TiCu、TiffCu或TaNC的适当籽晶合金，使用适当的选择性镀铜过程诸如离子铣削或背溅射来沉积导电层196。在另一实施例中，导电层196具有在3和15Mm之间的厚度。根据单独半导体管芯144的设计和功能，导电层196a 196e的单独部分可以是电公共的或电隔离的。导电层196a被电连接到导电层186a且与之对准。导电层196b被电连接到导电层186b且与之对准。导电层196c被电连接到导电层186c且与之对准。导电层196e被电连接到导电层186d且与之对准。可以在平面图中缠绕或盘绕导电层196c 196e的单独部分以产生或显示出电感器的期望特性。导电层196c 196e形成在半导体管芯144的覆盖区上方和内形成的顶部电感器翼。图4i示出图4h所示的顶部和底部电感器翼的覆盖区的平面图。在图4i所示的一个实施例中，导电层196c 196e具有比导电层186c 186d小的横截面宽度。导电层196c 196e和导电层186c 186d的横截面宽度可以根据半导体管芯144的设计和功能而变。在另一实施例中，导电层196c 196e具有大于或等于导电层186c 186d的横截面览度的横截面览度。顶部电感器翼196c 196e比底部电感器翼186c 186d长，使得导电层196d延伸超过底部电感器翼186c 186d的覆盖区。在图4j所示的另一实施例中，顶部电感器翼196c 196e是基本上与底部电感器翼186c 186d相同的长度，使得顶部电感器翼196c 196e的整个覆盖区被设置在底部电感器翼186c 186d的覆盖区内。顶部电感器翼196c 196e和底部电感器翼186c 186d的长度可以根据半导体管芯144的设计和功能而变。
在图4h 4j中，使导电层19c与导电层186c对准，并使导电层196e与导电层186d对准。顶部电感器翼196c 196e被堆叠在底部电感器翼186c 186d的整个路径或线圈上方并沿着该路径或线圈对准，并且对于底部电感器翼186c 186d的线圈的整个长度而言，顶部电感器翼196c 196e的覆盖区在底部电感器翼186c 186d的覆盖区内。在另ー实施例中，使顶部电感器翼196c 196e和底部电感器翼186c 186d以水平偏移对准，使得顶端电感器翼196c 196e的覆盖区在底部电感器翼186c 186d的覆盖区之夕卜。在半导体管芯外部形成IPD的过程易于引起一定程度的不对准，这可能降低IPD的质量，特别是当在半导体管芯上方形成IB)时以及还单独地在RDL的后续形成期间。顶端电感器翼196c 196e被堆叠在半导体管芯210内的底部电感器翼186c 186d的整个路径 或线圈上方并沿着该路径或线圈对准以获得更高质量且可靠的IPD。在图4k中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压在绝缘层190和导电层196上方形成绝缘或钝化层200。绝缘层200包含ー层或多层Si02、Si3N4、Si0N、Ta205、A1203、有机聚合物或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层200在沉积之后经历固化过程，固化温度在165 380°C范围内。在另ー实施例中，绝缘层200的厚度在5 20 Mm范围之间。以用图案化光致抗蚀剂层的蚀刻过程来去除绝缘层200的一部分，以使导电层196暴露。替换地，用使用激光器202的LDA来去除绝缘层200的一部分以使导电层196暴露。在图41中，用锯条或激光切割工具204通过绝缘层200、绝缘层190、绝缘层160和锯道146来分割来自图4a 4k的组件以产生单独的IPD管芯210。在图4c 4k中描述的结构(包括导电层170、186和196、阻性层174以及绝缘层160、178、190和200组成在IPD管芯210内形成的多个无源电路元件或IPD 212。IPD 212提供高频应用所需的电特性，诸如谐振器、高通滤波器、低通滤波器、带通滤波器、对称高Q谐振变压器和调谐电容器。可以将IPD 212用作前端无线RF组件，其可以位于天线与收发机之间。电感器可以是高Q平衡不平衡变换器、变压器或线圈，操作至100千兆赫。在某些应用中，在同一衬底上形成多个平衡不平衡变换器，允许多波段操作。例如，在四波段中将两个或更多平衡不平衡变换器用于移动电话或其它全球移动通信系统(GSM)，每个平衡不平衡变换器专用于四波段器件的操作的频带。典型的RF系统要求一个或多个半导体封装中的多个iro及其它高频电路，以执行所需的电气功能。图5a 5i相对于图I和2a 2c举例说明在半导体管芯和IPD上方形成导电桥和扇出RDL的过程。在图5a中，衬底或载体214包含诸如硅、聚合物、氧化铍或任何适当低成本刚性材料的牺牲基础材料以进行结构支撑。在载体214上方形成界面层或双面胶带216作为临时粘合剂接合膜或蚀刻终止层。使用拾放操作将具有来自图41的绝缘层200、IPD管芯210的前导(leading)定位于界面层216和载体214上方并进行安装。使用拾放操作将具有来自图3c的绝缘层134、半导体管芯124的前导定位于界面层216和载体214上并进行安装。绝缘层200与绝缘层134基本上共面。图5b示出来自图5a的组件的顶视图或平面图。II3D管芯210被紧挨着半导体管芯124安装在具有界面层216的载体214上方。ITO管芯210邻近于半导体管芯124且IPD管芯210被IB)管芯210和半导体管芯124之间的空间或间隙从半导体管芯124分离。图5c示出来自图5a 5b的组件，集中于单个II3D管芯210和单个半导体管芯124。使用膏印刷、压缩成型、传递成型、液体密封剂成型、真空层压、旋涂或其它适当施加器在Iro管芯210、半导体124和载体214上方沉积密封剂或成型化合物220。密封剂220可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯或具有适当填料的聚合物。密封剂220是不导电的且在环境上保护半导体器件免受外部元件和污染物的影响。密封剂220具有高体积电阻率(例如大于E14 Ohm-cm)、低介电常数(例如小于4. 0)和低损耗角正切(例如小于0. 05)。在图5d中，用化学蚀刻、机械剥离、CMP、机械研磨、热烘焙、UV光、激光扫描或湿法剥落来去除载体214和界面层216以使密封剂220的表面、绝缘层134、导电层132、绝缘层200和导电层196暴露。密封剂220在载体214的去除之后提供用于半导体管芯124和IPD 管芯210的结构支撑。在图5e中，使用等离子体过程、湿法化学蚀刻或光致抗蚀剂显影过程来蚀刻密封剂220以去除密封剂220的表面的一部分。替换地，用使用激光器221的LDA来去除密封剂220的一部分。在一个实施例中，密封剂220的一部分、支撑结构222保持在绝缘层134的侧壁224上方的覆盖。支撑结构222还保持在Iro管芯210的侧壁226上方的覆盖。密封剂220还具有从绝缘层134和绝缘层200的暴露表面垂直地偏移的表面228。在图5f中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压在密封剂220、半导体管芯124和Iro管芯210上方形成绝缘或钝化层230。绝缘层230包含一层或多层Si02、Si3N4、Si0N、Ta205、A1203、有机聚合物或具有类似绝缘和结构性质的其它材料。可以根据IPD管芯210的设计和功能来调整绝缘层230的厚度。在一个实施例中，绝缘层230的厚度在5 25 Mm范围内。以用图案化光致抗蚀剂层的蚀刻过程来去除绝缘层230的一部分，以使导电层132和196的一部分暴露。替换地，用使用激光器232的LDA来去除绝缘层230的一部分以使导电层132和导电层196的一部分暴露。结果得到的通孔234可以具有笔直、倾斜、有角度、弯曲或台阶式的侧壁。在图5g中，使用用PVD、CVD、溅射、电解镀覆、化学镀覆过程或其它适当的金属沉积过程而进行的图案化来在绝缘层230、绝缘层200、导电层132和导电层196上方形成导电层240以形成单独部分或区段240a 240d。导电层240可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。在一个实施例中，用诸如TiCiuTiWCu或TaNC的适当籽晶合金，使用适当的选择性镀铜过程诸如离子铣削或背溅射来沉积导电层240。在另一实施例中，导电层240的厚度在3 12 Mm范围内。导电层240的一部分水平地沿着绝缘层230且与半导体管芯124的有源表面130平行地延伸以将到导电层132和196的电互连横向地重新分配。导电层240作为扇出RDL进行操作，提供用于半导体管芯124和ITO管芯210的电信号的横向重新分配。根据单独半导体管芯124和Iro管芯210的连接性，导电层240a 240d的单独部分可以是电公共的或电隔离的。导电层240a的一部分延伸通过绝缘层230而将导电层240a电连接到半导体管芯124的导电层132。导电层240b的一部分延伸通过绝缘层230以将导电层240b电连接到半导体管芯124的导电层132和ITO管芯210的导电层196a。导电层240c的一部分延伸通过绝缘层230和200而将导电层240c电连接到导电层196b和196d。导电层240c的一部分还水平地沿着绝缘层230延伸，并作为堆叠电感器桥或导电桥操作，提供导电层196b和196d之间的电互连。因此，导电层240c被电连接至顶部电感器翼196c 196e和半导体管芯144。可以根据IPD管芯210的设计和功能通过增加或减小绝缘层230的厚度来控制或调整导电层240a 240d和导电层196a 196e的水平部分之间的距离或间隙D1。半导体封装(特别是在高电流应用中)易于发生导电层或器件之间的漏电流。通过增加绝缘层230的厚度来增加距离Dl提供减小导电层240a 240d和IPD 212、半导体管芯144和半导体管芯124之间的漏电流的能力。在图5h中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压在绝缘层230和导电层240上方形成绝缘或钝化层244。绝缘层244包含ー层或多层Si02、Si3N4、Si0N、Ta205、A1203、有机聚合物或具有类似绝缘和结构性质的其它材料。用具有图案化光致抗蚀剂层的蚀刻过程来去除绝缘层244的一部分，以使导电层240暴露。替换地，用使用激光器246的LDA来去除绝缘层244的一部分以使导电层240暴露。图5i示出具有多个IPD管芯210和半导体管芯124的来自图5a 5h的组件。使用蒸发、电解镀覆、化学镀覆、球滴或丝网印刷过程在暴露的导电层240上方沉积导电凸块 材料。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合，具有可选助熔剂溶液。例如，凸块材料可以是共熔Sn/Pb、高铅焊料或无铅焊料。使用适当的附着或接合过程将凸块材料接合到导电层240。在一个实施例中，通过将材料加热至其熔点以上对凸块材料进行回流以形成球或凸块248。在某些应用中，第二次对凸块248进行回流以改善到导电层240的电接触。可以在凸块248下面形成凸块下金属化(UBM)层。还可以将凸块248压缩接合到导电层240。凸块248表示能够在导电层240上方形成的一种互连结构。互连结构还可以使用支柱凸块、微型凸块或其它电互连。绝缘层230和244、导电层240以及凸块248共同地组成堆积互连结构249。可以在形成凸块248之前在绝缘层244上方形成附加导电和绝缘层，以根据半导体器件的设计和功能跨越封装提供附加的垂直和水平电连接。用锯条或激光切割工具250通过绝缘层244、绝缘层230和密封剂220来分割来自图5a 5i的组件以产生单独半导体封装或Fo-WLCSP 252。图6示出分割之后的Fo-WLCSP 252。半导体管芯144的导电层152被电连接到导电层170。导电层170、阻性层174、绝缘层178和导电层186a形成MIM电容器。导电层186b被电连接到导电层170。导电层186c 186d组成在半导体管芯144的覆盖区上方和内形成的底部电感器翼。导电层196a被电连接到导电层186a且与之对准。导电层196b被电连接到导电层186b且与之对准。导电层196c被电连接到导电层186c且与之对准。导电层196e被电连接到导电层186d且与之对准。导电层196c 196e组成顶部电感器翼。在半导体管芯外部形成iro的过程易于引起一定程度的不对准，这可能降低iro的质量，特别是当在半导体管芯上方形成IPD时以及还单独地在RDL的后续形成期间。顶端电感器翼196c 196e被堆叠在半导体管芯210内的底部电感器翼186c 186d的整个路径或线圈上方并沿着该路径或线圈对准以获得更高质量且可靠的IPD。导电层170、186和196、阻性层174以及绝缘层160、178、190和200组成在半导体管芯144上方形成的多个无源电路元件或IPD 212。分割半导体管芯144以产生单独的Iro管芯210。将Iro管芯210和半导体管芯124安装在临时载体214上方。在半导体管芯124、半导体管芯144和载体214上方形成密封剂220。密封剂220在RDL和凸块形成期间提供结构支撑和硬度。在密封剂220、半导体管芯124和Iro管芯210上方形成绝缘层230。可以根据IR)管芯210的设计和功能来调整绝缘层230的厚度。在绝缘层230、IPD管芯210和半导体管芯124上方形成导电层240。导电层240作为扇出RDL进行操作，提供用于半导体管芯124和Iro管芯210的电信号的横向重新分配。根据单独半导体管芯124和Iro管芯210的连接性，导电层240a 240d的单独部分可以是电公共的或电隔离的。导电层240a电连接到半导体管芯124的导电层132。导电层240b被电连接到半导体管芯124的导电层132和IPD管芯210的导电层196a。导电层240c电连接到导电层196b和196d。导电层240c的一部分水平地沿着绝缘层230延伸，并作为堆叠电感器桥或导电桥操作，提供导电层196b和196d之间的电互连。因此，导电层240c被电连接至顶部电感器翼196c 196e和半导体管芯144。可以根据IH)管芯210的设计和功能通过增加或减小绝缘层23 0的厚度来控制或调整导电层240a 240d和导电层196a 196e的水平部分之间的距离或间隙Dl。半导体封装(特别是在高电流应用中)易于发生导电层或器件之间的漏电流。通过增加绝缘层230的厚度来增加距离Dl提供减小导电层240a 240d和IPD 212、半导体管芯144和半导体管芯124之间的漏电流的能力。图7示出Fo-WLCSP 253，替换实施例，类似于图6所示的组件，缺少导电层186b的形成。导电层196b被机械地和电气地直接连接到导电层170。在没有插入导电层186b的情况下将导电层196b直接连接到导电层170通过避免在沉积导电层186b之前对离子铣削或背溅射过程的需要而允许用于绝缘层178的更高的均匀程度。在没有插入导电层186b的情况下将导电层196b直接连接到导电层170还减少了对充当电容器电介质材料的绝缘层178的等离子体损害。图8a 8c相对于图I和2a 2c举例说明在具有单个电感器的半导体管芯上形成IPD的过程。在图8a中，从图4e继续，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压在绝缘层178、绝缘层160和导电层152上方形成绝缘层260。绝缘层260包含一层或多层Si02、Si3N4、SiON、Ta205、A1203、有机聚合物或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层260在被沉积之后经历固化过程，固化温度在165 380°C范围内。在另一实施例中，绝缘层260的厚度在5 20 Mm范围之间。以用图案光光致抗蚀剂层的蚀刻过程来去除绝缘层260的一部分以产生开口 262并使阻性层174上的绝缘层178的一部分暴露。替换地，用使用激光器264的LDA来去除绝缘层260的一部分并使阻性层174上方的绝缘层178的一部分暴露。以用图案化光致抗蚀剂层的蚀刻过程来去除绝缘层260和绝缘层178的一部分以产生开口 266并使在阻性层174的覆盖区外面的导电层170的一部分暴露。替换地，用使用激光器268的LDA来去除绝缘层260的一部分以产生开口 266并使在阻性层174的覆盖区外面的导电层170的一部分暴露。开口 262和266可以具有笔直、锥形或台阶形侧壁。在图8b中，使用用PVD、CVD、溅射、电解镀覆、化学镀覆过程或其它适当的金属沉积过程来进行的图案化而在绝缘层260和178以及导电层170上方形成导电层270以形成单独部分或区段196a 196e。导电层270包括一层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。在一个实施例中，用诸如TiCu、TiffCu或TaNC的适当籽晶合金，使用适当的选择性镀铜过程诸如离子铣削或背溅射来沉积导电层270。在另一实施例中，导电层270具有在3和15 Mm之间的厚度。
根据单独半导 体管芯144的设计和功能，导电层270a 270e的单独部分可以是电公共的或电隔离的。导电层270a的一部分垂直地延伸通过开口 262，并且在一个实施例中，导电层170、阻性层174、绝缘层178和导电层270a形成MIM电容器。导电层270b的一部分垂直地延伸通过开口 266以将导电层270b电连接至导电层170。在没有插入导电层(例如图6中的导电层186b)的情况下将导电层270b直接连接到导电层170通过避免在沉积插入导电层之前对离子铣削或背溅射过程的需要而允许用于绝缘层178的更高的均匀程度，并且减少了对充当电容器电介质材料的绝缘层178的等离子体损害。另外，通过避免形成诸如图6所示的导电层186的插入导电层，减少了制造成本和时间。可以在平面图中缠绕或盘绕导电层270c 270e的单独部分以产生或显示出电感器的期望特性。导电层270c 270e形成在半导体管芯144的覆盖区上方和内形成的电感器翼。使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压在绝缘层260和导电层270上方形成绝缘或钝化层276。绝缘层276包含一层或多层Si02、Si3N4、SiON、Ta205、A1203、有机聚合物或具有类似绝缘和结构性质的其它材料。在一个实施例中，绝缘层276在沉积之后经历固化过程，固化温度在165 380°C范围内。在另一实施例中，绝缘层276的厚度在5 20 Mm范围之间。用具有图案化光致抗蚀剂层的蚀刻过程来去除绝缘层276的一部分，以使导电层270暴露。替换地，用使用激光器278的LDA来去除绝缘层276的一部分以使导电层270暴露。在图8c中，用锯条或激光切割工具280通过绝缘层276、绝缘层260、绝缘层160和锯道146来分割来自图4a 4e和8a 8b的组件以产生单独的II3D管芯282。在图4c 4e和8a 8c中描述的结构(包括导电层170和270、阻性层174以及绝缘层160、178、260和276组成在Iro管芯282内形成的多个无源电路元件或IPD 284。IPD 284提供高频应用所需的电特性，诸如谐振器、高通滤波器、低通滤波器、带通滤波器、对称高Q谐振变压器和调谐电容器。可以将IPD 284用作前端无线RF组件，其可以位于天线与收发机之间。电感器可以是高Q平衡不平衡变换器、变压器或线圈，操作至100千兆赫。在某些应用中，在同一衬底上形成多个平衡不平衡变换器，允许多波段操作。例如，对于移动电话或其它GSM通信而言在四波段中使用两个或更多平衡不平衡变换器，每个平衡不平衡变换器专用于四波段器件的操作的频带。典型的RF系统要求一个或多个半导体封装中的多个iro及其它高频电路，以执行所需的电气功能。图9a 9i相对于图I和2a 2c举例说明在具有单个电感器的II3D和半导体管芯上方形成导电桥和扇出RDL的过程。在图9a中，衬底或载体288包含诸如硅、聚合物、氧化铍或任何适当低成本刚性材料的牺牲基础材料以进行结构支撑。在载体288上形成界面层或双面胶带290作为临时粘合剂接合膜或蚀刻终止层。使用拾放操作将具有来自图8c的绝缘层276、Iro管芯282的前导定位于具有界面层290的载体288上方并进行安装。使用拾放操作将具有来自图3c的绝缘层134、半导体管芯124的前导定位于具有界面层290的载体288上并进行安装。绝缘层276与绝缘层134基本上共面。图9b示出来自图9a的组件的顶视图或平面图。II3D管芯282被紧挨着半导体管芯124安装在具有界面层290的载体288上方。IH)管芯282邻近于半导体管芯124且IPD管芯282被Iro管芯282和半导体管芯124之间的空间或间隙从半导体管芯124分离。图9c示出来自图9a 9b的组件，集中于单个IPD管芯282和单个半导体管芯124。使用膏印刷、压缩成型、传递成型、液体密封剂成型、真空层压、旋涂或其它适当施加器在IB)管芯282、半导体124和载体288上方沉积密封剂或成型化合物292。密封剂292可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯或具有适当填料的聚合物。密封剂292是不导电的且在环境上保护半导体器件免受外部元件和污染物的影响。密封剂292具有高体积电阻率(例如大于E14 Ohm-cm)、低介电常数(例如小于4. O)和低损耗角正切(例如小于0. 05)。在图9d中，用化学蚀刻、机械剥离、CMP、机械研磨、热烘焙、UV光、激光扫描或湿法剥落来去除载体288和界面层290以使密封剂292的表面、绝缘层134、导电层132、绝缘层276和导电层270暴露。密封剂292在载体288的去除之后提供用于半导体管芯124和IPD管芯282的结构支撑。在图9e中，使用等离子体过程、湿法化学蚀刻或光致抗蚀剂显影过程来蚀刻密封剂292以去除密封剂292的表面的一部分。替换地，用使用激光器294的LDA来去除密封剂292的一部分。在一个实施例中，密封剂292的一部分、支撑结构294保持在绝缘层134的侧壁224上的覆盖。支撑结构294还保持在IB)管芯282的侧壁296上的覆盖。密封剂292还具有从绝缘层134和绝缘层276的暴露表面垂直地偏移的表面298。在图9f中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压在密封剂292、半导体管芯124和Iro管芯282上方形成绝缘或钝化层300。绝缘层300包含ー层或多层Si02、Si3N4、Si0N、Ta205、A1203、有机聚合物或具有类似绝缘和结构性质的其它材料。可以根据IPD管芯282的设计和功能来调整绝缘层300的厚度。在一个实施例中，绝缘层300的厚度在5 25 Mm范围内。以用图案化光致抗蚀剂层的蚀刻过程来去除绝缘层300的一部分，以使导电层132和270的一部分暴露。替换地，用使用激光器302的LDA来去除绝缘层300的一部分以使导电层132和导电层270的一部分暴露。结果得到的通孔304可以具有笔直、倾斜、有角度、弯曲或台阶式的侧壁。在图9g中，使用用PVD、CVD、溅射、电解镀覆、化学镀覆过程或其它适当的金属沉积过程进行的图案化来在绝缘层300、绝缘层276、导电层132和导电层270上方形成导电层310以形成単独部分或区段310a 310d。导电层310可以是ー层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。在一个实施例中，导电层310的厚度在3 12 μπι范围内。导电层310的一部分水平地沿着绝缘层300且与半导体管芯124的有源表面130平行地延伸以将到导电层132和270的电互连横向地重新分配。导电层310作为扇出RDL进行操作，提供用于半导体管芯124和IB)管芯282的电信号的横向重新分配。根据单独半导体管芯124和IB)管芯282的连接性，导电层310a 310d的単独部分可以是电公共的或电隔离的。导电层310a的一部分延伸通过绝缘层300而将导电层310a电连接到半导体管芯124的导电层132。导电层310b的一部分延伸通过绝缘层300以将导电层310b电连接到半导体管芯124的导电层132和IB)管芯282的导电层270a。导电层310c的一部分延伸通过绝缘层300和276而将导电层310c电连接到导电层270b和270d。导电层310c的一部分还水平地沿着绝缘层300延伸，并作为堆叠电感器桥或导电桥操作，提供导电层270b和270d之间的电互连。因此，导电层310c被电连接至顶部电感器翼270c 270e和半导体管芯144。可以根据IH)管芯282的设计和功能通过增加或减小绝缘层300的厚度来控制或调整导电层310a 310d和导电层270a 270e的水平部分之间的距离或间隙D2。半导体封装(特别是在高电流应用中)易于发生导电层或器件之间的漏电流。通过增加绝缘层300的厚度来增加距离D2提供减小导电层310a 310d和IPD 284、半导体管芯144和半导体管芯124之间的漏电流的能力。在图9h中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压在绝缘层300和导电层310上方形成绝缘或钝化层314。绝缘层314包含一层或多层Si02、Si3N4、Si0N、Ta205、A1203、有机聚合物或具有类似绝缘和结构性质的其它材料。用具有图案化光致抗蚀剂层的蚀刻过程来去除绝缘层314的一部分，以使导电层310暴露。替换地，用使用激光器316的LDA来去除绝缘层314的一部分以使导电层310暴露。
图9i示出具有多个IPD管芯282和半导体管芯124的来自图9a 9h的组件。使用蒸发、电解镀覆、化学镀覆、球滴或丝网印刷过程在暴露的导电层310上方沉积导电凸块材料。凸块材料可以是Al、Sn、Ni、Au、Ag、Pb、Bi、Cu、焊料及其组合，具有可选助熔剂溶液。例如，凸块材料可以是共熔Sn/Pb、高铅焊料或无铅焊料。使用适当的附着或接合过程将凸块材料接合到导电层310。在一个实施例中，通过将材料加热至其熔点以上对凸块材料进行回流以形成球或凸块318。在某些应用中，第二次对凸块318进行回流以改善到导电层310的电接触。可以在凸块318下面形成UBM层。还可以将凸块318压缩接合到导电层310。凸块318表不能够在导电层310上方形成的一种互连结构。互连结构还可以使用支柱凸块、微型凸块或其它电互连。绝缘层300和314、导电层310以及凸块318共同地组成堆积互连结构320。可以在形成凸块318之前在绝缘层314上方形成附加导电和绝缘层，以根据半导体器件的设计和功能跨越封装提供附加的垂直和水平电连接。用锯条或激光切割工具322通过绝缘层314、绝缘层300和密封剂292来分割来自图9a 9i的组件以产生单独半导体封装或Fo-WLCSP 324。图10示出分割之后的Fo-WLCSP 324。Fo-WLCSP 324类似于图6所示的组件，缺少导电层186的形成。导电层170、阻性层174、绝缘层178和导电层270a形成MIM电容器。导电层270b被电连接到导电层170。在没有插入导电层(例如图6中的导电层186b)的情况下将导电层270b直接连接到导电层170通过避免在沉积插入导电层之前对离子铣削或背溅射过程的需要而允许用于绝缘层178的更高的均匀程度，并且减少了对充当电容器电介质材料的绝缘层178的等离子体损害。另外，通过避免形成诸如图6所示的导电层186的插入导电层，减少了制造成本和时间。可以在平面图中缠绕或盘绕导电层270c 270e的单独部分以产生或显示出电感器的期望特性。导电层170和270、阻性层174以及绝缘层160、178、260和276组成在半导体管芯144上形成的多个无源电路元件或IPD 284。分割半导体管芯144以产生单独的IH)管芯282。将Iro管芯282和半导体管芯124安装在临时载体288上。在半导体管芯124、半导体管芯144和载体288上方形成密封剂292。密封剂292在RDL和凸块形成期间提供结构支撑和硬度。在密封剂292、半导体管芯124和Iro管芯282上方形成绝缘层300。可以根据Iro管芯282的设计和功能来调整绝缘层300的厚度。在绝缘层300、Iro管芯282和半导体管芯124上方形成导电层310。导电层310作为扇出RDL进行操作，提供用于半导体管芯124和Iro管芯282的电信号的横向重新分配。根据单独半导体管芯124和Iro管芯282的连接性，导电层310a 310d的单独部分可以是电公共的或电隔离的。导电层310a电连接到半导体管芯124的导电层132。导电层310b被电连接到半导体管芯124的导电层132和IPD管芯282的导电层270a。导电层310c电连接到导电层270b和270d。导电层310c的一部分还水平地沿着绝缘层300延伸，并作为堆叠电感器桥或导电桥操作，提供导电层270b和270d之间的电互连。因此，导电层310c被电连接至电感器翼270c 270e和半导体管芯144。可以根据IH)管芯282的设计和功能通过增加或减小绝缘层300的厚度来控制或调整导电层310a 310d和导电层270a 270e的水平部分之间的距离或间隙D2。半导体封装(特别是在高电流应用中)易于发生导电层或器件之间的漏电流。通过增加绝缘层300的厚度来増加距离D2提供减小导电层 310a 310d和IPD 284、半导体管芯144和半导体管芯124之间的漏电流的能力。图Ila Ilb相对于图I和2a 2c举例说明在IPD和半导体管芯上方形成临时平面化层的过程。在图Ila中，从图Sb继续，使用旋涂、喷涂、印刷、层压、PVD、CVD、烧结或热氧化在绝缘层276和导电层270上方形成临时平面化层330。在一个实施例中，在没有图案化的情况下在整个半导体晶片140上方应用平面化层330作为毯层。平面化层330包含ー层或多层Si02、Si3N4、Si0N、Ta205、A1203、BCB、PI、PB0、聚合基质电介质膜、有机聚合物膜或具有类似绝缘和结构性质的其它材料。在一个实施例中，平面化层330具有I Mm的厚度。在图Ilb中，用锯条或激光切割工具332通过平面化层330、绝缘层276、绝缘层260、绝缘层160和锯道146来分割组件以产生单独的IB)管芯340，其中在IH)管芯340上形成平面化层330。在图4c 4e、8a 8b和Ila Ilb中描述的结构(包括导电层170和270、阻性层174以及绝缘层160、178、260和276组成在ITO管芯340内形成的多个无源电路元件或IPD 342。IPD 342提供高频应用所需的电特性，诸如谐振器、高通滤波器、低通滤波器、带通滤波器、对称高Q谐振变压器和调谐电容器。可以将IPD 342用作前端无线RF组件，其可以位于天线与收发机之间。电感器可以是高Q平衡不平衡变换器、变压器或线圈，操作至100千兆赫。在某些应用中，在同一衬底上形成多个平衡不平衡变换器，允许多波段操作。例如，对于移动电话或其它GSM通信而言在四波段中使用两个或更多平衡不平衡变换器，每个平衡不平衡变换器专用于四波段器件的操作的频带。典型的RF系统要求一个或多个半导体封装中的多个iro及其它高频电路，以执行所需的电气功能。图12a 12h相对于图I和2a 2c举例说明形成具有在垂直偏移情况下的IPD和半导体管芯上方形成的导电桥和RDL的Fo-WLCSP的过程。在图12a中，衬底或载体344包含诸如硅、聚合物、氧化铍或任何适当低成本刚性材料的牺牲基础材料以进行结构支撑。在载体344上形成界面层或双面胶带346作为临时粘合剂接合膜或蚀刻终止层。使用拾放操作将具有来自图Ilb的绝缘层276、IPD管芯340的前导定位于具有界面层346的载体344上方并进行安装。使用拾放操作将具有来自图3c的绝缘层134、半导体管芯124的前导定位于具有界面层346的载体344上并进行安装。由于在绝缘层276上方形成平面化层330，所以绝缘层276从绝缘层134垂直地偏移了等于平面化层330的厚度的量。因此，绝缘层276和绝缘层134是非平面的。另外，IPD管芯340从半导体管芯124的绝缘层134垂直地偏移等于平面化层330的厚度的量。图12b示出来自图12a的组件，集中于单个IB)管芯340和单个半导体管芯124。使用膏印刷、压缩成型、传递成型、液体密封剂成型、真空层压、旋涂或其它适当施加器在IPD管芯340、半导体124和载体344上方沉积密封剂或成型化合物350。密封剂350可以是聚合物复合材料，诸如具有填料的环氧树脂、具有填料的环氧丙烯酸酯或具有适当填料的聚合物。密封剂350是不导电的且在环境上保护半导体器件免受外部元件和污染物的影响。密封剂350具有高体积电阻率(例如大于E14 Ohm-cm)、低介电常数(例如小于4. 0)和低损耗角正切(例如小于0. 05)。在图12c中，用化学蚀刻、机械剥离、CMP、机械研磨、热烘焙、UV光、激光扫描或湿法剥落来去除载体344和界面层346以使密封剂350的表面、绝缘层134、导电层132和平面化层330暴露。密封剂350在载体344的去除之后提供用于半导体管芯124和ITO管芯340的结构支撑。在图12d中，使用等离子体过程、湿法化学蚀刻或光致抗蚀剂显影过程来蚀刻密封剂350以去除密封剂280的表面的一部分。替换地，用使用激光器352的LDA来去除密封剂350的一部分。在一个实施例中，密封剂350的一部分、支撑结构354保持在绝缘层134的侧壁224上的覆盖。支撑结构354还保持在Iro管芯340的侧壁356上的覆盖。密封剂350还具有从绝缘层134和平面化层330的暴露表面垂直地偏移的表面358。在图12e中，用湿法化学剥离过程或用图案化光致抗蚀剂层的蚀刻过程来去除平面化层330以使绝缘层276和导电层270暴露。使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压在密封剂350、半导体管芯124和Iro管芯340上方形成绝缘或钝化层360。绝缘层360包含一层或多层Si02、Si3N4、SiON、Ta205、A1203、有机聚合物或具有类似绝缘和结构性质的其它材料。可以根据Iro管芯340的设计和功能来调整绝缘层360的厚度。绝缘层360在IPD管芯340周界区域中或在覆盖区外面具有第一厚度Tl。在一个实施例中，绝缘层360的厚度Tl具有在5 25 Mm之间的范围。绝缘层360在ITO管芯340的覆盖区内将具有第二厚度T2。厚度T2比厚度Tl大了等于平面化层330的厚度的量。通过根据半导体器件的设计和功能来增加或减小平面化层330的厚度，可以独立于绝缘层360的厚度Tl或除此之外调整绝缘层360的厚度T2。以用图案化光致抗蚀剂层的蚀刻过程来去除绝缘层360的一部分，以使导电层132和导电层270暴露。替换地，用使用激光器362的LDA来去除绝缘层360的一部分以使导电层132和导电层270暴露。结果得到的通孔364可以具有笔直、倾斜、有角度、弯曲或台阶式的侧壁。在图12f中，使用用PVD、CVD、溅射、电解镀覆、化学镀覆过程或其它适当的金属沉积过程进行的图案化来在绝缘层360、绝缘层276、绝缘层134、导电层132和导电层270上方形成导电层366以形成单独部分或区段366a 366d。导电层366可以是一层或多层Al、Cu、Sn、Ni、Au、Ag或其它适当的导电材料。在一个实施例中，导电层366的厚度在3 12Mffl范围内。导电层366的一部分水平地沿着绝缘层360且与半导体管芯124的有源表面130平行地延伸以将到导电层132和270的电互连横向地重新分配。导电层366作为扇出RDL进行操作，提供用于半导体管芯124和Iro管芯340的电信号的横向重新分配。根据单独半导体管芯124和Iro管芯340的连接性，导电层366a 366d的单独部分可以是电公共的或电隔离的。导电层366a的一部分延伸通过绝缘层360而将导电层366a电连接到半导体管芯124的导电层132。导电层366b的一部分延伸通过绝缘层360以将导电层366b电连接到半导体管芯124的导电层132和IB)管芯340的导电层270a。导电层366c的一部分延伸通过绝缘层360和276而将导电层366c电连接到导电层270b和270d。导电层366c的一部分还水平地沿着绝缘层360延伸，并作为堆叠电感器桥或导电桥操作，提供导电层270b和270d之间的电互连。因此，导电层366c被电连接至电感器翼270c 270e和半导体管芯144。可以根据IH)管芯340的设计和功能通过增加或减小绝缘层360的厚度Tl和T2来控制或调整导电层366a 366d和导电层270a 270e的水平部分之间的距离或间隙D3。半导体封装(特别是在高电流应用中)易于发生导电层或器件之间的漏电 流。通过增加绝缘层360的厚度Tl和T2来増加距离D3提供减小导电层366a 366d和IPD 342、半导体管芯144和半导体管芯124之间的漏电流的能力。在图12g中，使用PVD、CVD、印刷、旋涂、喷涂、丝网印刷或层压在绝缘层360和导电层366上方形成绝缘或钝化层368。绝缘层368包含ー层或多层Si02、Si3N4、Si0N、Ta205、A1203、有机聚合物或具有类似绝缘和结构性质的其它材料。用具有图案化光致抗蚀剂层的蚀刻过程来去除绝缘层368的一部分，以使导电层366的一部分暴露。替换地，用使用激光器370的LDA来去除绝缘层368的一部分以使导电层366的一部分暴露。图12h示出具有多个IPD管芯340和半导体管芯124的来自图12a 12g的组件。使用蒸发、电解镀覆、化学镀覆、球滴或丝网印刷过程在导电层366的暴露部分上方沉积导电凸块材料。凸块材料234可以是Al、Sn、Ni、Au、Ag、Pb、B i、Cu、焊料及其组合，具有可选助熔剂溶液。例如，凸块材料可以是共熔Sn/Pb、高铅焊料或无铅焊料。使用适当的附着或接合过程将凸块材料接合到导电层366。在一个实施例中，通过将材料加热至其熔点以上对凸块材料进行回流以形成球或凸块374。在某些应用中，第二次对凸块374进行回流以改善到导电层366的电接触。可以在凸块374下面形成UBM层。还可以将凸块374压缩接合到导电层366。凸块374表不能够在导电层366上方形成的一种互连结构。互连结构还可以使用支柱凸块、微型凸块或其它电互连。绝缘层360和368、导电层366以及凸块374共同地组成堆积互连结构376。可以在形成凸块374之前在绝缘层368上方形成附加导电和绝缘层，以根据半导体器件的设计和功能跨越封装提供附加的垂直和水平电连接。用锯条或激光切割工具378通过绝缘层368、绝缘层360和密封剂350来分割来自图12h的组件以产生单独半导体封装或F0-WLCSP380。图13示出分割之后的Fo-WLCSP 380。Fo-WLCSP 380类似于图10所示的组件，在Iro管芯340和半导体管芯124之间具有垂直偏移。导电层170、阻性层174、绝缘层178和导电层270a形成MM电容器。导电层270b被电连接到导电层170。在没有插入导电层(例如图6中的导电层186)的情况下将导电层270b直接连接到导电层170避免了在沉积插入导电层之前需要离子铣削或背溅射过程，这允许用于绝缘层178的更高的均匀程度。在没有插入导电层(例如图6中的导电层186b)的情况下将导电层270b直接连接到导电层170还减少了对充当电容器电介质材料的绝缘层178的等离子体损害。可以在平面图中缠绕或盘绕导电层270c 270e的単独部分以产生或显示出电感器的期望特性。导电层170和270、阻性层174以及绝缘层160、178、260和276组成在半导体管芯144上方形成的多个无源电路元件或IPD 342。在IPD 342上方形成临时平面化层330。分割半导体管芯144以产生单独的IB)管芯340。将IB)管芯340和半导体管芯124安装在临时载体344上。在半导体管芯124、半导体管芯144和载体344上方形成密封剂350。IPD管芯340从半导体管芯124的绝缘层134垂直地偏移了等于平面化层330的厚度的量。密封剂350在RDL和凸块形成期间提供结构支撑和硬度。在密封剂350、半导体管芯124和IPD管芯340上方形成绝缘层360。可以根据Iro管芯340的设计和功能来调整绝缘层360的厚度。在绝缘层360、IPD管芯340和半导体管芯124上方形成导电层366。导电层366作为扇出RDL进行操作，提供用于半导体管芯124和Iro管芯340的电信号的横向重新分配。根据单独半导体管芯124和Iro管芯340的连接性，导电层366a 366d的单独部分可以是电公共的或电隔离的。导电层366a电连接到半导体管芯124的导电层132。导电层366b被电连接到半导体管芯124的导电 层132和IPD管芯340的导电层270a。导电层366c电连接到导电层270b和270d。导电层366c的一部分还水平地沿着绝缘层360延伸，并作为堆叠电感器桥或导电桥操作，提供导电层270b和270d之间的电互连。因此，导电层366c被电连接至电感器翼270c 270e和半导体管芯144。可以根据Iro管芯340的设计和功能通过增加或减小绝缘层360的厚度Tl和T2来控制或调整导电层366a 366d和导电层270a 270e的水平部分之间的距离或间隙D3。半导体封装(特别是在高电流应用中)易于发生导电层或器件之间的漏电流。通过增加绝缘层360的厚度Tl和T2来增加距离D3提供减小导电层366a 366d和IPD 342、半导体管芯144和半导体管芯124之间的漏电流的能力。总而言之，半导体器件具有第一半导体管芯(半导体管芯144)。在第一半导体管芯(半导体管芯144)上方形成第一电感器(底部电感器翼186c 186d)。在第一电感器(底部电感器翼186c 186d)上方形成第二电感器(顶部电感器翼196c 196e)并使其与第一电感器(底部电感器翼186c 186d)对准。在第一半导体管芯(半导体管芯144)及第一和第二电感器(底部电感器翼186c 186d ;顶部电感器翼196c 196e)上方形成绝缘层(绝缘层230)。在绝缘层(绝缘层230)上方形成导电桥(导电层240c)并电连接在第二电感器(顶部电感器翼196c 196e)和第一半导体管芯(半导体144)之间。半导体器件还包括第二半导体管芯(半导体管芯124)。在第一和第二半导体管芯(半导体管芯144 ;半导体管芯124)之间形成导电层(导电层240b)。在第一半导体管芯(半导体管芯144)上方形成电容器(导电层170、阻性层174、绝缘层178和导电层186b)。绝缘层(绝缘层290)可以在第一半导体管芯(半导体管芯144)的覆盖区外面具有第一厚度(厚度Tl)且在第一半导体管芯(半导体管芯144)的覆盖区上方具有大于第一厚度(厚度Tl)的第二厚度(厚度T2)。绝缘层(绝缘层230)的厚度可以在5和25 Mffl之间范围内。在第一半导体管芯(半导体管芯144)上方形成密封剂(密封剂220)。虽然已详细地举例说明了本发明的一个或多个实施例，但技术人员将认识到在不脱离以下权利要求所阐述的本发明的范围的情况下可以对那些实施例进行变更和修改。
权利要求
1.一种制造半导体器件的方法，包括 提供第一半导体管芯； 在第一半导体管芯上方形成第一电感器； 在第一电感器上方形成第二电感器并使其与第一电感器对准； 在第一半导体管芯以及第一和第二电感器上方形成绝缘层；以及 在绝缘层上方形成导电桥并电连接在第二电感器与第一半导体管芯之间。
2.权利要求I的方法，还包括 提供第二半导体管芯；以及 在第一和第二半导体管芯之间形成导电层。
3.权利要求I的方法，其中，所述绝缘层在第一半导体管芯的覆盖区外面具有第一厚度且在第一半导体管芯的覆盖区上方具有大于第一厚度的第二厚度。
4.一种制造半导体器件的方法，包括 提供第一半导体管芯； 在第一半导体管芯上方形成第一电感器；以及 在第一电感器上方形成第二电感器并使其与第一电感器对准。
5.权利要求4的方法，还包括 在第一半导体管芯以及第一和第二电感器上方形成绝缘层；以及 在绝缘层上方形成导电桥并电连接在第二电感器与第一半导体管芯之间。
6.权利要求5的方法，其中，所述绝缘层在第一半导体管芯的覆盖区外面具有第一厚度且在第一半导体管芯的覆盖区上方具有大于第一厚度的第二厚度。
7.权利要求4的方法，还包括 提供第二半导体管芯；以及 在第一和第二半导体管芯之间形成导电层。
8.一种半导体器件，包括 第一半导体管芯； 第一电感器，其在第一半导体管芯上方形成； 第二电感器，其在第一电感器上方形成且与第一电感器对准； 绝缘层，其在第一半导体管芯以及第一和第二电感器上方形成；以及 导电桥，其在绝缘层上方形成且电连接在第二电感器与第一半导体管芯之间。
9.权利要求8的半导体器件，还包括 第二半导体管芯；以及 导电层，其在第一和第二半导体管芯之间形成。
10.权利要求8的半导体器件，其中，所述绝缘层在第一半导体管芯的覆盖区外面具有第一厚度且在第一半导体管芯的覆盖区上方具有大于第一厚度的第二厚度。
全文摘要
本发明涉及半导体器件和在半导体管芯上方形成集成无源器件的方法。半导体器件具有第一半导体管芯。在第一半导体管芯上方形成第一电感器。在第一电感器上方形成第二电感器并使其与第一电感器对准。在第一半导体管芯以及第一和第二电感器上方形成绝缘层。在绝缘层上方形成导电桥并电连接在第二电感器与第一半导体管芯之间。在一个实施例中，半导体器件具有第二半导体管芯且在第一和第二半导体管芯之间形成导电层。在另一实施例中，在第一半导体管芯上方形成电容器。在另一实施例中，绝缘层在第一半导体管芯的覆盖区上方具有第一厚度且在第一半导体管芯的覆盖区外面具有小于第一厚度的第二厚度。
文档编号H01L21/02GK102623391SQ20111043495
公开日2012年8月1日 申请日期2011年12月22日 优先权日2010年12月22日
发明者刘凯, 林耀剑, 陈康 申请人:新科金朋有限公司