专利名称：一种芯片的制作方法
技术领域：
本实用新型涉及半导体芯片制造工艺技术领域，尤其涉及一种芯片。
背景技术：
采用双层金属工艺生产芯片时，用旋涂玻璃(SOG)对金属层之间的介质层进行平坦化，两层金属之间的介质层是等离子体增强四乙氧基硅烷(PETE0Q+S0G+PETE0S的“三明治”结构，如图1所示，所述两层金属，包括金属层10和金属层11，在金属层10和金属层 11之间，包括两层PETE0S12，在两层PETEOS 12之间，包括SOG 13。在金属层11之上，还有钝化层15。钨塞14用于连接金属层10和金属层11，使得金属层10和金属层11之间的连接更加牢固。钝化层15的作用是保护芯片，由于要在芯片上打线，因此划分出芯片的压焊点区域。但是，SOG具有易吸潮的特性，和PETEOS的接触界面吸附性会比较弱。当在压焊点区域打线力度较大时，例如采用板上芯片封装(COB)(—种比较便宜简单的封装方式，打 Al线，力度一般比较大)时，使用铝线和铜线进行打线封装，则压焊点区域内介质层与旋涂玻璃SOG层容易分离剥落。综上所述，现有技术生产的芯片，压焊点区域的抗打线力度能力较弱。
实用新型内容本实用新型实施例提供了一种芯片，用以实现抗打线力度更强的芯片，避免压焊点区域内介质层与旋涂玻璃SOG层分离剥落。本实用新型实施例提供的一种芯片包括第一层金属层(100)、第二层金属层 (101)、旋涂玻璃SOG(103)、两层介质层(102)、钨塞(104)和钝化层(105)，其中，第一层金属层(100)是位于最底层的金属层，压焊点区域内的第一层金属层(100)上设置有凹槽，压焊点区域内的S0G(103)位于所述凹槽内。本实用新型实施例提供的芯片，包括第一层金属层(100)、第二层金属层(101)、 旋涂玻璃S0G(103)、两层介质层(102)、钨塞(104)和钝化层(105)，其中，第一层金属层 (100)是位于最底层的金属层，压焊点区域内的第一层金属层(100)上设置有凹槽，压焊点区域内的S0G(103)位于所述凹槽内。从而实现了抗打线力度更强的芯片，避免压焊点区域内介质层与旋涂玻璃SOG层分离剥落。
图1为现有技术中采用双层金属工艺生产的芯片的剖面示意图；图2为本实用新型实施例提供的芯片剖面示意图；图3为本实用新型实施例提供的压焊点区域剖面示意图；图4为现有技术中的压焊点区域俯视图；图5为本实用新型实施例提供的压焊点区域俯视图。
具体实施方式
本实用新型实施例提供了一种芯片，用以实现抗打线力度更强的芯片，避免压焊点区域内介质层与旋涂玻璃SOG层分离剥落。本实用新型通过改变双层金属工艺压焊点第一层金属层的设计结构，使第一层金属之上两层等离子体增强四乙氧基硅烷PETEOS之间不存在S0G，从而提高压焊点区域的抗打线力度能力，以适应打线力度较大的封装方式，例如采用铝线和铜线打线封装的方式。
以下结合附图对本实用新型实施例提供的技术方案进行说明。参见图2，本实用新型实施例提供的一种芯片，包括第一层金属层(100)、第二层金属层(101)、旋涂玻璃S0G(103)、两层介质层(102)、钨塞(104)和钝化层(105)。其中，第一层金属层(100)是位于最底层的金属层。在芯片的非压焊点区域内，第一层金属层(100)之上设置有介质层(102)，在介质层(10 之上设置有一层旋涂玻璃S0G(103)，旋涂玻璃SOG(KXB)层之上设置有另一介质层(102)，在该介质层(10 之上设置有第二层金属层(101)，在第二层金属层(101)之上设置有钝化层(105)。在芯片的压焊点区域内，如图3所示，压焊点区域内的第一层金属层(100)上设置有凹槽，压焊点区域内的SOG(KXB)位于所述凹槽内。较佳地，第一层金属层(100)的压焊点区域内，包括多个金属体，金属体之间形成所述凹槽。较佳地，所述钨塞(104)设置在所述金属体上，用于连接第一层金属层(100)和第二层金属层(101)。较佳地，每一金属体上均设置有所述钨塞(104)。较佳地，每一金属体的横截面的面积大于或等于钨塞(104)的横截面的面积，以使得钨塞(104)可以设置在压焊点区域内的第一层金属层(100)中的金属体之上。较佳地，所述第一层金属层(100)和第二层金属层(101)采用的材料为铝。较佳地，所述介质层(10 采用的材料为等离子体增强四乙氧基硅烷PETE0S。较佳地，所述钝化层(10 包括氮化硅层和等离子体增强四乙氧基硅烷PETEOS 层。较佳地，所述两层介质层(10 之间，在压焊点区域内不包含旋涂玻璃S0G(103)。现有技术中，通常的双层金属工艺生产的芯片的压焊点区域内，两层金属层中的每一层都是完整的一大块金属(如图4所示)。较佳地，本实用新型实施例中，将压焊点区域内的第一层金属层(100)设计成岛状阵列，钨塞(104)设置在一个个“小岛”之上(如图5所示)。每一 “小岛”，即一个独立的金属体，“小岛”与“小岛”之间即形成了凹槽。SOG在旋涂时是液态，因此压焊点区域内的第一层金属层设计成岛状之后，就相当于“小岛”之间形成了很多的“水渠”。在生产过程中SOG会都流到低洼的“水渠”中(即凹槽内)。这样岛状的金属体上没有S0G，岛状金属块区域(除钨塞以外)直接是两层PETEOS 接触(如图4所示)。SOG只存在于岛状金属体之间的“水渠”中，其他区域都是两层PETEOS直接接触(除钨塞外)，使得SOG和PETEOS接触的界面面积达到最小，也就是说，容易剥落的界面面积达到最小，从而提高压焊点区域的抗打线力度。需要说明的是，压焊点区域内的第一层金属层中的每一金属体，可以是长方体，也可以是圆柱体，也可以是其他形状的不规则的金属体，只要在该金属体之上可以设置钨塞 (104)即可。并且，不一定要在每一金属体之上都设置钨塞(104)。金属体的数量以及横截面的面积，可以根据实际生产中用到的SOG的量进行确定，以使得在压焊点区域内，SOG可以完全流入压焊点区域内的第一层金属层(100)上的凹槽内，而不会溢出凹槽停留在第一层PETEOS的表面。综上所述，本实用新型实施例提供的芯片，包括第一层金属层(100)、第二层金属层(101)、旋涂玻璃SOG(103)、两层介质层(102)、钨塞(104)和钝化层(105)，其中，第一层金属层(100)是位于最底层的金属层，压焊点区域内的第一层金属层(100)上设置有凹槽， 压焊点区域内的S0G(103)位于所述凹槽内。从而实现了抗打线力度更强的芯片，避免压焊点区域内介质层与旋涂玻璃SOG层分离剥落。显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。
权利要求1.一种芯片，包括第一层金属层(100)、第二层金属层(101)、旋涂玻璃SOG(103)、两层介质层(102)、钨塞(104)和钝化层(105)，其中，第一层金属层(100)是位于最底层的金属层，其特征在于，压焊点区域内的第一层金属层(100)上设置有凹槽，压焊点区域内的S0G(103)位于所述凹槽内。
2.根据权利要求1所述的芯片，其特征在于，第一层金属层(100)的压焊点区域内，包括多个金属体，金属体之间形成所述凹槽。
3.根据权利要求2所述的芯片，其特征在于，所述钨塞(104)设置在所述金属体上，用于连接第一层金属层(100)和第二层金属层(101)。
4.根据权利要求3所述的芯片，其特征在于，每一金属体上均设置有所述钨塞(104)。
5.根据权利要求4所述的芯片，其特征在于，每一金属体的横截面的面积大于或等于钨塞(104)的横截面的面积。
6.根据权利要求1-5任一权项所述的芯片，其特征在于，所述第一层金属层(100)和第二层金属层(101)采用的材料为铝。
7.根据权利要求1-5任一权项所述的芯片，其特征在于，所述介质层(102)采用的材料为等离子体增强四乙氧基硅烷PETE0S。
8.根据权利要求1-5任一权项所述的芯片，其特征在于，所述钝化层(105)包括氮化硅层和等离子体增强四乙氧基硅烷PETEOS层。
9.根据权利要求1-5任一权项所述的芯片，其特征在于，所述两层介质层(102)之间， 在压焊点区域内不包含旋涂玻璃SOG (103)。
专利摘要本实用新型公开了一种芯片，用以实现抗打线力度更强的芯片，避免压焊点区域内介质层与旋涂玻璃SOG层分离剥落。本实用新型提供的一种芯片包括包括第一层金属层(100)、第二层金属层(101)、旋涂玻璃SOG(103)、两层介质层(102)、钨塞(104)和钝化层(105)，其中，第一层金属层(100)是位于最底层的金属层，压焊点区域内的第一层金属层(100)上设置有凹槽，压焊点区域内的SOG(103)位于所述凹槽内。
文档编号H01L23/31GK202111075SQ20112018365
公开日2012年1月11日 申请日期2011年6月1日 优先权日2011年6月1日
发明者赵文魁, 陈兆同, 马万里 申请人:北大方正集团有限公司, 深圳方正微电子有限公司