专利名称：电阻变化型非易失性存储元件的塑造方法及电阻变化型非易失性存储装置的制作方法
技术领域：
本发明涉及用于使电阻变化型非易失性存储元件稳定地进行电阻变化的塑造(初始化)方法、及具有这种功能的电阻变化型非易失性存储装置，其中该电阻变化型非易失性存储元件基于电信号而使电阻值可逆地变化。
背景技术：
近年来，正在进行具有利用电阻变化型非易失性存储元件(以下也简单地称为“电阻变化元件”)构成的存储器单元的电阻变化型非易失性存储装置(以下也简单地称为“非易失性存储装置”)的研究开发。电阻变化元件指的是具有根据电信号而使电阻值可逆地变化的性质，进而能够非易失地存储与该电阻值对应的数据的元件。作为利用了电阻变化元件的非易失性存储装置，一般公知在以互相正交的方式配置的位线与字线的交点附近的位置处，将MOS晶体管与电阻变化元件串联地连接的被称为所谓的ITlR型的存储器单元按矩阵状进行阵列配置而成的非易失性存储装置。在ITlR型中，2端子的电阻变化元件的一端与位线或源极线连接，另一端与晶体管的漏极或源极连接。晶体管的栅极与字线连接。晶体管的另一端与并未被连接到电阻变化元件的一端的源极线或位线连接。源极线与位线或字线平行地配置。另外，作为其他的存储器单元构成，一般也公知在以互相正交的方式配置的位线与字线的交点的位置处，将二极管与电阻变化元件串联地连接的、被称为所谓的IDlR型的交叉点存储器单元按矩阵状进行阵列配置而成的非易失性存储装置。以下，对典型的现有的电阻变化元件进行说明(非专利文献I、专利文献1、2)。首先，在非专利文献I中公开了由将过渡金属氧化物用作电阻变化元件的ITlR型存储器单元所构成的非易失性存储器。过渡金属氧化物薄膜在塑造前是与通常绝缘体接近的超高电阻，即便施加脉冲，电阻也不会变化。为了使电阻值发生脉冲变化，进行塑造(forming)处理，以示出形成能够切换高电阻状态与低电阻状态的导电路径。在此，塑造 (或者塑造处理)指的是针对电阻变化元件的初始化处理，是用于使电阻变化元件从制造后具有极其高的电阻值的状态(也就是说，制造后未被施加电压的状态)向根据所施加的脉冲电压而能够可逆地在高电阻状态与低电阻状态之间过渡的状态变化的处理，换言之，是用于使电阻变化元件从还未作为电阻变化元件起作用的制造后的状态向可作为电阻变化元件起作用的状态变化的处理，通常在制造后仅实施一次。图25是表示非专利文献I中示出的塑造电压(V_form)的过渡金属氧化物膜厚(TMO Thickness)依存性的特性图。塑造电压指的是能够进行塑造处理的电压。作为过渡金属氧化物，示出NiO、TiO2, HfO2, ZrO2的4种特性，塑造电压依存于过渡金属氧化物的种类，再有，过渡金属氧化物膜厚变得越厚，则塑造电压变得越高。因而，公开了 为了使塑造电压降低而优选选择NiO这种过渡金属氧化物，并使过渡金属氧化物膜厚薄膜化。再有，在专利文献I中示出将稀土类氧化物薄膜用作电阻变化元件的金属离子传导型非易失性存储元件。图26是专利文献I示出的存储器单元的剖面的示意图。存储器单元构成为在高导电率的基板I (例如掺杂了 P型的高浓度杂质的硅基板I)上形成下部电极2，在该下部电极2上形成含有成为离子源的金属元素的离子源层3，其上形成具有比较高的电阻值的存储层4，并按照通过形成于该存储层4上的绝缘层5的开口而与存储层4连接的方式形成上部电极6。在此，作为离子源层3中利用的材料，公开了 CuTe、GeSbTe, AgGeTe等，作为存储层4的材料公开了氧化礼(Gadolinium oxide)等稀土类元素氧化物(rare earth elementoxide)等。再有,下部电极2、上部电极6采用TiW、TaN等通常的半导体布线材料。进而，在存储层4的氧化钆中添加金属粒子、例如Cu，其量不足以形成层，也就是说添加量为存储层4可维持绝缘性或半绝缘性的程度。对于向图26所示的存储器单元进行写入的写入方法而言，若施加上部电极6的电 位比下部电极2的电位还低的负电压，则在存储层4内形成包含很多金属元素的导电路径，或在存储层4内形成多个由金属元素引起的缺陷，由此存储层4的电阻值降低，相反，若施加上部电极6的电位比下部电极2的电位还高的正电压，则在存储层4内已形成的、由金属元素形成的导电路径或缺陷消失，存储层4的电阻值升高。图27是图26的存储器单元的自初始状态起的I-V特性图，在最初的循环中，以比较高的负电压从初始状态的高电阻状态向低电阻状态过渡。将此时的电压设为初始化电压Vo0而且，若使正电位增大，则在消除电压Ve下从低电阻状态向高电阻状态过渡。进而，在第2次以后的循环中，以绝对值比初始化电压Vo还小的记录电压Vr从高电阻状态向低电阻状态过渡。于是，在专利文献I中公开了 一旦最初以Vo的高电压进行了初始化，以后就可以利用低的消除电压Ve及记录电压Vr进行电阻变化，进而初始化电压Vo是能够通过在存储层4中添加金属粒子而在存储层4中形成由金属元素引起的缺陷来控制的。再有，在专利文献2中示出了一种离子传导型非易失性可变电阻元件的初始化(塑造)方法，其中能够高速地进行初始化后的数据写入或消除。图28是专利文献2所公开的用于实施初始化的初始化脉冲波形，如图28所示，不是利用I组的写入电压脉冲与消除电压脉冲来进行初始化的，而是从初始化所需的最低限度的数IOOms左右的长脉冲到进行数据的写入/消除的所期望的脉冲宽度为止，按照脉冲宽度逐渐地变短的方式使脉冲变化，以交替地重复写入与消除。具体是，将第I组的写入电压脉冲PWl及消除电压脉冲PEl设为数IOOm秒左右的长脉冲。第2组的写入电压脉冲PW2及消除电压脉冲PE2，与第I组的脉冲PWUPEl相比，脉冲宽度要稍短一些。第3组的写入电压脉冲PW3及消除电压脉冲PE3的脉冲宽度更短一些。而且，第4组的写入电压脉冲PW4及消除电压脉冲PE4设为与之后的进行数据的写入及消除的电压脉冲相同的脉冲宽度。因此，公开了 施加长的脉冲宽度的电压之后，通过进行初始化(塑造)，即、使得脉冲宽度从长的脉冲宽度向短的脉冲宽度变化，从而以短的脉冲宽度就可以高速地执行数据的写入/消除。在先技术文献
专利文献专利文献IJP特开2006-351780号公报(图I)专利文献2JP特开2007-4873号公报(图6)专利文献3国际公开第2008/149484号专利文献4国际公开第2009/050833号非专利文献非专利文献I I. G. Baek et al.，IEDM2004, P. 587 (Fig. 5 (b))-发明概要-
-发明所要解决的技术问题-在此，若对背景技术部分公开的现有的技术进行总结，则在非专利文献I中示出过渡金属氧化物中的几种会由于电脉冲的施加而表现出非易失性的电阻变化现象。再有，还公开了 这些过渡金属氧化物在制造后处于电阻非常高的状态，认为其形成导电路径，通过施加比较高的电压的初始化(塑造)而能够进行电阻变化。在专利文献I中示出即便在由与过渡金属氧化物不同的材料构成的金属离子导电型电阻变化元件中，也同样地需要施加比较高的电压，通过进行初始化(塑造)处理，从而可以产生电脉冲引起的电阻变化。在专利文献2中公开了 在开始向可变电阻元件记录信息之前，作为初始化(塑造)处理，在初始化过程中并不是对可变电阻元件仅施加脉冲宽度长的第I次的电压，而是通过连续地施加逐渐变短的脉冲来进行塑造处理，从而即便为短脉冲，也能够产生电阻变化。于是，示出了 过渡金属氧化物等几种材料可以采用以2个电极来夹持它的简易的构造构成电阻变化型非易失性存储元件，对于该非易失性存储元件而言，在初始时(制造之后)通过实施高电压的塑造而形成导电路径，此后仅提供短脉冲的电信号就可以可逆且稳定地控制低电阻状态(LR)与高电阻状态(HR)，且这些状态是非易失的。而且，通过将这些电阻变化型非易失性存储元件作为存储器单元来利用，从而例如与闪速存储器等一般公知的非易失性存储器相比，可以期待能构成高速且低成本的存储器。本申请发明人们在上述公开内容的基础上，作为电阻变化型非易失性存储装置的一种，正在研究以下电阻变化型非易失性存储装置利用过渡金属之一的钽(Ta)，由其氧不足型的氧化物(为钽氧化物，以下略记为Ta氧化物)的电阻变化层和开关元件来构成存储器单元。在此，氧不足型的氧化物指的是从化学计量比组成上来说氧不足的氧化物。作为用于对技术问题进行说明的准备，针对将氧不足型的Ta氧化物(Ta0x、0 < x<2.5)作为电阻变化层的电阻变化元件，对通过实验而得到的几种特性进行说明。其中，这些细节被作为关联专利的专利文献3、专利文献4所公开。图29是表示利用了现有的电阻变化元件的ITlR型存储器单元的构成(I比特份的构成)的示意图，如图29所示，ITlR型存储器单元通常由NMOS晶体管与电阻变化元件100构成。如图29所示，电阻变化元件100是将下部电极100a、电阻变化层IOOb及上部电极IOOc层叠而形成的，其中电阻变化层IOOb是将由所述氧不足型的过渡金属氧化物(在此为Ta氧化物)构成的低电阻的第I过渡金属氧化物层(在此，Ta0x、0 < x < 2. 5) IOOb-I和高电阻的第2过渡金属氧化物层(在此，TaOy、x < y) 100b-2层叠在一起而得到的。从下部电极IOOa引出下部电极端子B (105)，从上部电极IOOc引出上部电极端子A。再有，作为选择晶体管(也就是说，开关元件的一例)的NMOS晶体管104具备栅极端子G。电阻变化元件100的下部电极端子B(105)和NMOS晶体管104的源极或漏极(N+扩散)区域串联地连接，并未与电阻变化元件100连接的另一漏极或源极(N+扩散)区域作为下部电极侧端子C而被引出，基板端子被连接到接地电位。在此，将高电阻的第2过渡金属氧化物层100b-2配置在NMOS晶体管104相反侧的上部电极端子A侧。在此，作为上部电极IOOc的材料，如关联专利、即上述专利文献4所公开的，例如可以使用Pt(钼)、Ir(铱)、Pd(钯)、Ag(银)、Ni(镍)、W(钨)、Cu(铜)等。还公开了 在标准电极电位比作为电阻变化层IOOb的构成元素的Ta还高的电极材料和电阻变化层的 界面附近容易引起电阻变化，相反标准电极电位比Ta还低的电极材料难以引起电阻变化，电极材料和构成电阻变化层的金属的标准电极电位之差越大，则越容易引起电阻变化，随着差值逐渐减小，变得难以引起电阻变化。另外，一般而言，标准电极电位是被氧化难易度的一个指標，意味着该值如果大则难以被氧化，如果小则容易被氧化。尤其是，在将标准电极电位高的Pt、Ir利用于电极的情况下，可以得到良好的电阻变化动作，是优选的。然而，在上述现有的电阻变化型的半导体存储装置中，存在以下技术问题按照构成存储器单元阵列的每个电阻变化元件，塑造电压有所偏差，或者为了向开始电阻变化的状态过渡，在初始时对电阻变化元件施加的塑造电压增高。
发明内容
本发明是为了解决上述技术问题而进行的，其目的在于，提供一种与以往相比降低塑造电压且能够回避每个电阻变化元件中的塑造电压的偏差的电阻变化型非易失性存储元件的塑造方法及实现该方法的电阻变化型非易失性存储装置。-用于解决技术问题的手段-为了达到上述目的，本发明涉及的电阻变化型非易失性存储元件的塑造方法的一种方式，通过对将电阻变化型非易失性存储元件和开关元件串联地连接的存储器单元施加电压脉冲，从而使所述电阻变化型非易失性存储元件从制造后的初始状态向根据被施加的电压脉冲的极性而能够在高电阻状态与低电阻状态之间可逆地过渡的状态变化，在该初始状态下，不能成为根据被施加的电压脉冲的极性而在高电阻状态与低电阻状态之间可逆地过渡的状态，所述电阻变化型非易失性存储元件具有与所述开关元件连接的第I电极;第2电极；和被所述第I电极及所述第2电极夹持的氧不足型的过渡金属氧化物层，所述过渡金属氧化物层包括与所述第I电极相接的第I过渡金属氧化物层；与所述第2电极相接且具有比所述第I过渡金属氧化物层还低的氧不足度的第2过渡金属氧化物层，所述电阻变化型非易失性存储元件具有若将所述第2电极作为基准而向所述第I电极施加具有正电位的第I阈值电压以上的电压脉冲、即低电阻化电压脉冲，则向所述低电阻状态过渡，若将所述第I电极作为基准而向所述第2电极施加具有正电位的第2阈值电压以上的电压脉冲、即高电阻化电压脉冲，则向高电阻状态过渡的特性；所述初始状态下的非线性的电流/电压特性；以及在所述初始状态下若所述电阻变化型非易失性存储元件中流动的电流增加，则该塑造时间以指数函数的形式减少的特性，所述塑造方法具有第I电压施加步骤，在所述电阻变化型非易失性存储元件处于所述初始状态时，向所述电阻变化型非易失性存储元件施加第I电压脉冲，其中该第I电压脉冲(I)在将所述第I电极作为基准时，相对于所述第2电极而言具有正的电位，并具有比所述第2阈值电压大的规定电压以上的振幅，或在将所述第I电极作为基准时，相对于所述第2电极而言具有负的电位，并具有比所述第I阈值电压大的规定电压以上的振幅，且(2)具有第I脉冲宽 度；判断步骤，判断通过所述第I电压施加步骤中的所述第I电压脉冲的施加，塑造是否已经完成，重复所述第I电压施加步骤与所述判断步骤，直到在所述判断步骤中判断为所述塑造已经完成，在所述重复过程中，在所述第I电压施加步骤中，向所述电阻变化型非易失性存储元件施加具有比紧跟之前的所述第I电压施加步骤中施加过的第I电压脉冲的脉冲宽度还长的脉冲宽度的、新的第I电压脉冲。由此，在塑造中施加塑造用的第I电压脉冲、但塑造并未完成的情况下，因为还施加塑造用的新的第I电压脉冲，所以累计脉冲施加时间增加，塑造完成的概率升高。进而，新的第I电压脉冲的脉冲宽度要比紧跟之前的第I电压脉冲的脉冲宽度还长，因此累计脉冲施加时间加速地增加，与重复施加相同脉冲宽度的电压脉冲的情况相比，可以在更短的时间内完成塑造。在此，也可以是在所述第I电压施加步骤中，作为所述第I电压脉冲而向所述电阻变化型非易失性存储元件施加(I)在将所述第I电极作为基准时相对于所述第2电极而言具有正电位并具有所述规定电压以上的振幅、且(2)具有所述第I脉冲宽度的第I正电压脉冲；在所述判断步骤中，在向所述电阻变化型非易失性存储元件施加了具有所述低电阻化电压脉冲的电压振幅以上的电压振幅且极性与所述低电阻化电压脉冲相同的第I负电压脉冲之后，通过判断所述电阻变化型非易失性存储元件是否处于所述低电阻状态，从而判断所述塑造是否已经完成。由此，在判定步骤中，在施加了用于使电阻变化型非易失性存储元件向低电阻状态变化的负电压脉冲之后来判定其电阻值，因此与不施加这种负电压脉冲的情况相比，塑造完成后的电阻变化型非易失性存储元件的电阻值降低，塑造完成的判定变得容易，或者变得正确。另外，优选在所述第I电压施加步骤和所述判断步骤的重复过程中，在所述第I电压施加步骤中，对所述电阻变化型非易失性存储元件施加具有使紧跟之前的所述第I电压施加步骤中施加过的第I电压脉冲的脉冲宽度以指数函数的形式增加的脉冲宽度的、新的第I电压脉冲。再有，优选所述第I负电压脉冲的脉冲宽度和所述低电阻化电压脉冲的脉冲宽度相同。
还有，也可以构成为还包含第2电压施加步骤，在该第2电压施加步骤中，在所述判断步骤中的所述第I负电压脉冲的施加后，向所述电阻变化型非易失性存储元件施加极性、电压振幅及脉冲宽度与所述第I正电压脉冲相同的第2正电压脉冲，或者构成为所述第I负电压脉冲的脉冲宽度比所述低电阻化电压脉冲的脉冲宽度还长。由此，由于再次施加正电压脉冲或者负电压脉冲的脉冲宽度为与通常写入时的电压脉冲相同程度的短的脉冲宽度，故可以回避因施加负电压脉冲而引起的电阻变化型非易失性存储元件滞留于低电阻状态这样的不良状况。另外，为了达到上述目的，本发明也可以作为电阻变化型非易失性存储装置来实现，其利用了将电阻变化型非易失性存储元件和开关元件串联地连接在一起的存储器单元，所述电阻变化型非易失性存储元件具有与所述开关元件连接的第I电极;第2电极；和被所述第I电极及所述第2电极夹持的氧不足型的过渡金属氧化物层，所述过渡金属氧化物层包括与所述第I电极相接的第I过渡金属氧化物层；以·及与所述第2电极相接且具有比所述第I过渡金属氧化物层还低的氧不足度的第2氧不足型的过渡金属氧化物层，所述电阻变化型非易失性存储元件具有若将所述第2电极作为基准而向所述第I电极施加具有正电压的第I阈值电压以上的电压脉冲、即低电阻化电压脉冲，则向所述低电阻状态过渡，若将所述第I电极作为基准而向所述第2电极施加具有正电压的第2阈值电压以上的电压脉冲、即高电阻化电压脉冲，则向高电阻状态过渡的特性；不会成为根据被施加的电压脉冲的极性而能够在高电阻状态与低电阻状态之间可逆地过渡的状态的、制造后的初始状态下的非线性的电流/电压特性；以及若在所述初始状态下被施加规定电压以上的电压的电压脉冲且在规定时间内持续施加该电压，则弓I起从所述初始状态向根据被施加的电压脉冲的极性而能够在高电阻状态与低电阻状态之间可逆地过渡的状态变化的塑造，且若所述电阻变化型非易失性存储元件中流动的电流增加，则该塑造时间以指数函数的形式减少的特性，所述电阻变化型非易失性存储装置具备存储器单元阵列，其由将所述电阻变化型非易失性存储元件和开关元件串联地连接在一起的多个存储器单元构成；选择部，其从所述存储器单元阵列之中选择至少一个存储器单元；塑造用电源部，其产生用于对由所述选择部选择出的存储器单元所包含的电阻变化型非易失性存储元件进行塑造的塑造用电压；写入用电源部，其产生用于进行写入的写入用电压，在该写入过程中，使由所述选择部选择出的存储器单元所包含的电阻变化型非易失性存储元件从所述高电阻状态向所述低电阻状态过渡、或从所述低电阻状态向所述高电阻状态过渡；脉冲宽度可变写入用电压脉冲产生部，其在对由所述选择部选择出的存储器单元所包含的电阻变化型非易失性存储元件进行塑造的情况下，或在进行写入的情况下，产生用于使该电阻变化型非易失性存储元件的电阻状态过渡到所期望的状态的脉冲宽度可变的写入用电压脉冲；以及
读出部，其具有塑造判定部及通常判定部，该塑造判定部判定由所述选择部选择出的存储器单元所包含的电阻变化型非易失性存储元件的塑造是否已经完成，该通常判定部判定由所述选择部选择出的存储器单元所包含的电阻变化型非易失性存储元件是高电阻状态还是低电阻状态，所述脉冲宽度可变写入用电压脉冲产生部为了对所述电阻变化型非易失性存储元件进行塑造，向所述电阻变化型非易失性存储元件施加第I电压脉冲，其中该第I电压脉冲(I)在将所述第I电极作为基准时，相对于所述第2电极而言具有正的电位，并具有比所述第2阈值电压大的规定电压以上的振幅，或在将所述第I电极作为基准时，相对于所述第2电极而言具有负的电位，并具有比所述第I阈值电压大的规定电压以上的振幅，且⑵具有第I脉冲宽度，重复所述脉冲宽度可变写入用电压脉冲产生部进行的所述第I电压脉冲的施加和所述塑造判定部进行的判断，直到在所述塑造判定部中判断为所述塑造已经完成为止，在所述重复过程中，所述脉冲宽度可变写入用电压脉冲产生部向所述电阻变化型 非易失性存储元件施加具有比紧跟之前施加过的第I电压脉冲的脉冲宽度还长的脉冲宽度的、新的第I电压脉冲。此外，为了达到上述目的，本发明还可以作为电阻变化型非易失性存储元件来实现，其与开关元件串联地连接来构成存储器单元，具有与所述开关元件连接的第I电极；第2电极；和被所述第I电极及所述第2电极夹持的氧不足型的过渡金属氧化物层，所述过渡金属氧化物层包括与所述第I电极相接的第I过渡金属氧化物层；以及与所述第2电极相接且具有比所述第I过渡金属氧化物层还低的氧不足度的第2过渡金属氧化物层，所述电阻变化型非易失性存储元件具有若将所述第2电极作为基准而向所述第I电极施加具有正电位的第I阈值电压以上的电压脉冲、即低电阻化电压脉冲，则向所述低电阻状态过渡，若将所述第I电极作为基准而向所述第2电极施加具有正电位的第2阈值电压以上的电压脉冲、即高电阻化电压脉冲，则向高电阻状态过渡的特性；不会成为根据被施加的电压脉冲的极性而能够在高电阻状态与低电阻状态之间可逆地过渡的状态的、制造后的初始状态； 所述初始状态下的非线性的电流/电压特性；若在所述初始状态下被施加规定电压以上的电压的电压脉冲且在规定时间内持续施加该电压，则引起塑造，且若所述电阻变化型非易失性存储元件中流动的电流增加，则该塑造时间以指数函数的形式减少的特性；以及在所述塑造中，被施加的至少I个以上的电压脉冲的累计脉冲施加时间越大、则塑造完成的概率就越大的特性。-发明的效果-根据本发明的电阻变化型非易失性存储元件的塑造方法及电阻变化型非易失性存储装置，由于与以往相比，可以降低塑造电压且回避塑造电压在每个电阻变化元件中的偏差，所以在实用的电压范围内且不会使阵列面积增大，能够进行在塑造特性上具有偏差的全部存储器单元的塑造，由此，能够实现高可靠性且小面积化。进而，由于可以仅对需要塑造的存储器单元追加施加正电压脉冲及负电压脉冲，故对于存储器单元阵列而言可以高速地实施塑造。再有，在施加塑造用的正电压脉冲之后，通过将负电压脉冲的脉冲宽度设定为与通常数据写入工序中的低电阻化电压脉冲的脉冲宽度相同，从而可以消除滞留于更低LR状态的不良状况，能够实现高可靠性的塑造方法，能够提高成品率。
图I是本发明的ITlR型存储器单元的塑造流程图。图2(a)是用于对在进行了基于正电压脉冲连续施加的塑造处理的情况下的、累计脉冲施加时间与各比特的电阻变化元件的电阻值的关系进行测量的存储器单元的电路图，图2(b)是表示该测量结果的图。图3是表示依据本发明的ITlR型存储器单元的塑造流程而进行了 ITlR型存储器单元的塑造的情况下的电阻推移的图。
图4是表示本发明的ITlR型存储器单元的塑造中所利用的电压脉冲的电压与此时的塑造所需要的累计脉冲时间的关系的图。图5是用于对本发明中的塑造时的动作点进行考察的动作点分析图。图6是表示本发明实施方式涉及的电阻变化型非易失性存储装置的平均塑造时间和塑造电流的关系的图。图7是表示本发明实施方式中的电阻变化元件端子间电压Ve与塑造电流的关系的图。图8是本发明实施方式中的ITlR型单元的初始状态下的I-V特性图。图9是表示本发明的电阻变化元件(上部电极Ir)中的塑造电压Vb的累计概率分布的选择晶体管栅极宽度依存的图。图10是表示对本发明的ITlR型存储器单元的塑造工序和通常数据写入工序中的存储器单元施加的电压脉冲的电压波形的时序图。图11是本发明的ITlR型存储器单元的正负交替脉冲施加时的电阻变化特性图。图12是表示作为本发明的基础数据而对ITlR型单元的塑造工序和通常数据写入工序中的存储器单元施加的电压脉冲的电压波形的时序图。图13是用于对作为本发明的基础数据的ITlR型存储器单元的正负交替脉冲施加时的电阻变化不良状况进行说明的图。图14是表示作为本发明的变形例而对ITlR型存储器单元的塑造工序和通常数据写入工序中的存储器单元施加电压脉冲的电压波形的时序图。图15是本发明的ITlR型存储器单元的正负交替脉冲施加时的电阻变化特性图。图16是本发明实施方式涉及的电阻变化型非易失性存储装置的构成图。图17是表示本发明实施方式涉及的读出放大器的构成的一例的电路图。图18是用于对本发明实施方式涉及的读出放大器判定等级进行说明的图。图19是用于对本发明实施方式涉及的各模式的设定电压进行说明的图。图20是本发明实施方式涉及的电阻变化型非易失性存储装置中的脉冲宽度上升塑造流程图。
图21 (a) (c)是本发明实施方式涉及的电阻变化型非易失性存储装置的动作定时说明图。图22是本发明实施方式涉及的电阻变化型非易失性存储装置的塑造动作定时说明图。图23是本发明实施方式涉及的电阻变化型非易失性存储装置的阵列中的累计脉冲施加时间所对应的累计塑造率分布图。图24是作为基本数据的电阻变化型非易失性存储装置的阵列中的累计脉冲施加时间所对应的累计塑造率分布图。图25是表示现有的电阻变化型非易失性存储器中的塑造电压的过渡金属氧化物膜厚依存的特性图。图26是现有的电阻变化型非易失性存储元件中的存储器单元的剖面的示意图。 图27是现有的电阻变化型非易失性存储元件中的初始状态下的I-V特性图。图28是现有的电阻变化型非易失性存储元件的初始化脉冲波形图。图29是表示利用了现有的电阻变化元件的ITlR型存储器单元的构成的示意图。图30是现有的电阻变化元件(上部电极Pt)中的塑造电压Vb的累计概率分布图。图31是现有的电阻变化元件(上部电极Ir)中的塑造电压Vb的累计概率分布图。
具体实施例方式首先，针对图29所示的、由电阻变化元件构成的ITlR型存储器单元，针对在上部电极IOOc中利用了 Pt (钼)的情况下和在上部电极IOOc中利用了 Ir (铱)的情况下示出塑造特性，并对其技术问题进行说明，其中电阻变化元件由第I过渡金属氧化物层IOOb-I (在此，Ta0x、0 < X < 2. 5)及第2过渡金属氧化物层100b_2(Ta0y、x < y)来构成。在此，实验中所利用的样品，电阻变化层IOOb的面积为0. 25 ii m2 (=0. 5 iimXO. 5 iim)，具有与下部电极IOOa相接的第I过渡金属氧化物层100b-l(在此，TaOx X=L 54、膜厚44. 5nm)、及与上部电极IOOc相接的第2过渡金属氧化物层100b_2(在此，TaOy y = 2. 47、膜厚5. 5nm)。作为开关元件的NMOS晶体管，栅极宽度W :0. 44 y m、栅极长L :0. 18 V- m、及栅极绝缘膜的膜厚Tox :3. 5nm。第2过渡金属氧化物层100b_2(在此，TaO2 47)是在上部电极IOOc制造工序前，在通过溅射而成膜的第I过渡金属氧化物层100b-l(在此，TaO,54)的表面上实施等离子体氧化处理而制作出的。因而，是与第I过渡金属氧化物层100b-l(在此，TaO1.54)相比氧含有率高(换言之，氧不足度低)、也就是说电阻值非常高的(> 1MQ)构造。为了进行电阻变化动作，最初需要施加恒定的塑造电压，以便在第2过渡金属氧化物层100b-2中形成导电路径。在此，塑造处理针对图29所示的ITlR型存储器单元110，作为第I步骤，在对下部电极侧端子C施加了 0V、对栅极端子G施加了 3. 3V的状态下，沿着电阻变化元件100进行高电阻化的方向以塑造电压VPA向上部电极端子A施加一次脉冲宽度50ns的脉冲；作为第2步骤，将上部电极端子A置为0V，将栅极端子G置为3. 3V，沿着电阻变化元件100进行低电阻化的方向以相同的塑造电压VPA向下部电极侧端子C施加一次脉冲宽度50ns的脉冲；作为第3步骤，将下部电极侧端子C置为0V、将栅极端子G置为I. 8V，向上部电极端子A施加约0. 4V的电压(电阻变化元件100的写入阈值电压以下的电压)，判定ITlR型存储器单元110中流动的电流是否为规定值以上的电流(也就是说，是否处于低电阻状态)且判定塑造是否已经完成。在判定为塑造并未完成的情况下，使塑造电压VPA上升0. IV，再度重复相同的处理，直到变为最大3. 3V为止。于是，在通过高电阻化方向的电压VPA施加而实施了塑造处理之后施加低电阻化方向的电压VPA而使电阻变化元件100变为低电阻状态的原因在于通过增大读出时的存储器单元电流，可以容易地判定塑造处理是否已经完成。而且，该塑造处理的流程是在将ITlR型存储器单元110按262、144比特(256k比特)矩阵状进行阵列配置而成的非易失性存储装置中进行的。另外，该非易失性存储装置以实现这些动作的方式由一直以来公知的电路构成，关于其主要部分也将在后述进行说明，因此在此省略细节。
首先，对由以标准电极电位高的钼(Pt)为主成分的电极材料来构成ITlR型存储器单元110的上部电极IOOc(也就是说，在上部电极与电阻变化层的界面附近容易引起电阻变化的状态)，由标准电极电位低的氮化钽(TaN)来构成下部电极IOOa(也就是说，在下部电极与电阻变化层的界面附近难以引起电阻变化的状态)的情况下的塑造特性进行说明。图30中表示在将图29所示的具有上部电极IOOc为Pt、电阻变化层IOOb由氧不足型的过渡金属氧化物构成的电阻变化元件100的ITlR型存储器单元配置为阵列状的非易失性存储装置(阵列容量256k比特)中，从低电压向高电压实施按照每个存储器单元来形成导电路径的塑造处理，塑造完成后的电压Vb的累计概率分布图。横轴表示向图29的存储器单元中的上部电极端子A与下部电极侧端子C之间施加从I. OV变化至2. 3V的正电压脉冲(脉冲宽度50ns)(此时，栅极电压Vg = 3. 3V)的情况下的、各存储器单元的塑造电压(被判断为塑造已经完成的电压)Vb，该正电压脉冲用于以下部电极侧端子C作为基准向上部电极端子A施加比下部电极侧端子C还高的电压，纵轴表示在该塑造电压Vb下电阻变化元件的塑造已完成的累计概率(在此，全部电阻变化元件中的塑造已完成的电阻变化元件的比率)。如此，在将Pt(钼)应用于ITlR型存储器单元110的上部电极IOOc的情况下，虽然每个存储器单元存在I. IV 2. 3V的偏差，但通过对存储器单元施加规定的塑造电压Vb (例如，2. 5V)，能够实现阵列全比特的塑造。此外，构成上部电极IOOc的Pt (钼)的层优选为Inm以上23nm以下的膜厚，且与电阻变化层进行物理性接触，更优选膜厚为Inm以上IOnm以下。这是因为若不使Pt (钼)的层变薄，则从钼粒界引起迁移，钼电极表面(钼电极与电阻变化层的界面)形成突起，如果对具备了具有这种突起的电极的电阻变化元件重复施加电压脉冲，则在该突起部周边引起电场集中，存在电阻变化层被破坏且不会产生电阻变化的可能性。接着，对由以标准电极电位高的铱(Ir)为主成分的电极材料来构成ITlR型存储器单元110的上部电极IOOc(也就是说，在上部电极与电阻变化层的界面附近容易引起电阻变化的状态)、由标准电极电位低的氮化钽(TaN)来构成下部电极100a(也就是说，在下部电极与电阻变化层的界面附近难以引起电阻变化的状态)的情况下的塑造特性进行说明。
图31中表示在具有图29所示的上部电极IOOc为Ir且电阻变化层IOOb由氧不足型的过渡金属氧化物(在此，钽氧化物)构成的电阻变化元件100的ITlR型存储器单元阵列(256k比特)中，从低电压向高电压实施按照每个存储器单元来形成导电路径的塑造处理，塑造已经完成的电压Vb的累计概率分布图。由于横轴及纵轴与图30同样，故在此省略详细的说明。根据图31可知在上述所示的以往塑造方法中，即便使电压上升到最大4V，也仅是阵列(256k比特)中的约40%可以完成塑造处理。因此，在将Ir利用为上部电极IOOc的材料的ITlR型存储器单元110中，发现了仅仅约40%的比特可以通过电阻变化来实施记录信息的阵列动作。其中在利用了 Ir电极的情况下，存在塑造处理后的特性偏差变小、可靠性也良好的优点。另外，根据图31可以推测出累计塑造率相对于塑造电压而言逐渐地上升，如果施加更高的电压，则可以对全部存储器单元实施塑造。为了实现这一目的，需要与能进行非常高的电压的塑造处理的构成相对应的设计。例如，虽然只要由具有高耐压的晶体管来构成即可，但在该情况下单元面积的缩小化变得困难起来，成为低成本化的阻碍。
再有，也考虑基于上部电极IOOc的电极材料的不同，在以往公知的塑造方法中塑造不完全且全部比特无法稳定地进行电阻变化的情况。但是，若在上部电极IOOc中利用Ir，则塑造处理前的初始电阻的偏差与在上部电极IOOc中利用了 Pt的情况相比可以变得非常小，如果可以对利用了 Ir的存储器单元适当地实施塑造处理，则认为可以实现存储器单元的电阻变化特性的偏差降低或可靠性的提闻。该状况一般在半导体存储装置中进行了以下的入门研究在想要提高成品率或可靠性、或者发展微细工艺化或大容量化的情况下，进一步综合地对最佳的材料进行实验来选择最佳的方案，但基于这种理由也会随之引起材料选择的自由度受到限制的技术问题。本申请的发明人鉴于这种情况进行了电阻变化元件的新的塑造方法和具有这种功能的电阻变化型非易失性存储装置的研究，其中利用实用的电压脉冲而使存储器单元阵列的全部比特都能够进行塑造。接着，对本发明的实施方式进行说明，但为了使说明容易，最初对着眼于本发明的基本部分、即利用了 Ir电极的ITlR型存储器单元的I比特时的塑造方法等几种基础数据进行说明。应用本发明的ITlR型存储器单元和图29中说明过的构造相同，尤其是作为上部电极IOOc的材料而以Ir (铱)为主成分来构成。其中，电阻变化元件100的下部电极100a、电阻变化层100b、第I过渡金属氧化物层IOOb-U第2过渡金属氧化物层100b-2、上部电极IOOc分别相当于本发明涉及的塑造方法中的电阻变化元件的第I电极、过渡金属氧化物层、第I过渡金属氧化物层、第2过渡金属氧化物层、及第2电极。在该构造的情况下，在塑造后能够执行电阻变化动作的状态下，如前所述，在将上部电极端子102作为基准而向下部电极端子101施加了规定电压(例如，第I阈值电压)以上的电压(低电阻化电压脉冲)的情况下电阻变化元件100向低电阻状态过渡，另一方面，在将下部电极端子101作为基准而向上部电极端子102施加了其他规定电压(例如，第2阈值电压)以上的电压(高电阻化电压脉冲)的情况下电阻变化元件100向高电阻状态过渡。
图I是本发明的ITlR型存储器单元的塑造流程图，由步骤S21 S27构成。也就是说，本图示出了塑造方法的顺序，即通过对将电阻变化元件100与开关元件串联地连接在一起的存储器单元施加电压脉冲，从而使电阻变化元件100从根据所施加的电压脉冲的极性的不同而不能在高电阻状态与低电阻状态之间可逆地过渡的状态、即制造后的初始状态，向根据所施加的电压脉冲的极性的不同而能在高电阻状态与低电阻状态之间可逆地过渡的状态变化。另外，在此，虽然对基于正电压脉冲(以下部电极为基准向上部电极施加正电压脉冲)的塑造进行说明，但如后述，也可以是基于负电压脉冲(以下部电极为基准向上部电极施加负电压脉冲)的塑造。 在步骤S21中进行初始设定。在该步骤S21中，电阻变化元件100为ITlR型存储器单元的制造完成后的初始状态，为IMQ以上的非常高的电阻状态，即处于即便施加通常的电阻变化脉冲、脉冲电阻变化也无法进行的状态。再有，作为初始设定，将塑造脉冲宽度Tp设定为Tp (I) ( = 50ns)，将塑造重复次数n设定为I。 步骤S22是第I电压施加步骤，在此，以下部电极端子101为基准，向上部电极端子102施加I次脉冲宽度为50ns (可变)、脉冲电压为3. 3V的脉冲(作为HR化方向的正的 塑造脉冲，也就是说第I电压脉冲(在此，第I正电压脉冲))。此时，栅极端子103的电压为3. 3V(晶体管处于导通状态)。 步骤S23是判断步骤的前半部分处理，在此，以上部电极端子102为基准，向下部电极端子101施加I次脉冲宽度为50ns (恒定)、脉冲电压为3. 3V的脉冲(LR化方向的负脉冲，也就是说具有低电阻化电压脉冲的电压振幅以上的电压振幅且极性与低电阻化电压脉冲相同的第I负电压脉冲)。此时，栅极端子103的电压为3. 3V(晶体管处于导通状态)。 步骤S24是判断步骤的后半部分处理，在此，以上部电极端子102 (或者下部电极端子101)为基准，将电流测量源连接到下部电极端子101 (或者上部电极端子102)，以读出电压(例如0.4V)测量从下部电极端子101 (或者上部电极端子102)向上部电极端子102(或者下部电极端子101)流动的电流。此时，栅极端子103的电压为3. 3V。然后，在读出电流为比基准值(例如IOuA)大的值的情况下(也就是说，可以判断为电阻变化元件100处于低电阻状态的情况下)，判定为塑造已完成，塑造结束流程(S26)。 在读出电流为比10 小的值的情况下判定为塑造并未完成，转移至步骤S25并将施加脉冲宽度变更为Tp (2)(在此，使脉冲宽度仅增加50ns而成为100ns)，且增加塑造重复次数，再度返回到步骤S22(也就是说，施加新的第I电压脉冲(在此，第I正电压脉冲))。然后，在步骤S24中可以判定为塑造已完成之前，如以下的表I所示，与塑造重复次数n对应地依次增长为预先确定的脉冲宽度后重复动作。表I
Tp (n)脉冲宽度
Tp(I)50ns
Tp (2)IOOns
权利要求
1.一种电阻变化型非易失性存储元件的塑造方法，通过对将电阻变化型非易失性存储元件和开关元件串联地连接的存储器単元施加电压脉冲，从而使所述电阻变化型非易失性存储元件从制造后的初始状态向根据被施加的电压脉冲的极性而能够在高电阻状态与低电阻状态之间可逆地过渡的状态变化，在该初始状态下，不能成为根据被施加的电压脉冲的极性而在高电阻状态与低电阻状态之间可逆地过渡的状态， 所述电阻变化型非易失性存储元件具有与所述开关元件连接的第I电极；第2电极；和被所述第I电极及所述第2电极夹持的氧不足型的过渡金属氧化物层， 所述过渡金属氧化物层包括与所述第I电极相接的第I过渡金属氧化物层；与所述第2电极相接且具有比所述第I过渡金属氧化物层还低的氧不足度的第2过渡金属氧化物层， 所述电阻变化型非易失性存储元件具有 若将所述第2电极作为基准而向所述第I电极施加具有正电位的第I阈值电压以上的电压脉沖、即低电阻化电压脉冲，则向所述低电阻状态过渡，若将所述第I电极作为基准而向所述第2电极施加具有正电位的第2阈值电压以上的电压脉沖、即高电阻化电压脉冲，则向高电阻状态过渡的特性； 所述初始状态下的非线性的电流/电压特性；以及 在所述初始状态下若所述电阻变化型非易失性存储元件中流动的电流増加，则该塑造时间以指数函数的形式減少的特性， 所述塑造方法具有 第I电压施加步骤，在所述电阻变化型非易失性存储元件处于所述初始状态时，向所述电阻变化型非易失性存储元件施加第I电压脉冲，其中该第I电压脉冲(I)在将所述第I电极作为基准时，相对于所述第2电极而言具有正的电位，并具有比所述第2阈值电压大的规定电压以上的振幅，或在将所述第I电极作为基准时，相对于所述第2电极而言具有负的电位，并具有比所述第I阈值电压大的规定电压以上的振幅，且(2)具有第I脉冲宽度； 判断步骤，判断通过所述第I电压施加步骤中的所述第I电压脉冲的施加，塑造是否已经完成， 重复所述第I电压施加步骤与所述判断步骤，直到在所述判断步骤中判断为所述塑造已经完成， 在所述重复过程中，在所述第I电压施加步骤中，向所述电阻变化型非易失性存储元件施加具有比紧跟之前的所述第I电压施加步骤中施加过的第I电压脉冲的脉冲宽度还长的脉冲宽度的、新的第I电压脉冲。
2.根据权利要求I所述的电阻变化型非易失性存储元件的塑造方法，其中， 在所述第I电压施加步骤中，作为所述第I电压脉冲而向所述电阻变化型非易失性存储元件施加(I)在将所述第I电极作为基准时相对于所述第2电极而言具有正电位并具有所述规定电压以上的振幅、且(2)具有所述第I脉冲宽度的第I正电压脉沖， 在所述判断步骤中，在向所述电阻变化型非易失性存储元件施加了具有所述低电阻化电压脉冲的电压振幅以上的电压振幅且极性与所述低电阻化电压脉冲相同的第I负电压脉冲之后，通过判断所述电阻变化型非易失性存储元件是否处于所述低电阻状态，从而判断所述塑造是否已经完成。
3.根据权利要求I所述的电阻变化型非易失性存储元件的塑造方法，其中， 在所述第I电压施加步骤和所述判断步骤的重复过程中，在所述第I电压施加步骤中，对所述电阻变化型非易失性存储元件施加具有使紧跟之前的所述第I电压施加步骤中施加过的第I电压脉冲的脉冲宽度以指数函数的形式增加的脉冲宽度的、新的第I电压脉冲。
4.根据权利要求2所述的电阻变化型非易失性存储元件的塑造方法，其中， 所述第I负电压脉冲的脉冲宽度和所述低电阻化电压脉冲的脉冲宽度相同。
5.根据权利要求2所述的电阻变化型非易失性存储元件的塑造方法，其中， 该塑造方法还包含第2电压施加步骤，在该第2电压施加步骤中，在所述判断步骤中的所述第I负电压脉冲的施加后，向所述电阻变化型非易失性存储元件施加极性、电压振幅及脉冲宽度与所述第I正电压脉冲相同的第2正电压脉沖。
6.根据权利要求5所述的电阻变化型非易失性存储元件的塑造方法，其中， 所述第I负电压脉冲的脉冲宽度比所述低电阻化电压脉冲的脉冲宽度还长。
7.根据权利要求I 6中任一项所述的电阻变化型非易失性存储元件的塑造方法，其中， 所述第I电极和所述第2电极由不同的材料組成， 所述第2电极由铱、或铱与钼的合金组成。
8.根据权利要求I 7中任一项所述的电阻变化型非易失性存储元件的塑造方法，其中， 所述第I过渡金属氧化物层是具有以TaOx表示的组成的层， 所述第2过渡金属氧化物层是具有以TaOy表示的组成的层，其中x < y。
9.根据权利要求I 7中任一项所述的电阻变化型非易失性存储元件的塑造方法，其中， 构成所述第I过渡金属氧化物层的过渡金属和构成所述第2过渡金属氧化物层的过渡金属是不同的。
10.根据权利要求I 8中任一项所述的电阻变化型非易失性存储元件的塑造方法，其中， 所述初始状态下的电阻变化型非易失性存储元件具有比所述高电阻状态下的电阻变化型非易失性存储元件的电阻值还高的初始电阻值， 所述初始电阻值大于IMQ。
11.根据权利要求I 10中任一项所述的电阻变化型非易失性存储元件的塑造方法，其中， 所述开关元件为MOS晶体管。
12.根据权利要求I 10中任一项所述的电阻变化型非易失性存储元件的塑造方法，其中， 所述开关元件为双向ニ极管。
13.—种电阻变化型非易失性存储装置，其利用了将电阻变化型非易失性存储元件和开关元件串联地连接在一起的存储器単元， 所述电阻变化型非易失性存储元件具有与所述开关元件连接的第I电极;第2电极；和被所述第I电极及所述第2电极夹持的氧不足型的过渡金属氧化物层，所述过渡金属氧化物层包括与所述第I电极相接的第I过渡金属氧化物层；以及与所述第2电极相接且具有比所述第I过渡金属氧化物层还低的氧不足度的第2氧不足型的过渡金属氧化物层， 所述电阻变化型非易失性存储元件具有 若将所述第2电极作为基准而向所述第I电极施加具有正电压的第I阈值电压以上的电压脉沖、即低电阻化电压脉冲，则向所述低电阻状态过渡，若将所述第I电极作为基准而向所述第2电极施加具有正电压的第2阈值电压以上的电压脉沖、即高电阻化电压脉冲，则向高电阻状态过渡的特性； 不会成为根据被施加的电压脉冲的极性而能够在高电阻状态与低电阻状态之间可逆地过渡的状态的、制造后的初始状态下的非线性的电流/电压特性；以及 若在所述初始状态下被施加规定电压以上的电压的电压脉冲且在规定时间内持续施加该电压，则弓I起从所述初始状态向根据被施加的电压脉冲的极性而能够在高电阻状态与低电阻状态之间可逆地过渡的状态变化的塑造，且若所述电阻变化型非易失性存储元件中流动的电流増加，则该塑造时间以指数函数的形式減少的特性， 所述电阻变化型非易失性存储装置具备 存储器单元阵列，其由将所述电阻变化型非易失性存储元件和开关元件串联地连接在一起的多个存储器单元构成； 选择部，其从所述存储器单元阵列之中选择至少ー个存储器単元； 塑造用电源部，其产生用于对由所述选择部选择出的存储器単元所包含的电阻变化型非易失性存储元件进行塑造的塑造用电压； 写入用电源部，其产生用于进行写入的写入用电压，在该写入过程中，使由所述选择部选择出的存储器単元所包含的电阻变化型非易失性存储元件从所述高电阻状态向所述低电阻状态过渡、或从所述低电阻状态向所述高电阻状态过渡； 脉冲宽度可变写入用电压脉冲产生部，其在对由所述选择部选择出的存储器単元所包含的电阻变化型非易失性存储元件进行塑造的情况下，或在进行写入的情况下，产生用于使该电阻变化型非易失性存储元件的电阻状态过渡到所期望的状态的脉冲宽度可变的写入用电压脉沖；以及 读出部，其具有塑造判定部及通常判定部，该塑造判定部判定由所述选择部选择出的存储器単元所包含的电阻变化型非易失性存储元件的塑造是否已经完成，该通常判定部判定由所述选择部选择出的存储器単元所包含的电阻变化型非易失性存储元件是高电阻状态还是低电阻状态， 所述脉冲宽度可变写入用电压脉冲产生部为了对所述电阻变化型非易失性存储元件进行塑造，向所述电阻变化型非易失性存储元件施加第I电压脉冲，其中该第I电压脉冲(I)在将所述第I电极作为基准时，相对于所述第2电极而言具有正的电位，并具有比所述第2阈值电压大的规定电压以上的振幅，或在将所述第I电极作为基准时，相对于所述第2电极而言具有负的电位，并具有比所述第I阈值电压大的规定电压以上的振幅，且⑵具有第I脉冲宽度， 重复所述脉冲宽度可变写入用电压脉冲产生部进行的所述第I电压脉冲的施加和所述塑造判定部进行的判断，直到在所述塑造判定部中判断为所述塑造已经完成为止，在所述重复过程中，所述脉冲宽度可变写入用电压脉冲产生部向所述电阻变化型非易失性存储元件施加具有比紧跟之前施加过的第I电压脉冲的脉冲宽度还长的脉冲宽度的、新的第I电压脉沖。
14.根据权利要求13所述的电阻变化型非易失性存储装置，其中， 所述脉冲宽度可变写入用电压脉冲产生部，作为所述第I电压脉冲而向所述电阻变化型非易失性存储元件施加(I)在将所述第I电极作为基准时相对于所述第2电极而言具有正电位并具有所述规定电压以上的振幅、且(2)具有所述第I脉冲宽度的第I正电压脉沖，所述塑造判定部通过判定所述电阻变化型非易失性存储元件是否处于所述低电阻状态来判断施加所述第I正电压脉冲之后的所述电阻变化型非易失性存储元件的塑造是否已经完成。
15.根据权利要求14所述的电阻变化型非易失性存储装置，其中， 所述塑造判定部在向所述电阻变化型非易失性存储元件施加了具有所述低电阻化电压脉冲的电压振幅以上的电压振幅、且极性与所述低电阻化电压脉冲相同的第I负电压脉冲之后，判断所述电阻变化型非易失性存储元件是否处于所述低电阻状态。
16.根据权利要求15所述的电阻变化型非易失性存储装置，其中， 所述第I负电压脉冲的脉冲宽度和所述低电阻化电压脉冲的脉冲宽度相同。
17.根据权利要求13 16中任一项所述的电阻变化型非易失性存储装置，其中， 所述第I电极和所述第2电极由不同的材料組成， 所述第2电极由铱、或铱与钼的合金组成。
18.根据权利要求13 17中任一项所述的电阻变化型非易失性存储装置，其中， 所述第I过渡金属氧化物层是具有以TaOx表示的组成的层， 所述第2过渡金属氧化物层是具有以TaOy表示的组成的层，其中x < y。
19.根据权利要求13 17中任一项所述的电阻变化型非易失性存储装置，其中， 构成所述第I过渡金属氧化物层的过渡金属和构成所述第2过渡金属氧化物层的过渡金属是不同的。
20.根据权利要求13 19中任一项所述的电阻变化型非易失性存储装置，其中， 所述初始状态下的电阻变化型非易失性存储元件具有比所述高电阻状态下的电阻变化型非易失性存储元件的电阻值还高的初始电阻值， 所述初始电阻值大于IMQ。
21.根据权利要求13 20中任一项所述的电阻变化型非易失性存储装置，其中， 对于所述开关元件而言，向电阻变化型非易失性存储元件施加将所述电阻变化型非易失性存储元件的第I电极作为基准、相对于第2电极而言具有正电位的电压脉冲时的电流驱动能力，要比向电阻变化型非易失性存储元件施加将所述电阻变化型非易失性存储元件的第I电极作为基准、相对于第2电极而言具有负电位的电压脉冲时的电流驱动能力还大。
22.根据权利要求13 21中任一项所述的电阻变化型非易失性存储装置，其中， 所述开关元件为MOS晶体管。
23.根据权利要求13 21中任一项所述的电阻变化型非易失性存储装置，其中， 所述开关元件为双向ニ极管。
24.根据权利要求13 23中任一项所述的电阻变化型非易失性存储装置，其中，所述选择部按照顺序选择所述存储器单元阵列所包含的全部存储器単元， 所述脉冲宽度可变写入用电压脉冲产生部在对由所述选择部选择出的全部存储器单元所包含的所述电阻变化型非易失性存储元件施加了所述第I电压脉冲之后，对由所述选择部选择出的全部存储器単元中的、包含由所述塑造判定部判断为塑造并未完成的电阻变化型非易失性存储元件的存储器单元施加所述新的第I电压脉冲。
25. —种电阻变化型非易失性存储元件，其与开关元件串联地连接来构成存储器单元，具有与所述开关元件连接的第I电极；第2电极；和被所述第I电极及所述第2电极夹持的氧不足型的过渡金属氧化物层， 所述过渡金属氧化物层包括与所述第I电极相接的第I过渡金属氧化物层；以及与所述第2电极相接且具有比所述第I过渡金属氧化物层还低的氧不足度的第2过渡金属氧化物层， 所述电阻变化型非易失性存储元件具有 若将所述第2电极作为基准而向所述第I电极施加具有正电位的第I阈值电压以上的电压脉沖、即低电阻化电压脉冲，则向所述低电阻状态过渡，若将所述第I电极作为基准而向所述第2电极施加具有正电位的第2阈值电压以上的电压脉沖、即高电阻化电压脉冲，则向高电阻状态过渡的特性； 不会成为根据被施加的电压脉冲的极性而能够在高电阻状态与低电阻状态之间可逆地过渡的状态的、制造后的初始状态； 所述初始状态下的非线性的电流/电压特性； 若在所述初始状态下被施加规定电压以上的电压的电压脉冲且在规定时间内持续施 加该电压，则引起塑造，且若所述电阻变化型非易失性存储元件中流动的电流増加，则该塑造时间以指数函数的形式減少的特性；以及 在所述塑造中，被施加的至少I个以上的电压脉冲的累计脉冲施加时间越大、则塑造完成的概率就越大的特性。
全文摘要
本发明提供一种电阻变化型非易失性存储元件的塑造方法及电阻变化型非易失性存储装置，与以往相比能够降低塑造电压且能够回避塑造电压在每个电阻变化元件中的偏差。该塑造方法是电阻变化元件(100)初始化的塑造方法，包括判断1T1R型存储器单元电流是否大于基准电流的步骤(S24)；在判断为并不大的情况下(S24中“否”)，施加脉冲宽度(Tp(n))上升的塑造用正电压脉冲的步骤(S22)；以及施加具有脉冲宽度(Tp(n))以下的脉冲宽度(Tn)的负电压脉冲的步骤(S23)，重复步骤(S24)、施加步骤(S22)及施加步骤(S23)，直到塑造完成为止。
文档编号H01L45/00GK102804278SQ201180014829
公开日2012年11月28日 申请日期2011年3月28日 优先权日2010年3月30日
发明者河合贤, 岛川一彦, 片山幸治 申请人:松下电器产业株式会社