半导体器件及其形成方法

专利名称：半导体器件及其形成方法
技术领域：
本发明总体上涉及半导体器件，并且更具体地涉及具有绝缘基片(衬底)的半导体器件及其形成方法。
背景技术：
在电子部件的许多应用中，大电流或大电压被施加到这些电子部件的外表面上。此类应用的实例包括电流传感器，其中承载大电流的导体被放置在电子部件的主要表面上(典型地与其接触)。此类应用要求工作半导体区域与极端性的静电势及电流良好的隔离。因此，需要改进器件以及形成器件的方法，这些器件能为 高电压或电流应用提供了改进的隔离。

发明内容
通过本发明的示例性实施例，总体上解决了或避免了这些及其他问题，并且总体上实现了多种技术优势。根据本发明的实施例，一种半导体器件包括绝缘基片、以及设置于绝缘基片上的半导体基片。半导体基片的半导体材料具有与绝缘基片大致相同的热膨胀系数。器件区域设置于半导体基片内。隔离层衬于半导体基片的侧壁。根据本发明的替代性实施例，一种半导体器件包括玻璃基片、以及设置于绝缘性基片上的半导体基片。磁性传感器设置于半导体基片之内和/或之上。根据本发明的替代性实施例，一种形成半导体器件的方法包括在半导体基片之内和/或之上形成器件区域。器件区域形成为与半导体基片的前侧相邻。半导体基片的背侧(该背侧与前侧相对)附接于绝缘基片上。在不完全地切割绝缘基片的情况下对半导体基片进行切割以便暴露半导体基片的侧壁，从而保持晶片的形状用于进一步的处理。在半导体基片的被暴露的侧壁上形成隔离衬里。将绝缘基片分离以便形成切割的芯片。根据本发明的替代性实施例，一种形成半导体器件的方法包括在半导体基片之内和/或之上形成器件区域。器件区域形成为与半导体基片的前侧相邻。将绝缘基片附接于半导体基片的前侧上。从背侧将半导体基片打薄，背侧与前侧相对。在不完全地切割绝缘基片的情况下从背侧切割半导体基片，从而暴露打薄的半导体基片的侧壁。通过单独分开来形成各个芯片。以上已经相当广义地描述了本发明实施例的特征，以便下面可以更好地理解本发明的详细描述。以下将描述本发明实施例的附加特征及优点，它们构成了本发明的权利要求的主题。本领域的普通技术人员应当理解，在此所披露的概念及具体实施例可以很容易用作修改或设计用于执行与本发明相同目的的其他结构或工艺的基础。本领域的普通技术人员还应当认识到这些等效构造并不背离在所附权利要求中所列举的本发明的精神及范围。


为了更完整地理解本发明及其优点，现在结合附图参考以下说明，其中图I示出了半导体器件的结构实施例；图2(包括图2a至图2g)示出了半导体器件的替代性结构实施例；图3(包括 图3a至图3h)示出了根据本发明的不同实施例的在不同处理阶段中的半导体器件的截面图；图4(图4a至图4b)示出了制造半导体器件的替代性实施例；图5(包括图5a至图5i)示出了本发明的替代性实施例在不同处理阶段期间的半导体器件；图6(图6a至图6h)示出了制造半导体器件的不同阶段的替代性实施例；图7(图7a至图7e)示出了制造半导体器件的另一替代性实施例；图8(包括图8a至图8d)示出了根据本发明的不同实施例的芯片封装；以及图9示出了根据本发明的不同实施例的半导体器件的顶视图。除非另外指明，否则在不同图示中相应的数字及符号总体上指代相应的部件。这些图示被绘制为用于清楚地示出这些实施例的相关方面而并非必须按比例绘制。
具体实施例方式以下将详细讨论不同实施例的制作及使用。然而，应当理解的是，本发明提供了许多可应用的发明构思，这些发明构思可以实施在多种具体情况中。所讨论的具体实施例仅仅是展示用于制作并使用本发明的示意性的具体方式，而非限制本发明的范围。本发明的不同实施例全方位地描述了对芯片进行隔离的器件和方法，以便保护易受损坏的芯片部件不受高电压和/或电流的影响。用在高电压和/或高电流环境中的许多半导体部件要求芯片周围的隔离区域具有良好的完整性。不良的隔离质量会对敏感器件造成不可逆转的损害。一种非常容易受高电流损坏的器件类型包括典型地使用磁性传感器的电流传感器。此类器件必须放置为与高电流导体相邻，而不会产生任何进入电流传感器自身中的电流通路。本发明的实施例使用所描述的器件结构及其形成方法克服了这些问题。本发明的不同实施例教导了将绝缘基片添加到用于形成芯片的半导体基片之下。例如，可以将玻璃基片用作绝缘基片。绝缘基片不仅用作绝缘体，它还可以用来在制造过程中(用作载体)来支撑半导体基片，由此允许将半导体基片的厚度打薄并且允许在半导体基片的侧壁周围形成隔离衬里，并且允许在完整的晶片上处理“单独分开的(singulated)芯片”。在所有处理之后，将绝缘基片单独分开从而形成独立的芯片，它们各自具有所附接的绝缘基片的一部分。因此，与在半导体基片之下具有模制化合物的典型芯片不同的是，本发明的实施例包括绝缘基片，该绝缘基片提供了比模制化合物更好的电隔离特性。进一步地，可以为给定的应用仔细地定制绝缘基片的物理及电特性。例如，可以在形成绝缘基片的同时仔细地控制绝缘基片的密度及厚度，而不像模制化合物那样沉积或涂覆在半导体基片上。仅用作示出，针对磁性传感器(诸如霍尔效应传感器)描述了本发明的具体实施例，然而，本发明的不同实施例包括任何类型的集成电路或在半导体基片之内和/或之上形成的、要求与 高电流/电压源隔离的离散器件。图I示出了半导体器件的结构实施例。在图2以及图8-9中描述了该半导体器件的进一步的结构实施例。图3-7描述了制造该半导体器件的不同的实施例。参见图1，芯片100包括设置在绝缘基片30上的半导体基片10。半导体基片10可以包括结构20，这些结构可以设置在半导体基片10之上和/或之内。在一个或实施例中，结构20可以包括设置在半导体基片10内的掺杂区以及设置在半导体基片10之上的金属化及接触结构。绝缘基片30包括具有绝缘材料的基片。绝缘基片30的实例是玻璃基片。该玻璃基片包括二氧化硅，并且在一个实施例中包括大约70%至大约80%的二氧化硅。该玻璃基片包括二氧化硅，并且在一个实施例中包括大约50%至大约80%的二氧化硅。该玻璃基片包括至少50%的二氧化硅。该玻璃基片包括少于90%的二氧化硅。绝缘基片30可以包括钠、钙、合成氧化铝(金刚砂)和/或其他添加剂。在一个实施例中，绝缘基片30包括与半导体基片10相同的膨胀系数。在不同的实施例中，在选择了半导体基片10之后，绝缘基片30的组合物也被改变。在不同的实施例中，绝缘基片30的厚度Cli为大约200 iim至大约600 iim。半导体基片10的厚度ds为大约100 u m至大约400 u m。绝缘基片30沿着芯片的底表面提供了良好的隔离。由绝缘基片30提供的隔离要优于使用模制化合物所能达到的效果。芯片100还包括突颈(collar)区域15，在该突颈区域中隔离层50 (隔离衬里)覆盖芯片100的侧壁，尤其是覆盖半导体基片10的侧壁。由此，芯片100沿侧部被完全隔离了。典型地，因为从芯片单独分开过程中保留下来的薄弱点或损坏，所以芯片边缘(诸如侧壁及角落)容易短路。本发明的实施例通过使用隔离层50克服了这个问题。在一个实施例中，半导体基片10包括磁性传感器(诸如霍尔效应传感器)。霍尔效应传感器是响应于磁场的变化而改变其输出电压的器件。霍尔效应传感器用在以下应用中，诸如定位及位置检测、近控开关、速度检测、电流感应、电迁移(mobility)等。霍尔效应器件经常实现于集成电路半导体器件中。在不同的实施例中，霍尔效应传感器可以包括掺杂区，由此形成霍尔效应传感器元件。霍尔效应传感器元件可以是掺杂区，电流在第一方向上流经该掺杂区域，并且在第二方向上对电压进行测量。霍尔效应传感器可以用于通过测量磁场来计算导体中的电流，而无需对电流进行直接测量。当芯片100被放置在由导体中的电流产生的磁场内时(例如，放置在绝缘基片30之下)，磁通量线偏转霍尔效应传感器元件中的电荷载体、电子及空穴。当这些电子及空穴向侧面移动时，由这些电荷载体的积累而在霍尔效应传感器元件的两侧之间产生称为霍尔电压的电势差。该霍尔电压与通过半导体材料的磁场的场强成正比。因此，该霍尔效应传感器元件能够测量穿过导体的电流。在其他实施例中，霍尔效应传感器元件可以包括金属电阻器。该金属电阻器的阻抗变化被称为磁阻效应，并且与电流的角度以及受待测磁场影响的薄膜的磁化矢量直接相关。芯片100可以包括直流放大器、逻辑开关电路以及电压调节器以便改善传感器灵敏度、滞后现象以及输出电压，从而使得芯片100能够在更大范围的工作条件上进行感应。芯片100内的霍尔效应传感器还可以包括额外的电路/器件，诸如本领域中的普通技术人员已知的电阻器以及晶体管。 在其他实施例中，芯片100可以包括其他类型的传感器芯片。在不同的实施例中，绝缘基片30对芯片100的有源部分进行保护。在实施例中，绝缘基片30保护芯片100不受高电流影响。在实施例中，这些芯片可以包括电流传感器。芯片100还可以完全电气地起作用，例如用作霍尔效应传感器。在其他实施例中，芯片100可以包括要求不受外界环境影响的其他类型的传感器或保护器件。在一些实施例中，芯片100可以包括机电功能元件。机电传感器的实例是麦克风或气体传感器。这些传感器芯片可以是微机电系统(MEMS)，其中可以提供微机械可移动结构，如电桥、隔膜或簧片结构。这种传感器芯片可以是运动传感器，这些运动传感器可以被实施为加速度传感器(检测不同螺旋方向上的加速度)或转动传感器。这种类型的传感器还被称为陀螺传感器、翻转传感器、冲击传感器、惯性传感器，等等。它们可以用在汽车工业中例如用于ESP(电子稳定程序)系统、ABS(防抱死刹车系统)、安全气袋等内的信号检测。芯片100还可以包括其他数字、模拟、逻辑、存储器部件。芯片100可以包括例如功率半导体器件，如功率MOSFET (金属氧化物半导体场效应晶体管)、IGBT (绝缘栅极双型晶体管)、JFET(结型栅场效应晶体管)、功率双极型晶体管、或功率二极管。进一步地，芯片100可以包括本领域的普通技术人员已知的控制电路、微处理器、以及其他适当的部件。例如，芯片100可以是专用集成电路(ASIC)，该专用集成电路对从芯片100内的传感器器件接收的信号进行处理并且还可以被配置为对该传感器装置进行控制。尽管未示出，但是在不同的实施例中，绝缘基片30可以附接于芯片载体上，诸如凸点芯片载体、球栅阵列、或其他适当的芯片载体。在不同的实施例中，例如可以使用模制化合物来进一步对芯片100进行封装。由此形成的半导体封装可以包括具有引线的支撑引线框、电连接到该引线框上的半导体芯片、以及模制在引线框以及芯片100上的封装材料。图2(包括图2a_2g)示出了该芯片的可替代的结构实施例。如图2a所示出的，在一个实施例中，绝缘基片30的厚度Cli可以比半导体基片10的厚度ds要薄得多。例如，在一个实施例中，比率Cli 4大于大约I : 3，并且在一个实施例中大于I : 10。所示出的实施例并不包括图I中的突颈区域15。图2b示出了一替代性实施例，该实施例具有形成在隔离层50内的隔离的或局部的触点46，所述隔离层覆盖了芯片100的半导体基片10的侧壁。图2c示出了包括局部触点46的另一实施例。然而，在该实施例中，如图2a中所示出的实施例，绝缘基片30的厚度Cli可以比半导体基片10的厚度ds要薄得多。图2d示出了结构实施例，其中绝缘基片30的厚度Cli可以比半导体基片10的厚度ds要厚得多。在不同的实施例中，如图2d所示，已经将半导体基片10打薄到大约50 y m或更薄，并且在一个实施例中打薄到大约IOiim至大约50iim。图2e示出了本发明的一实施例，该实施例具有打薄后的半导体基片10以及打薄后的绝缘基片30。绝缘基片30的厚度Cli与半导体基片10的厚度ds可以是大约50 y m或更薄，并且在一个实施例中是大约10 ii m至大约50 u m。图2f和2g示出了本发明的一实施例，该实施例具有多个绝缘基片，S卩，位于半导体基片10之上的第一绝缘基片31以及位于半导体基片10之下的第二绝缘基片32。在图2f中，第二绝缘基片32比已经打薄后的第一绝缘基片31厚。相比之下，在图2g中，第一绝缘基片31比已经打薄后的第二绝缘基片32厚。图3(包括图3a_3h)示出了根据本发明不同实施例的处于不同处理阶段中的半导体器件的截面图。
参见图3a，该半导体器件包括设置于半导体基片10上的结构20。在一个实施例中，半导体基片10包括硅基片。在不同的实施例中，半导体基片10包括合金(如SiGe或SiC)或化合物半导体(如III-V半导体或II-VI半导体)。在一个实施例中，半导体基片10包括大块基片，而在另一实施例中，半导体基片10包括绝缘体上半导体的基片(semiconductor-on-insulator substrate)。在一个或多个实施例中，使用传统的半导体工艺在半导体基片10之上以及之内形成结构20。结构20可以包括设置于半导体基片10内的掺杂区以及设置于半导体基片10之上的金属化和接触结构。在一个或多个实施例中，结构20可以包括有源器件(如晶体管、二极管)或其他无源器件(诸如电阻器、电感器、电容器)。在完成了前段工艺步骤(诸如形成掺杂区)之后，任何金属化层被形成，这些金属化层需要与有源器件互联和/或耦接到外部电路上。金属化层可以包括多条金属线及过孔。在一个实施例中，结构20包括霍尔效应传感器器件。结构20还可以包括用于操作这些霍尔效应传感器器件的附加电路。在完成金属化之后，半导体基片10具有大约100 ii m至大约400 ii m的第一厚度dl。该第一厚度dl可以取决于晶片直径。接下来，将半导体基片10打薄到如图3b所示出的第二厚度d2。在一个实施例中，该第二厚度d2可以是大约10 y m或者更薄。在不同的实施例中，该第二厚度d2可以是大约10 至大约50 ym。在不同的实施例中，使用机械手段(如研磨)或化学手段(如蚀亥IJ)或化学与机械手段的组合来从背侧打薄半导体基片10。接下来，将半导体基片10的背侧放置在绝缘基片30之上(图3c)。在不同的实施例中，绝缘基片30的厚度为大约200iim至大约600iim。绝缘基片30在一个实施例中包括玻璃基片，该玻璃基片具有与半导体基片10类似的热膨胀系数。在一个实施例中，绝缘基片30的热膨胀系数在室温至大约500°C之间基本上与半导体基片10的热膨胀系数相同。在不同的实施例中，绝缘基片30的热膨胀系数(CTE (30))在半导体基片10的热膨胀系数(CTE(IO))的 10% 以内，即 I. ICTE(IO) > CTE(30) >0.9CTE(10)。这确保了半导体基片10在后续的更高温处理过程中不与绝缘基片30分离。在实施例中，在清洁了半导体基片10的背表面以及绝缘基片30的顶表面之后，将半导体基片10直接放置在绝缘基片30之上并且将它们夹紧在一起以便构造成阳极接合。将金属电极附接于绝缘基片30的底表面以及半导体基片10的顶表面上。将绝缘基片30加热到大约300°C至大约400°C并且在这些电极之间施加高电势(例如至少500V至2kV)以便产生大电场。通过所施加的电场，玻璃内的钠离子从绝缘基片30的顶表面移离。绝缘基片30的耗尽型(depleted)顶表面与半导体基片10的背表面相互作用从而形成固态共价键。在另一实施例中，可以在将半导体基片10放置在绝缘基片30上之前施加包括环氧化合物的粘合剂。在施加了该粘合剂之后，可以加热该环氧化合物从而在半导体基片10与绝缘基片30之间形成粘合剂接合(粘合剂层，未示出)。接下来，如图3d所示，该半导体器件被局部地切割。例如，使用机械锯割工艺来切割单独的芯片。该锯割工艺将半导体基片10切透从而形成沟槽开口 40。这些沟槽开口 40完全延伸通过半导体基片10并且部分地通过绝缘基片30。在不同的实施例中，沟槽开口40延伸进入绝缘基片30到大约10 ii m至大约50 ii m的第三厚度d3。局部切割工艺有利地能够对半导体基片10的侧壁进行后续的覆盖，并且仍保留晶片的形状。接下来参见图3e，在所暴露的表面上形成了隔离层50。可以在不同的实施例中沉 积或涂覆隔离层50。在不同的实施例中，沿着沟槽开口 40和顶表面在侧壁上沉积隔离层50。隔离层50包括氧化物、氮化物、或其他电介质层。在不同的实施例中，隔离层50可以包括单一的层或多个层。可以使用汽相沉积工艺(如化学汽相沉积、等离子体汽相沉积)或其他沉积工艺来沉积隔离层50。在一些实施例中，可以使用旋涂工艺(spin-onprocess)来涂覆隔离层50。如接下来在图3f中所示，从芯片的顶表面上移除隔离层50，这样使得可以在这些芯片上制作触点。在g wh实施例中，使用化学机械平面化工艺来移除隔离层50。在替代性实施例中，可以使用其他适当的工艺。接下来参见图3g，将该半导体器件放置在载体70上，例如在一个实施例中，放置在带有适当胶带的切割框上，并且沿着切割路60切割沟槽开口 40从而形成分离的芯片100(或晶粒)。在图3h中示出的替代性实施例中，将该半导体器件的顶表面放置在载体70上。接下来，从背表面打薄绝缘基片30。在绝缘基片30的厚度减小到低于第三厚度d3之后，这些芯片100分离。图4(包括图4a_4b)示出了制造该半导体器件的替代性实施例。该实施例遵循如图3a_3e中示出的形成隔离层50的前一实施例。然而，与从该半导体器件的顶表面上移除隔离层50的图3f不同，在该实施例中，在隔离层50内局部地形成触点。如图3f所示，将隔离层50图案化从而形成开口 45。可以使用标准光刻工艺将隔离层50图案化。接下来如图4b所示，用填充金属(如焊料金属)来填充开口 45从而形成触点46。可替代地，在一些实施例中，形成了接触衬垫，而无需完全填充开口 45。顺序地填充开口45，例如，在焊料球的形成过程中填充。如参见图3g和图3h所述的前一实施例那样，进行后续处理。图5(包括图5a_5i)示出了本发明的替代性实施例在不同处理阶段过程中的半导体器件。参见图5a，将绝缘基片30附接于半导体基片10上。在不同的实施例中，使用阳极接合将绝缘基片30与半导体基片10进行接合。由于绝缘基片30与半导体基片10之间的直接化学键合，所以阳极接合在高温下是稳定的。因此，可以在将绝缘基片30附接于半导体基片10上的同时进行传统的半导体处理步骤。接下来如图5b所示，使用机械和/或化学工艺将半导体基片10的顶表面打薄到第二厚度d2。接下来参见图5c，在半导体基片10之内以及之上形成结构20。相邻于这些结构20形成沟槽开口 40从而将单独的芯片分离开(图5d)。然而，尽管这些沟槽开口 40延伸穿过半导体基片10，但是这些沟槽开口 40并不形成独立的芯片。在一个或多个实施例中，沟槽开口 40部分地延伸进入绝缘基片30到第三距离d3。接下来如图5e所示，在这些结构20以及这些沟槽开口 40的侧壁上沉积隔离层50。在不同的实施例中，隔离层50包括氧化物、氮化物、或组合。接下来的处理可以紧随在图5f或图5g中示出的实施例。在图5f中，将隔离层50从结构20的顶表面上移除，而在图5g中，部分地移除隔离层50从而有助于形成小的触点区域。 在形成了触点46之后，进一步的处理可以紧随图5h或图5i中示出的实施例。在图5h中，在将该半导体器件放置在载体70上之后，通过沿着切割路线60的锯割而将这些芯片100分离。在图5i的实施例中，将该半导体器件放置在载体70上。将半导体基片10翻转，使得半导体基片10的背侧朝上而前侧面向载体70。例如，使用研磨工艺将绝缘基片30打薄以便将工作件单独分开为分离的芯片100。具有第三厚度d3的残留绝缘基片30比隔离层50厚并且在感应操作过程中比隔离层50 (或其他沉积的绝缘层)更有效地将半导体基片10 (并且因此将结构20)与高电流源隔离。残留绝缘基片30包括大约20 至大约70的第三厚度d3。在一个实施例中，残留绝缘基片30的第三厚度d3是50iim或更薄。图6(图6a_6h)示出了制造该半导体器件的不同阶段的替代性实施例。参见图6a，在半导体基片10内形成了结构20。如前述的实施例，结构20包括掺杂区，其包括器件区域，以及金属化层。在形成了这些结构20之后，将绝缘基片30放置在半导体基片10上。与前述的实施例不同，将绝缘基片30放置成与具有结构20的半导体基片10的顶侧相邻。使用阳极接合或粘合剂接合来将绝缘基片30的前侧与半导体基片10的背侧进行接合。接下来从背侧将半导体基片10从第一厚度dl打薄到第二厚度d2。接下来如图6c所示，沟槽开口 40形成在半导体基片10内并且其部分进入绝缘基片30。这些沟槽开口40延伸进入绝缘基片30达到第三距离d3。在不同的实施例中，可以通过机械工艺、化学工艺、或其组合来形成这些沟槽开口 40。在实施例中，通过光刻掩模及蚀刻工艺形成沟槽开口40。由于先前的打薄步骤，所以可更有效率地制作这些沟槽开口 40。接下来如图6d所示，在半导体基片10的所暴露的侧壁及背表面上形成了隔离层50。隔离层50在半导体基片10以及所暴露的绝缘基片30上形成了共形层。接下来，从绝缘基片30的背侧形成触点开口 75。绝缘基片30的背侧与和半导体基片10接合的前侧相对。通过绝缘基片30形成触点开口 75。在一个实施例中，通过光刻工艺形成触点开口 75，在所述光刻工艺中光致抗蚀剂被沉积、暴露、显影并且用作为蚀刻掩模。在替代性实施例中，绝缘基片30包括预处理的空腔。在此类实施例中，当将绝缘基片30与半导体基片10对准时，这些预处理的空腔与半导体基片10上的触点区域直接对准。在一个实施例中，可以使用假(du_y)填充材料填充这些预处理的空腔，所述假填充材料可以在该处理阶段将该假填充材料移除以便形成触点开口 75。
接下来如图6f所示，在绝缘基片30形成接触衬垫80。接触衬垫80与半导体基片10上的触点区域耦接，这些触点区域包括位于半导体基片10之上的金属化层。接触衬垫80可以包括铝、铜、银、金、钼、钛、钨、任何其他适当的金属、和/或其组合。还可以用例如任何种类的低熔焊膏来完全填充这些空腔，从而形成凸状过孔触点。在不同的实施例中可以为不同的替代触点，例如在实施例中示出了凸块81。当形成可替代触点(如凸块81)时，不要求打薄绝缘基片30。接下来，如图6g所示，在将包括半导体基片10以及绝缘基片30的工作件放置到载体70上之后，将绝缘基片30打薄以便将各个芯片100分离。在图6h中所示的替代性实施例中，切割工艺用来锯穿绝缘基片30和半导体基片10。 有利地，在该实施例中，如图6g和6h所示，围绕芯片100的所有侧形成绝缘体。图7(包括图7a_7e)示出了制造该半导体器件的另一替代性实施例。与图6所示的前述实施例不同，在该实施例中，绝缘基片覆盖了半导体基片10的背侧。绝缘基片的使用为不受高击穿电压影响提供了增强型保护，并且因此相对于通常更薄的且为电介质击穿提供更少保护的隔离层而言，提供了改进的隔离。参见图7a，在该实施例中，如图6a所述，在半导体基片10的顶侧上形成了第一绝缘基片31。然而，将第二绝缘基片32放置在半导体基片10的背侧之下。可以顺序地放置该第一和第二绝缘基片31和32并且例如使用阳极接合将它们进行接合。可替代地，可以同时使用例如粘合剂接合工艺将该第一和第二绝缘基片31和32进行接合。接下来，如图7b所示，围绕芯片区域形成沟槽开口 40。可以如前述实施例，使用机械和/或化学工艺来形成沟槽开口 40。沟槽开口 40完全延伸通过第一绝缘基片31和半导体基片10，并且部分地延伸进入第二绝缘基片32。接下来，如图7c所示，隔离层50形成在第一绝缘基片31上并且暴露出半导体基片10和第一绝缘基片31的侧壁。在不同的实施例中，该隔离层50可以形成在第一绝缘基片31和第二绝缘基片32之一或两者上。可以像前述实施例那样将单独的芯片分离。例如，如图7d所示，可以通过沿着切割路60切割来形成芯片100，或者如图7e所示，可以通过研磨第二绝缘基片32而的背侧来形成这些芯片100。图8(包括图8a_8d)示出了根据本发明不同实施例的芯片封装。在不同的实施例中，可以使用任何可用的封装技术来封装芯片100。图8a_8d示出了封装，以此作为一种手段来说明本发明。参见图8a,例如，芯片100包括半导体基片10,该半导体基片具有例如参见图I所述的结构20。芯片100的侧壁由隔离层50围绕。例如，如参见图2b所述，在隔离层50内形成了触点46。将绝缘基片30设置于半导体基片10之下。因此，芯片100包括绝缘基片30、半导体基片10、结构20、以及隔离层50。将芯片100安装在引线框120上。可以使用粘合剂层130将芯片100附接于引线框120上，所述粘合剂层剂还可以是环氧层。例如，这些触点46可以通过导线47耦接到引线框120上的引线上(未示出)。引线框120包括初级导体125，该初级导体被设计为流经有待测量的电流。导线47耦接到管脚上，这些管脚与引线框的初级导体电气地分离并隔离。保护性的模制化合物110将芯片100、导线47、以及引线框120封装在一起。
因此，半导体封装包括电气地耦接到引线框120上的半导体芯片100、以及将引线框120与芯片100封装在一起的模制化合物110。
在操作过程中，所述有待测量的电流流经初级导体125。在图8中，电流的流向是流入或流出纸平面。在不同的实施例中，可以将初级导体125形成为具有相对于引线框更低的阻抗或其他特征，如结构特征，并且可以被引入以便将流动的电流集中在结构20之下。在图8a的实施例中，绝缘基片30的厚度(Ii为大约10 y m至大约100 U m,并且半导体基片10的厚度ds为大约100 u m至大约400 u m。在该实施例中，绝缘基片30包括这样的厚度，该厚度是通过将例如像图3h的实施例所述的那样将绝缘基片30打薄而获得的。在该实施例中，绝缘基片30在结构20与初级导体125之间提供了必需的隔离电压。图Sb示出了替代性实施例，其中半导体基片10包括这样的厚度，该厚度已经通过将例如像图5i的实施例所述的那样将半导体基片10打薄而获得。在该实施例中，半导体基片10的厚度ds为大约10 ii m至大约50 um,并且在一个实施例中是大约20 y m或更薄。图Sc示出了图6所述的芯片100的替代性实施例，该芯片具有设置于半导体基片10之上的绝缘基片30。将触点46制成为通过接触衬垫80并且通过导线47耦接到引线框上的引线上。图8d示出了图7所述的芯片100的替代性实施例，该芯片具有第一绝缘基片31和第二绝缘基片32。隔离层50被形成在芯片100的侧壁上，并且可以将其形成为在第一绝缘基片31和第二绝缘基片32之一或其两者上。图9示出了根据本发明不同实施例的半导体器件的顶视图。图9示出了图8a_8d所示的半导体封装的顶视图。模制化合物110包围了引线框120以及设置于引线框120之上的芯片100。可以将结构20 (该结构可包括如前述实施例所述的多个磁性传感器)设置于引线框120中的初级导体125周围或设置于初级导体之上。可以直接将所述多个磁性传感器放置在初级导体125之上以及左侧和右侧。在实施例中，相对于初级导体125的左侧和右侧来交替地布置结构20。在不同的实施例中，可以使用其他形状及配置的磁性传感器。如相对于图8所述的，结构20通过导线47耦接到引线140上。尽管已经详细描述了本发明及其优点，然而应当理解的是，在不背离由所附权利要求限定的本发明的精神与范围的情况下，可以做出不同的修改、替换及变型。例如，本领域的普通技术人员应当容易认识到的是，可以仍保留在本发明的范围内的同时而变化在此所述的许多特征、功能、工艺、及材料。而且，本申请的范围并非旨在受限于在本说明书中描述的工艺、机器、制造、化合物物质、手段、方法以及步骤的具体实施例。本领域的技术人员将容易地从本发明的披露中认识到，可以根据本发明使用执行与在此所述的相应实施例基本上相同的功能或实现与其基本上相同的结果的现有或有待研发的工艺、机器、制造、化合物物质、手段、方法或步骤。因此，所附权利要求旨在包括将此类工艺、机器、制造、化合物物质、手段、方法或步骤包括在其范围内。
权利要求
1.一种半导体器件，包括绝缘基片；半导体基片，设置于所述绝缘基片上，其中，所述半导体基片和所述绝缘基片具有大致相同的热膨胀系数；器件区域，设置于所述半导体基片内；以及隔离层，所述隔离层衬于所述半导体基片的侧壁。
2.根据权利要求I所述的半导体器件，其中，所述绝缘基片包括玻璃基片。
3.根据权利要求I所述的半导体器件，其中，所述绝缘基片通过阳极接合附接于所述半导体基片。
4.根据权利要求I所述的半导体器件，进一步包括设置于所述绝缘基片与所述半导体基片之间的粘附剂层。
5.根据权利要求I所述的半导体器件，其中，所述器件区域是磁性传感器。
6.根据权利要求5所述的半导体器件，进一步包括引线框，设置于所述绝缘基片之下，所述引线框包括导体，其中所述导体直接设置于所述磁性传感器之下；以及模制化合物，封装所述引线框、所述半导体基片、以及所述绝缘基片。
7.一种半导体器件，包括玻璃基片；半导体基片，设置于所述玻璃基片上；以及器件区域，设置于所述半导体基片之内和/或之上。
8.根据权利要求7所述的半导体器件，其中，所述器件区域是磁性传感器。
9.根据权利要求7所述的半导体器件，其中，所述半导体基片和所述玻璃基片具有大致相同的热膨胀系数。
10.根据权利要求7所述的半导体器件，进一步包括设置于所述玻璃基片之下的引线框，所述引线框包括导体，其中所述导体直接设置于所述磁性传感器之下。
11.根据权利要求7所述的半导体器件，进一步包括围绕所述半导体基片的侧壁布置的隔离层。
12.根据权利要求11所述的半导体器件，其中，所述隔离层具有大约O.5 μ m至大约2 μ m的厚度。
13.根据权利要求7所述的半导体器件，其中，所述玻璃基片通过阳极接合附接于所述半导体基片。
14.根据权利要求7所述的半导体器件，其中，所述半导体基片具有大约10μ m至大约50 μ m的厚度，并且其中，所述玻璃基片具有大约10 μ m至大约50 μ m的厚度。
15.一种形成半导体器件的方法，所述方法包括在半导体基片之内和/或之上形成器件区域，所述器件区域形成为与所述半导体基片的前侧相邻；将所述半导体基片的背侧附接于绝缘基片之上，所述背侧与所述前侧相对；通过从所述前侧切割所述半导体基片而不完全地切割所述绝缘基片来暴露所述半导体基片的侧壁；在所述半导体基片的被暴露的侧壁上形成隔离衬里；以及将所述绝缘基片分离以形成切割的芯片。
16.根据权利要求15所述的方法，进一步包括将所述隔离衬垫的至少一部分从所述器件区域的顶表面上去除；以及在所述器件区域的顶表面上形成触点。
17.根据权利要求15所述的方法，其中，在将所述半导体基片的背侧附接于所述绝缘基片上之后形成器件区域。
18.根据权利要求17所述的方法，其中，在形成器件区域之前打薄所述半导体基片。
19.根据权利要求15所述的方法，其中，形成隔离衬里的步骤包括使用汽相沉积工艺来沉积所述隔离衬里。
20.根据权利要求15所述的方法，其中，分离所述绝缘基片的步骤包括切割。
21.根据权利要求15所述的方法，其中，分离所述绝缘基片的步骤包括研磨所述绝缘基片。
22.根据权利要求15所述的方法，进一步包括将另一绝缘基片附接于所述半导体基片的前侧上。
23.根据权利要求15所述的方法，其中，所述器件区域包括霍尔效应传感器的霍尔元件，并且其中，所述绝缘基片是玻璃基片。
24.一种用于形成半导体器件的方法，所述方法包括在半导体基片之内和/或之上形成器件区域，所述器件区域形成为与所述半导体基片的前侧相邻；将一绝缘基片附接于所述半导体基片的前侧上；从后侧打薄所述半导体基片，所述后侧与所述前侧相对；通过从所述后侧切割所述半导体基片而不完全地切割所述绝缘基片来暴露打薄的所述半导体基片的侧壁；并且将所述绝缘基片单独分开以形成芯片。
25.根据权利要求24所述的方法，进一步包括在打薄的所述半导体基片的被暴露的侧壁上形成隔离衬里。
26.根据权利要求24所述的方法，进一步包括通过去除所述绝缘基片的至少一部分来形成接触沟槽；以及在所述接触沟槽内形成接触衬垫。
27.根据权利要求24所述的方法，其中，将所述绝缘基片单独分开的步骤包括研磨所述绝缘基片。
28.根据权利要求24所述的方法，进一步包括将另一绝缘基片附接于打薄的所述半导体基片的后侧之下。
29.根据权利要求24所述的方法，其中，所述绝缘基片是玻璃基片。
全文摘要
本发明公开了半导体器件及其形成方法。在一个实施例中，半导体器件包括玻璃基片、设置于玻璃基片上的半导体基片、以及设置于半导体基片之内和/或之上的磁性传感器。
文档编号H01L23/00GK102623411SQ20121001506
公开日2012年8月1日 申请日期2012年1月17日 优先权日2011年1月17日
发明者卡斯滕·冯科布林斯基, 曼弗雷德·恩格尔哈德特, 福尔克尔·斯特鲁特兹 申请人:英飞凌科技股份有限公司