专利名称：高速cmos图像传感器的像素单元及其制作方法
技术领域：
本发明涉及互补型金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,简称CMOQ技术领域，尤其涉及一种高速CMOS图像传感器的像素单元及其制作方法。
背景技术：
图像传感器通常用于将光学信号转换为电信号，是组成数字摄像头的重要组成部分，根据器件的不同，可分为电荷耦合器件型(charge Coupled Device，简称(XD)和CMOS 图像传感器型(CMOS Image Sensor，简称CIS)两大类。由于高速图像传感器具有广阔的应用前景，如汽车碰撞检测、高速扫描、机器视觉和科学研究等要求高帧率图像获取的领域， 近年来，高速图像传感器发展迅速，相比于传统的CCD图像传感器，CMOS图像传感器由于能在片上同时集成图像传感器阵列和相关的数字、模拟电路，同时具有低功耗、芯片面积小、 制作成本低等特点，从而成为高速图像传感器的首选技术。CMOS图像传感器的基本感光单元被称为像素，其中，对于所述的高速CMOS图像传感器的像素单元至少包含一个掩埋型感光二极管、一个转移晶体管以及位于转移晶体管漏极的浮空扩散区(Floating Diffusion，简称FD)，此外还包括其他若干个晶体管，按像素包含晶体管数目被称为4T型像素、5T型像素、6T型像素以及7T型像素等等。以4T型高速 CMOS图像传感器像素单元为例，包括一个感光二极管、一个转移晶体管以及位于转移晶体管漏极的FD，此外好包括其他3个MOS晶体管复位晶体管、源跟随器晶体管以及选择晶体管。图1是现有的感光二极管和转移晶体管的结构示意图，所述结构包括P+型单晶硅衬底101、P-型外延层102、隔离区103、P阱104、P型掺杂区105 (称为防穿通区)、浅P 型掺杂区106(称为阈值电压调节区)、栅介质层107、转移晶体管的栅极108、转移晶体管的漏极轻掺杂区109、掩埋型感光二极管的埋层掺杂区110、转移晶体管栅介质层及栅极两侧侧壁111、转移晶体管漏极重掺杂区112、掩埋型感光二极管表面P型区。图2是现有的另一种感光二极管和转移晶体管的结构示意图，所述结构包括半导体衬底301、外延薄膜302、隔离结构303、光电二极管的深掺杂区304、光电二极管的浅掺杂区305、转移晶体管的阈值电压调节区306、转移晶体管的栅介质层307、转移晶体管的栅极308、掺杂阱309、转移晶体管漏极重掺杂区310、转移晶体管栅介质层以及栅极两侧的侧壁 311。CMOS图像传感器工作过程为首先入射光在感光二极管区产生光生电荷，然后光生电荷由转移晶体管转移到FD，最后转移到FD的光生电荷再经其它后面MOS晶体管转化成电压信号并进行相关处理。在此过程中，所述光生电荷由转移晶体管转移到FD依靠的是在转移晶体管开启时感光二极管区与FD之间的电势差，而在感光二极管内部，光生电荷只能通过扩散运动由远离转移晶体管栅极区域扩散到靠近转移晶体管栅极的区域。通过图1和图2所示的现有技术制作的高速CMOS图像传感器，在光生电荷由感光二极管转移到FD的过程中，至少存在以下缺点图I和图2所述的感光二极管当感光二极管尺寸增大时，难以通过调节工艺参数和器件结构形成无残像的CMOS图像传感器，同时，由于感光二极管尺寸较大，感光二极管内的光生电荷难以快速在感光二极管内部转移。图I所述防穿通区105的离子注入能量小，因而防穿通区105的不够深，导致转移晶体管漏极重掺杂区(同时也是浮空扩散区FD) 112下方有漏电流的风险；而图2所述的掺杂阱309位于转移晶体管漏极重掺杂区下方的结构，由于掺杂阱靠近转移晶体管栅极下方的沟道，对转移晶体管沟道内的电荷转移产生影响。因此，需要一种新型的CMOS图像传感器像素单元，所述像素单元能够消除残像， 同时减小图像传感器暗电流、提高感光二极管光生电荷转移速度。
发明内容
(一)要解决的技术问题有鉴于此，本发明的主要目的是提供一种适用于高速CMOS图像传感器的像素单元及其制作方法，所述像素单元同时具有暗电流小、无残像、提高感光二极管内部光生电荷转移速度的特征。(二)技术方案为达到上述目的，本发明的技术方案是这样实现的一种高速CMOS图像传感器的像素单元，包括单晶硅衬底、位于该单晶硅衬底内的浅槽隔离区、完全覆盖该浅槽隔离区下方的掺杂阱、位于该浅槽隔离区之间的转移晶体管和掩埋型感光二极管，其中所述掩埋型感光二极管的埋层掺杂区采用两次位于不同区域的离子注入实现，包括第一次离子注入区和第二次离子注入区，所述第一次离子注入区的一部分与所述转移晶体管的栅极及其栅介质下方部分重叠，所述第一次离子注入区的另一部分与所述第二次离子注入区部分重叠，且所述第二次离子注入区完全覆盖所述掩埋型感光二极管区下方；所述转移晶体管包含阈值电压调节区和防穿通区，所述阈值电压调节区完全覆盖所述转移晶体管栅极下方，所述防穿通区的一部分与所述转移晶体管栅极下方部分重叠，所述防穿通区的另一部分与位于所述转移晶体管漏极一侧掺杂阱相连接。上述方案中，所述单晶硅衬底采用P型的衬底硅片或P型外延薄膜硅片；所述掺杂阱的导电类型为P型；所述掩埋型感光二极管埋层掺杂区导电类型为N型；所述阈值电压调节区和防穿通区的导电类型均为P型。上述方案中，所述第一次离子注入区采用低注入能量、高注入剂量的杂质注入，所述第二次离子注入区采用高注入能量、低注入剂量的杂质注入，使得掩埋型感光二极管埋层掺杂区内部形成一定杂质浓度梯度，具体包括所述第一次离子注入区注入剂量范围为
I.0E12 I. 0E13，采用注入能量为50 170kev的砷或注入能量为30 120kev的磷；所述第二次离子注入区注入剂量范围为5. OEll 5. 0E12，采用注入能量为100 350kev的砷或注入能量为50 250kev的磷。上述方案中，所述第一次离子注入区在栅介质层及栅极形成之前进行离子注入， 与所述转移晶体管的栅极及其栅介质下方部分重叠，重叠部分的长度为0. 0 0. 35 i! m ; 所述第二次离子注入在栅介质层及栅极形成之后、栅极两侧侧壁形成之前注入，完全覆盖掩埋型感光二极管区下方，与所述第一次离子注入区部分重叠，重叠部分长度为0. 0
7.5 u m。上述方案中，所述位于转移晶体管漏极一侧的掺杂阱与所述转移晶体管栅极及栅介质层下方保持一定距离，距离长度为0. 0 0. 35 ii m。上述方案中，所述转移晶体管阈值电压调节区完全覆盖所述转移晶体管栅极下方；所述防穿通区一部分与所述转移晶体管栅极下方部分重叠，重叠部分长度为0. 0
0.35 u m,另一部分与相邻P阱部分重叠，重叠长度大于工艺制作偏差量即可。一种高速CMOS图像传感器的像素单元的制作方法，包括步骤I :提供单晶硅衬底；步骤2 :在单晶硅衬底上形成转移晶体管和掩埋型感光二极管的浅槽隔离区以及完全覆盖浅槽隔离区下方的掺杂阱；步骤3 :形成掩埋型感光二极管埋层掺杂的第一次离子注入区；步骤4 :形成转移晶体管的阈值电压调节区，所述转移晶体管的阈值电压调节区长度需保证在考虑工艺制作偏差量后仍能完全覆盖转移晶体管栅极下方；步骤5 :形成转移晶体管的防穿通区，所述防穿通区一部分与转移晶体管栅极下方有部分重叠，另一部分与转移晶体管漏极一侧的掺杂阱有部分重叠；步骤6 :形成转移晶体管栅介质层和栅极，所述栅介质层和栅极位于阈值电压调节区上方；步骤7 :形成转移晶体管漏极的轻掺杂区，所述的转移晶体管的轻掺杂区与相邻的浅槽隔离区以及转移晶体管阈值电压调节区相连接；步骤 8 :形成掩埋型感光二极管埋层掺杂的第二次离子注入区，所述的掩埋型感光二极管埋层掺杂的第二次离子注入区完全覆盖掩埋型感光二极管下方；步骤9 :形成栅极以及栅介质层两侧的侧壁；步骤10 :形成转移晶体管漏极的重掺杂区，所述的转移晶体管的重掺杂区与相邻浅槽隔离区、转移晶体管漏极一侧侧壁下方相连接；步骤11 :形成掩埋型感光二极管的表面掺杂区，所述的掩埋型感光二极管表面掺杂区位于掩埋型感光二极管区表面并完全覆盖，与相邻掺杂讲相连接。上述方案中，所述单晶硅衬底采用P型的衬底硅片或P型外延薄膜硅片；所述掺杂阱的导电类型为P型；所述掩埋型感光二极管埋层掺杂区导电类型为N型；所述阈值电压调节区和防穿通区的导电类型均为P型。上述方案中，所述的掩埋型感光二极管埋层掺杂的第一次离子注入区采用注入剂量为I. 0E12 I. 0E13的N型杂质形成，采用注入能量为50 170kev的砷或注入能量为 30 120kev的磷；所述的掩埋型感光二极管埋层掺杂第二次离子注入区采用注入剂量为 5. OEll 5. 0E12的N型杂质形成，采用注入能量为100 350kev的砷或注入能量为50 250kev 的憐。上述方案中，所述的转移晶体管的阈值电压调节区采用离子注入技术注入剂量为 5. Oell 1.0el3的P型杂质形成，采用注入能量为2 30kev的硼或注入能量为10 55kev 的 BF2。上述方案中，所述的转移晶体管防穿通区采用离子注入技术注入硼形成，所述硼的注入能量为30 240kev、注入剂量为5E11 1E13。上述方案中，所述的转移晶体管的栅介质层采用热氧化形成，材料为SiO2或SiON ； 采用化学气相淀积的方法淀积多晶硅，最后采用掩膜技术和干法刻蚀形成转移晶体管的栅极。上述方案中，所述的掩埋型感光二极管表面P区采用离子注入技术注入剂量为CN 102544042 A
5. 0el2 I. 0E14的P型杂质形成，采用注入能量为2 25kev的硼、注入能量为10 55kev 的BF2或注入能量为15 60kev的铟。(三)有益效果从上述技术方案可以看出，本发明具有以下有益效果I、本发明提供的高速CMOS图像传感器的像素单元及其制作方法，所述掩埋型感光二极管埋层掺杂第一次离子注入区与所述转移晶体管栅极下方有部分重叠，减小了感光二极管与转移晶体管之间的势垒，通过优化工艺参数，可以达到消除残像的目的。2、本发明提供的高速CMOS图像传感器的像素单元及其制作方法，所述掩埋型感光二极管埋层掺杂第二次离子注入区位于掩埋型感光二极管区下方，由于掩埋型感光二极管埋层掺杂第二次离子注入区杂质注入能量高、剂量低，而所述掩埋型感光二极管埋层掺杂第一次离子注入区杂质注入能量低、剂量高，这样在所述掩埋型感光二极管区内形成了横向和纵向的内建电场，使得感光二极管区内的光生电荷能够快速转移到靠近转移晶体管栅极区，再通过转移晶体管两侧的电势差将光生电荷转移到FD。3、本发明提供的高速CMOS图像传感器的像素单元及其制作方法，所述位于转移晶体管漏极一侧的P阱部分覆盖转移晶体管的漏极的轻掺杂区和重掺杂区下方，与防穿通区相连接，通过优化所述P阱和防穿通区的位置，可以在不影响转移晶体管沟道电荷转移的同时显著减小FD的漏电。4、本发明提供的高速CMOS图像传感器的像素单元及其制作方法，由于所述掩埋型感光二极管埋层掺杂第二次离子注入对感光二极管与转移晶体管之间的势垒影响较小， 因此感光二极管区第二次离子注入可调节范围较大，而所述掩埋型感光二极管埋层掺杂第二次离子注入对像素的满阱容量(Full-Well Capacity，简称FWC)影响较大，可以制作出各种不同FWC的高速CMOS图像传感器。
图I所示为现有的CMOS图像传感器像素单元中转移晶体管和掩埋型感光二极管的结构不意图；图2所示为现有的另一种CMOS图像传感器像素单元中转移晶体管和掩埋型感光二极管的结构示意图；图3所示为本发明提供的高速CMOS图像传感器像素单元的结构示意图；图4 图14为本发明提供的制作高速CMOS图像传感器像素单元的工艺示意图；图15为采用图4 图14工艺制作的高速CMOS图像传感器像素单元的结构示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。由于现有技术制作的高速CMOS图像传感器的像素单元的感光二极管内，光生电荷难以快速的完全转移到浮空扩散区FD ;同时，难以做到在不影响转移晶体管沟道电荷转移的同时显著减小浮空扩散区FD的漏电。因此，本发明提供了一种高速CMOS图像传感器的像素单元及其制作方法，提高了感光二极管光生电荷的转移速度；同时，通过优化防穿通区和转移晶体管漏极一侧掺杂阱的位置和工艺参数，可以在不影响转移晶体管沟道电荷转移的同时显著减小FD的漏电。在本发明实施例中，本发明所述的高速CMOS图像传感器的像素单元至少包含掩埋型感光二极管和转移晶体管，本发明的一个具体实施例的高速CMOS图像传感器像素单元的结构示意图如图3所示。图3所示为本发明提供的高速CMOS图像传感器像素单元的结构示意图，该像素单元包含P型单晶硅衬底401、浅槽隔离区402、P阱403、掩埋型感光二极管埋层掺杂第一次离子注入区404、P型浅掺杂区405 (阈值电压调节区)、P型掺杂区 406 (防穿通区)、转移晶体管栅介质层407、转移晶体管栅极408、转移晶体管漏极浅掺杂区 409、掩埋型感光二极管埋层掺杂第二次离子注入区410、转移晶体管栅介质层以及栅极两侧的侧壁411、转移晶体管漏极重掺杂区412和掩埋型感光二极管表面P型掺杂区413。作为一个具体实施列，图3所示的P型单晶硅衬底401采用P型单晶硅衬底，掺杂浓度为5E14 5E15。浅槽隔离区402位于P型单晶硅衬底401内部，采用浅沟槽隔离 (STI)技术使用SiO2材料或Si02与SiN的复合材料隔离。如图4所示，P阱403完全覆盖浅槽隔离区402的下方，其中，所述位于转移晶体管漏极一侧P阱部分覆盖转移晶体管漏极轻掺杂区与重掺杂下方，为了做到有效的防治转移晶体管漏极漏电，同时不影响转移晶体管沟道的电荷转移，所述位于转移晶体管漏极一侧的P阱与转移晶体管栅极408及栅介质层407下方的距离dl为0. 0 0. 35 y m。在浅槽隔离区403之间设有掩埋型感光二极管和转移晶体管，其中，所述转移晶体管包括栅极408及栅介质层407、栅介质层及栅极下方的阈值调节区405、防穿通区 406、栅极及栅介质层两侧的侧壁411、转移晶体管漏极浅掺杂区409以及转移晶体管漏极重掺杂区412。所述掩埋型感光二极管区包括埋层掺杂第一次离子注入区404、第二次离子注入区410，以及掩埋型感光二极管表面P型区413。在本实施例中，所述掩埋型感光二极管埋层掺杂的第一次离子注入区404 —部分与转移晶体管的栅极408及其栅介质层407下方并部分重叠，重叠区部分长度d2为0. 0
0.35 u m,另一部分与所述掩埋型感光二极管埋层掺杂的第二次离子注入区410部分重叠， 重叠部分长度d4为0. 0 7. 5 y m ;所述掩埋型感光二极管埋层掺杂的第二次离子注入区 410完全覆盖掩埋型感光二极管下方；通过优化所述掩埋型感光二极管埋层掺杂的第一次离子注入区404的结构和工艺，可以减少感光二极管与转移晶体管之间的电荷势垒，达到减小残像的目的，通过优化所述掩埋型感光二极管埋层掺杂的第二次离子注入区410的结构和工艺，可以在感光二极管区形成方向指向埋层掺杂的第一次离子注入区404的内建电场，达到加快电荷转移的目的。在本实施例中，所述掩埋型感光二极管表面P型区413 —部分与转移晶体管栅极侧壁411相连接，另一部分与相邻的浅槽隔离区402相连接，所述掩埋型感光二极管表面P 型区413长度需保证完全覆盖掩埋型感光二极管埋层掺杂，使得感光二极管内的光生电荷避免与P型单晶硅衬底401表面接触，具有钉扎P型单晶硅衬底401表面电荷的作用，这样， 掩埋型感光二极管的埋层掺杂四周全部被P型区包围(四周的P型区为单晶硅衬底401、P 阱403、感光二极管表面P区413以及阈值电压调节区405)，使得感光二极管的漏电较小， 减小暗电流。
在本实施例中，图3所示的转移晶体管的栅介质层采用热氧化的方法形成，采用材料为Si02或SiON ;对于所述的栅介质层407上方的栅极408采用化学气相淀积的方法形成，采用材料为多晶硅；对于所述的栅介质层407及栅极408两侧的侧壁411，采用淀积和回刻蚀的方法形成，采用材料为Si02和SiN复合层。在本实施例中，图3所示的转移晶体管的阈值电压调节区405位于栅极408以及栅介质层407下方并完全覆盖，所述阈值电压调节区405长度在考虑工艺制作偏差量后仍能完全覆盖转移晶体管栅极408下方即可。在本实施例中，所述的防穿通区406 —部分与转移晶体管栅极408及栅介质层407 下方有部分重叠，重叠部分长度d3为0. 0 0. 35 ii m,另一部分与转移晶体管漏极一侧的P 阱403有部分重叠，重叠长度只要保证考虑工艺制作偏差量后能与P阱相连接即可，通过优化防穿通区406和位于转移晶体管漏极一侧P阱403的位置和工艺，可以在做到减小转移晶体管漏极的FD漏电的同时不影响转移晶体管沟道的电荷转移。在本实施例中，所述转移晶体管漏极轻掺杂区409和重掺杂区412部分位于P阱 403上方，部分位于防穿通区406上方，所述轻掺杂区与栅介质层407及栅极408相连接，所述重掺杂区412与栅极侧壁411相连接，所述轻掺杂区409具有防止MOS晶体管热载流子效应的作用，所述重掺杂区412的面积和掺杂浓度决定了浮空扩散区FD的电容，对图像传感器的转换增益有影响。需要说明的是，对于高速CMOS图像传感器的其他晶体管，如4T型像素还有其他3 个晶体管，这些晶体管的结构与标准CMOS工艺的晶体管相同，这里不再做继续说明。基于图3和图4所示的高速CMOS图像传感器像素单元，本发明还提供了制作该高速CMOS图像传感器像素单元的方法，如图4 图14所示，具体包括步骤步骤I :如图4所示，首先提供P型单晶硅衬底401，P型单晶硅衬底401厚度为 I 10 ii m、掺杂浓度为5E14 5E15 ;如图4所示虚线部分407和408为版图设计时放置转移晶体管栅极和栅介质层的区域，为了接下来几个步骤的表述方便，在栅介质层及栅极形成之前以虚线框的形式给定了转移晶体管栅极408及栅介质层407的位置。步骤2 :如图5所示，形成位于型单晶硅衬底401内部的浅槽隔离区402，浅槽隔离区402采用浅沟槽隔离(STI)技术形成，材料为SiO2或SiN;在浅槽隔离区402形成之后进行P阱403注入，版图设计时要求P阱完全覆盖浅槽隔离区402，同时，为了减小转移晶体管漏极浮空扩散区FD漏电，在版图设计时，位于转移晶体管漏极一侧的P阱403需超过浅槽隔离区一定距离，同时，为了不影响转移晶体管沟道电荷转移，转移晶体管漏极一侧的P阱 403距离转移晶体管栅极408及栅介质层下方的距离dl为0. 0 0. 35 ii m。步骤3 :如图6所示，采用掩模板和离子注入技术形成掩埋型感光二极管埋层掺杂第一次离子注入区404，所述掩埋型感光二极管埋层掺杂第一次离子注入区404采用离子注入技术注入剂量为I. 0E12 I. 0E13的N型杂质形成，可以用能量为30 120kev的磷， 也可以用50 170kev的砷；版图设计时，所述掩埋型感光二极管埋层掺杂第一次离子注入区404与栅极408及栅介质层407下方的重叠部分长度d2为0. 0 0. 35 y m。步骤4 :如图7所示，采用掩模板和离子注入技术形成转移晶体管的阈值电压调节区405，阈值电压调节区405采用离子注入技术注入P型杂质形成，剂量为5. OEll 1.0E13，可以用注入能量为2 30kev的硼，也可以用注入能量为10 55kev的BF2 ;版图设计时，阈值电压调节区405长度需保证考虑工艺制作偏差量后仍能完全覆盖转移晶体管栅极408及栅介质层407下方。步骤5:如图8所示，采用掩模板和离子注入技术形成转移晶体管的防穿通区406， 防穿通区406采用离子注入技术注入剂量为5. OEll I. 0E13硼杂质，注入能量为30 240kev ;版图设计时，防穿通区406 —部分与位于转移晶体管漏极一侧的P阱相连接，另一部分与转移晶体管栅极408及栅介质层407下方部分重叠，重叠区长度d3为0. 0
0.35 u mD步骤6 :如图9所示，形成转移晶体管的栅介质层407和栅极408，所述栅介质层 407采用热氧化方法形成，材料为SiO2或SiON ;所述栅极408在栅介质层407上方，采用淀积多晶硅形成，最后采用掩模板和刻蚀技术形成栅极。步骤7 :如图10所示，用CMOS标准光刻和离子注入技术形成转移晶体管漏极轻掺杂区409，版图设计时，漏极轻掺杂区409完全覆盖转移晶体管漏极区，所述漏极轻掺杂区 409与标准CMOS工艺漏极轻掺杂兼容，这里不再详述。步骤8 :如图11所示，采用掩模板和离子注入技术形成掩埋型感光二极管埋层掺杂第二次离子注入区410，所述掩埋型感光二极管埋层掺杂第二次离子注入区410采用离子注入技术注入剂量为5. OEll 5. 0E12的N型杂质，可以用能量为50 250kev的磷，也可以用100 350kev的砷；版图设计时，所述埋层掺杂第二次离子注入区410与埋层掺杂第一次离子注入区404部分重叠，重叠部分长度d4为0. 0 7. 5 m，同时要求掩埋型感光二极管埋层掺杂第二次离子注入区410不能覆盖P阱403，以减少掩埋型感光二极管的漏电及像素间的串扰等。 步骤9 :如图12所示，用标准CMOS工艺中的淀积和回刻蚀的方法形成转移晶体管多晶硅栅极408及栅介质层407两侧的侧壁411，所述侧壁411可以采用 ONO(SiO2-SiN-SiO2)的复合层结构。步骤10 :如图13所示，用CMOS标准光刻和离子注入技术形成转移晶体管漏极重掺杂区412，版图设计时，漏极重掺杂区412完全覆盖转移晶体管漏极区域并部分覆盖转移晶体管的多晶硅栅极408，所述漏极重掺杂区412与标准CMOS工艺漏极重掺杂兼容，这里不再详述。步骤11 :如图14所示，采用掩模板和离子注入技术形成掩埋型感光二极管表面P掺杂区413，所述掩埋型感光二极管表面P掺杂区413采用离子注入技术注入剂量为
5.0el2 1.0E14的P型杂质，可以用注入能量为2 25kev的硼，也可以用注入能量为 10 55kev的BF2，还可以用15 60kev的铟；它的目的是使得掩埋型感光二极管光生电荷区避免与P型单晶硅衬底401表面接触，减小掩埋型感光二极管漏电。版图设计时所述掩埋型感光二极管表面P掺杂区413 —部分与相邻P阱相连接，另一部分与阈值电压调节区405相连接，完全覆盖掩埋型感光二极管的埋层掺杂注入区404和410。可选地，步骤I中的单晶硅衬底401可以采用外延技术在硅片上外延P型薄膜硅片实现，所述外延薄膜硅片厚度为I IOy m、掺杂浓度为5E14 5E15。通过以上步骤可以制作一个具有高的光生电荷转移速度、FD漏电较小的高速 CMOS图像传感器像素的掩埋型感光二极管和转移晶体管，如图15所示，在所述掩埋型感光二极管内部形成了横向和纵向的内建电场，在高速CMOS图像传感器工作过程中，所述内建电场可以加快掩埋型感光二极管内部的光生电荷转移到FD，同时位于转移晶体管漏极的 FD漏电较小。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种高速CMOS图像传感器的像素单元，包括单晶硅衬底、位于该单晶硅衬底内的浅槽隔离区、完全覆盖该浅槽隔离区下方的掺杂阱、位于该浅槽隔离区之间的转移晶体管和掩埋型感光二极管，其特征在于所述掩埋型感光二极管的埋层掺杂区采用两次位于不同区域的离子注入实现，包括第一次离子注入区和第二次离子注入区，所述第一次离子注入区的一部分与所述转移晶体管的栅极及其栅介质下方部分重叠，所述第一次离子注入区的另一部分与所述第二次离子注入区部分重叠，且所述第二次离子注入区完全覆盖所述掩埋型感光二极管区下方；所述转移晶体管包含阈值电压调节区和防穿通区，所述阈值电压调节区完全覆盖所述转移晶体管栅极下方，所述防穿通区的一部分与所述转移晶体管栅极下方部分重叠，所述防穿通区的另一部分与位于所述转移晶体管漏极一侧掺杂阱相连接。
2.根据权利要求1所述的高速CMOS图像传感器的像素单元，其特征在于， 所述单晶硅衬底采用P型的衬底硅片或P型外延薄膜硅片；所述掺杂阱的导电类型为P型；所述掩埋型感光二极管埋层掺杂区导电类型为N型；所述阈值电压调节区和防穿通区的导电类型均为P型。
3.根据权利要求1或2所述的高速CMOS图像传感器的像素单元，其特征在于，所述第一次离子注入区采用低注入能量、高注入剂量的杂质注入，所述第二次离子注入区采用高注入能量、低注入剂量的杂质注入，使得掩埋型感光二极管埋层掺杂区内部形成一定杂质浓度梯度，具体包括所述第一次离子注入区注入剂量范围为1.0E12 1.0E13，采用注入能量为50 170kev的砷或注入能量为30 120kev的磷；所述第二次离子注入区注入剂量范围为5. OEll 5. 0E12,采用注入能量为100 350kev的砷或注入能量为50 250kev的磷。
4.根据权利要求1或2所述的高速CMOS图像传感器的像素单元，其特征在于，所述第一次离子注入区在栅介质层及栅极形成之前进行离子注入，与所述转移晶体管的栅极及其栅介质下方部分重叠，重叠部分的长度为0. 0 0. 35 μ m ；所述第二次离子注入在栅介质层及栅极形成之后、栅极两侧侧壁形成之前注入，完全覆盖掩埋型感光二极管区下方，与所述第一次离子注入区部分重叠，重叠部分长度为 0. 0 7· 5μ 。
5.根据权利要求1或2所述的高速CMOS图像传感器的像素单元，其特征在于，所述位于转移晶体管漏极一侧的掺杂阱与所述转移晶体管栅极及栅介质层下方保持一定距离，距离长度为0. 0 0. 35 μ mo
6.根据权利要求1或2所述的高速CMOS图像传感器的像素单元，其特征在于， 所述转移晶体管阈值电压调节区完全覆盖所述转移晶体管栅极下方；所述防穿通区一部分与所述转移晶体管栅极下方部分重叠，重叠部分长度为0.0 0. 35 μ m,另一部分与相邻P阱部分重叠，重叠长度大于工艺制作偏差量即可。
7.一种高速CMOS图像传感器的像素单元的制作方法，应用于权利要求1至6所述的像素单元，其特征在于，包括步骤1 提供单晶硅衬底；步骤2 在单晶硅衬底上形成转移晶体管和掩埋型感光二极管的浅槽隔离区以及完全覆盖浅槽隔离区下方的掺杂阱；步骤3 形成掩埋型感光二极管埋层掺杂的第一次离子注入区； 步骤4:形成转移晶体管的阈值电压调节区，所述转移晶体管的阈值电压调节区长度需保证在考虑工艺制作偏差量后仍能完全覆盖转移晶体管栅极下方；步骤5 形成转移晶体管的防穿通区，所述防穿通区一部分与转移晶体管栅极下方有部分重叠，另一部分与转移晶体管漏极一侧的掺杂阱有部分重叠；步骤6 形成转移晶体管栅介质层和栅极，所述栅介质层和栅极位于阈值电压调节区上方；步骤7:形成转移晶体管漏极的轻掺杂区，所述的转移晶体管的轻掺杂区与相邻的浅槽隔离区以及转移晶体管阈值电压调节区相连接；步骤8 形成掩埋型感光二极管埋层掺杂的第二次离子注入区，所述的掩埋型感光二极管埋层掺杂的第二次离子注入区完全覆盖掩埋型感光二极管下方； 步骤9 形成栅极以及栅介质层两侧的侧壁；步骤10 形成转移晶体管漏极的重掺杂区，所述的转移晶体管的重掺杂区与相邻浅槽隔离区、转移晶体管漏极一侧侧壁下方相连接；步骤11 形成掩埋型感光二极管的表面掺杂区，所述的掩埋型感光二极管表面掺杂区位于掩埋型感光二极管区表面并完全覆盖，与相邻掺杂阱相连接。
8.根据权利要求7所述的高速CMOS图像传感器的像素单元的制作方法，其特征在于， 所述单晶硅衬底采用P型的衬底硅片或P型外延薄膜硅片；所述掺杂阱的导电类型为P型；所述掩埋型感光二极管埋层掺杂区导电类型为N型；所述阈值电压调节区和防穿通区的导电类型均为P型。
9.根据权利要求7所述的高速CMOS图像传感器的像素单元的制作方法，其特征在于， 所述的掩埋型感光二极管埋层掺杂的第一次离子注入区采用注入剂量为1. 0E12 1. 0E13的N型杂质形成，采用注入能量为50 170kev的砷或注入能量为30 120kev的磷；所述的掩埋型感光二极管埋层掺杂第二次离子注入区采用注入剂量为5. OEll 5. 0E12的N型杂质形成，采用注入能量为100 350kev的砷或注入能量为50 250kev的磷。
10.根据权利要求7所述的高速CMOS图像传感器的像素单元的制作方法，其特征在于， 所述的转移晶体管的阈值电压调节区采用离子注入技术注入剂量为5. Oell 1. 0el3的P 型杂质形成，采用注入能量为2 30kev的硼或注入能量为10 55kev的BF2。
11.根据权利要求7所述的高速CMOS图像传感器的像素单元的制作方法，其特征在于，所述的转移晶体管防穿通区采用离子注入技术注入硼形成，所述硼的注入能量为30 240kev、注入剂量为5E11 1E13。
12.根据权利要求7所述的高速CMOS图像传感器的像素单元的制作方法，其特征在于， 所述的转移晶体管的栅介质层采用热氧化形成，材料为S^2或SiON ；采用化学气相淀积的方法淀积多晶硅，最后采用掩膜技术和干法刻蚀形成转移晶体管的栅极。CN 102544042 A_
13.根据权利要求7所述的高速CMOS图像传感器的像素单元的制作方法，其特征在于， 所述的掩埋型感光二极管表面P区采用离子注入技术注入剂量为5. 0el2 1. 0E14的P型杂质形成，采用注入能量为2 25kev的硼、注入能量为10 55kev的BF2或注入能量为 15 60kev的铟。
全文摘要
本发明公开了一种高速CMOS图像传感器的像素单元及其制作方法，该像素单元包括单晶硅衬底、位于该单晶硅衬底内的浅槽隔离区、完全覆盖该浅槽隔离区下方的掺杂阱、位于该浅槽隔离区之间的转移晶体管和掩埋型感光二极管。利用本发明，提高了感光二极管光生电荷的转移速度；同时，通过优化防穿通区和转移晶体管漏极一侧掺杂阱的位置和工艺参数，在不影响转移晶体管栅极下方沟道电荷转移的情况下，达到防止FD漏电的目的。
文档编号H01L27/146GK102544042SQ201210015129
公开日2012年7月4日 申请日期2012年1月17日 优先权日2012年1月17日
发明者吴南健, 周杨帆, 曹中祥, 李全良, 秦琦 申请人:中国科学院半导体研究所